一种包含谐振电路的集成电路的制作方法

一种包含谐振电路的集成电路
1.本技术是分案申请，原申请的申请号是201880099174.4，原申请日是2018年12月26日，原申请的全部内容通过引用结合在本技术中。
技术领域
2.本技术涉及电子电路领域，尤其涉及一种包含谐振电路的集成电路。


背景技术：

3.目前在集成电路领域，对谐振电路的工作频率的稳定性的要求越来越高，通常希望谐振电路只在指定频率下振荡。然而，为了节约版图面积以提升集成电路的集成度，集成电路中的器件之间的距离越来越小，有些器件甚至存在重叠，这样大大增加了器件之间的耦合和干扰，并降低了集成电路的工作频率的稳定性。这里以属于两个彼此靠近的谐振电路的两个电感之间的耦合为例进行说明。由于两个电感之间的电流流向导致的磁力线方向可能相同也可能相反，导致两个电感之间既存在正的互感，又存在负的互感，这样会导致谐振电路之间可能存在两种振荡模式。而两种振荡模式会导致谐振电路在指定频率之外的频率下振荡，使得集成电路不能正常工作，严重降低了谐振电路工作频率的稳定性。
4.如何使得谐振电路只在指定频率下振荡，以提升谐振电路的工作频率的稳定性意义重大。


技术实现要素：

5.本技术的实施例提供一种包含谐振电路的集成电路，提升了集成电路内部谐振电路工作频率的稳定性。
6.本技术第一方面提供了一种集成电路，该集成电路包括：第一谐振电路、第二谐振电路和连接电路，该第一谐振电路包括第一电感，该第二谐振电路包括第二电感；其中，该第一电感包括第一端口和第二端口，该第二电感包括第三端口和第四端口，该第一端口和该第二端口中的至少一个端口与该第三端口和该第四端口中的至少一个端口之间连接该连接电路；；该连接电路用于为与该连接电路相连接的两个端口之间提供电连接。
7.本技术实施例提供的集成电路包括两个彼此相邻的谐振电路以及连接电路，该两个谐振电路各包括一个电感，该连接电路连接在两个电感的对应端口之间，该连接电路使两个电感的对应端口之间存在电连接，减小或抑制了两个谐振电路的反相振荡模式或同相振荡模式，使得两个谐振电路之间只存在一种振荡模式，提升了谐振电路工作频率的稳定性。应当理解，当两个电感不存在共地连接时，第一端口和第二端口包括第一电感任意部分处的接口，第三端口和第四端口包括第二电感任意部分处的接口；当两个电感存在共地连接时，第一端口和第二端口包括第一电感的非共地连接部分的接口，第三端口和第四端口包括第二电感的非共地连接部分的接口，该第一端口和该第二端口中的至少一个端口与该第三端口和该第四端口中的至少一个端口之间的连接不包括共地连接。应当理解，非共地连接部分为电感除去存在共地连接的部分之外的部分。
8.在一种可能的实施方式中，该第一端口、第二端口、第三端口、第四端口为信号的输入端口或输出端口。
9.在一种可能的实施方式中，该第一端口和该第二端口为差分端口，该第三端口和该第四端口为差分端口
10.在一种可能的实施方式中，该连接电路不接地。
11.可选的，该地包括直流地或交流地。
12.在一种可能的实施方式中，该第一端口、该第二端口、该第三端口和该第四端口均为非地端口。对应的，任意两个端口之间的连接为非地连接。
13.在一种可能的实施方式中，该第一电感的第一端口和第二端口中的至少一个端口与该第二电感的第一端口和第二端口中的至少一个端口通过该连接电路短接。
14.在一种可能的实施方式中，该连接电路为超导材料，该第一电感的第一端口和第二端口中的至少一个端口与该第二电感的第一端口和第二端口中的至少一个端口通过该超导材料短接。
15.该连接电路也可以是其他没有电阻的材料，以使得对应端口之间短接。
16.在一种可能的实施方式中，该连接电路为：金属连接线。该金属连接线包括一层或者多层的metal层连线。
17.在一种可能的实施方式中，该连接电路包括：电阻，电感，电容中的至少一项。
18.在一种可能的实施方式中，该电阻、电感、电容可以由片上电阻、片上电容和片上电感实现。另外，也可以由芯片的各金属(metal)层的金属连接线实现，金属连接线也可以称为金属走线或金属线，比如当金属走线或金属线又细又长时金属走线或金属线具有电阻和电感，因此可以作为电阻或电感使用。示例性的，片上电容可以包括：金属、多晶硅电阻和导通的金属氧化物半导体(metal-oxide-semiconductor，mos)管等，片上电容可以包括：金属氧化物金属(metal oxid metal，mom)电容、金属绝缘体金属(metal insulator metal，mim)电容或mos电容，片上电感可以包括：金属，例如可以是金属线，根据不同形状可以分为八边形电感、环形电感、八字形电感等，根据对称性可以分为差分电感和单端电感，根据有无抽头可以分为有抽头电感和无抽头电感。
19.在一种可能的实施方式中，该第一谐振电路为第一数控振荡器dco核，该第二谐振电路为第二dco核。
20.在一种可能的实施方式中，该第一谐振电路为第一压控振荡器vco核，该第二谐振电路为第二vco核。
21.在一种可能的实施方式中，该第一电感和该第二电感的布局满足以下条件：当该第一电感和该第二电感内的信号的流向使得该第一电感和该第二电感之间为正的互感时，同一时刻，该第一端口和该第三端口均为该信号的输入端口，或者，该第一端口和该第三端口均为该信号的输出端口；当该第一电感和该第二电感内的该信号的流向使得该第一电感和该第二电感之间为负的互感时，同一时刻，该第一端口和该第四端口均为该信号的输入端口，或者，该第一端口和该第四端口均为该信号的输出端口。
22.当第一电感和第二电感之间为正的互感时，两个电感工作在同相模式下，第一端口和第三端口同为信号的输入端口或者同为输出端口；当第一电感和第二电感之间为负的互感时，两个电感工作在反相模式下，第一端口和第四端口同为信号的输入端口或者同为
输出端口。
23.在一种可能的实施方式中，该第一电感和该第二电感的布局满足以下条件：当该第一电感和该第二电感内的信号的流向均是顺时针或均是逆时针时，在同一时刻，该第一端口为该信号的输入端口，且该第三端口为该信号的输出端口；或者，在同一时刻，该第一端口为该信号的流出端口，且该第三端口为该信号的流入端口，该第一端口和该第三端口中的该信号的相位反相，该第二端口和该第四端口中的该信号的相位反相。
24.在这种可能的实施方式中，第一电感和第二电感的端口的朝向不同，示例性的，第一电感和第二电感的端口的朝向相反，例如第一电感朝向右侧，第二电感朝向左侧。
25.在一种可能的实施方式中，该第一电感和该第二电感的布局满足以下条件：当该第一电感内的该信号的流向是顺时针且该第二电感内的该信号的流向是逆时针时，或者，当该第一电感内的该信号的流向是逆时针且该第二电感内的该信号的流向是顺时针时，在同一时刻，该第一端口和该第三端口均为该信号的流入端口或者均为该信号的流出端口，该第一端口和该第三端口中的该信号的相位同相，该第二端口和该第四端口中的该信号的相位同相。
26.在这种可能的实施方式中，第一电感和第二电感的端口的朝向不同，示例性的，第一电感和第二电感的端口的朝向相反，例如第一电感朝向右侧，第二电感朝向左侧。
27.在一种可能的实施方式中，该第一电感和该第二电感的布局满足以下条件：当该第一电感和该第二电感内的信号的流向均是顺时针或均是逆时针时，在同一时刻，该第一端口和该第三端口均为该信号的输入端口或者均为该信号的输出端口。
28.在这种可能的实施方式中，第一电感和第二电感的端口的朝向相同，例如可以是位于不同金属层的完全重叠的两个电感线圈，或者也可以是一个大电感、一个小电感，小电感套在大电感的内部。
29.在一种可能的实施方式中，该第一电感和该第二电感的布局满足以下条件：当该第一电感内的该信号的流向是顺时针且该第二电感内的该信号的流向是逆时针时，或者，当该第一电感内的该信号的流向是逆时针且该第二电感内的该信号的流向是顺时针时，在同一时刻，该第一端口为该信号的输入端口，且该第三端口为该信号的输出端口；或者，在同一时刻，该第一端口为该信号的输出端口，且该第三端口为该信号的输入端口。
30.在这种可能的实施方式中，第一电感和第二电感的端口的朝向相同，例如可以是位于不同金属层的完全重叠的两个电感线圈，或者也可以是一个大电感、一个小电感，小电感套在大电感的内部。
31.在一种可能的实施方式中，与该连接电路相连接的两个端口同为该信号的输入端口，或者同为该信号的输出端口。
32.在一种可能的实施方式中，该第一端口和该第三端口之间连接该连接电路。
33.这种连接方式使得该第一端口和该第三端口始终同为该信号的输入端口，或者使得该第一端口和该第三端口始终同为该信号的输出端口，从而抑制了第一电感和第二电感之间的反相振荡模式。
34.在一种可能的实施方式中，该第二端口和该第四端口之间连接该连接电路。
35.这种连接方式使得该第二端口和该第四端口始终同为电流的输入端口，或者使得该第二端口和该第四端口始终同为电流的输出端口，从而抑制了第一电感和第二电感之间
的反相振荡模式。
36.在一种可能的实施方式中，该第一端口和该第三端口之间，以及该第二端口和该第四端口之间均连接该连接电路。
37.这种连接方式使得该第一端口和该第三端口始终同为该信号的输入端口，第二端口和该第四端口始终同为该信号的输出端口，或者该第一端口和该第三端口始终同为该信号的输出端口，该第二端口和该第四端口始终同为电流的输入端口，从而抑制了第一电感和第二电感之间的反相振荡模式。
38.在一种可能的实施方式中，该连接电路包括第一连接电路和第二连接电路，该第一连接电路和该第二连接电路不同；该第一端口和该第三端口之间连接该第一连接电路，该第二端口和该第四端口之间连接该第二连接电路。
39.这种连接方式使得该第一端口和该第三端口始终同为该信号的输入端口，第二端口和该第四端口始终同为该信号的输出端口，或者该第一端口和该第三端口始终同为该信号的输出端口，该第二端口和该第四端口始终同为电流的输入端口，从而抑制了第一电感和第二电感之间的反相振荡模式。
40.在一种可能的实施方式中，该第一端口和该第四端口之间连接该连接电路；或，该第二端口和该第三端口之间连接该连接电路。
41.这种连接方式使得该第一端口和该第四端口始终同为电流的输入端口或始终同为电流的输出端口；或者，使得该第二端口和该第三端口始终同为电流的输入端口或始终同为电流的输出端口，从而抑制了第一电感和第二电感之间的同相振荡模式。
42.在一种可能的实施方式中，该第一端口和该第四端口之间，以及该第二端口和该第三端口之间均连接该连接电路。
43.这种连接方式使得该第一端口和该第四端口始终同为该信号的输入端口，第二端口和该第三端口始终同为该信号的输出端口，或者该第一端口和该第四端口始终同为该信号的输出端口，该第二端口和该第三端口始终同为电流的输入端口，从而抑制了第一电感和第二电感之间的同相振荡模式。
44.在一种可能的实施方式中，该连接电路包括第一连接电路和第二连接电路，该第一连接电路和该第二连接电路不同；该第一端口和该第四端口之间连接该第一连接电路，该第二端口和该第三端口之间连接该第二连接电路。
45.这种连接方式使得该第一端口和该第四端口始终同为该信号的输入端口，第二端口和该第三端口始终同为该信号的输出端口，或者该第一端口和该第四端口始终同为该信号的输出端口，该第二端口和该第三端口始终同为电流的输入端口，从而抑制了第一电感和第二电感之间的同相振荡模式。
46.在一种可能的实施方式中，该信号包括电流信号或电压信号中的至少一项。
47.在一种可能的实施方式中，该电容包括：片上电容、二极管、金属氧化物半导体mos管或变容管。
48.在一种可能的实施方式中，该第一vco核还包括第一负阻和第一并联电阻，该第二vco核还包括第二负阻和第二并联电阻；该第一负阻和该第一并联电阻并联连接在该第一电感的两端，该第二负阻和该第二并联电阻并联连接在该第二电感的两端。
49.在一种可能的实施方式中，该连接电路包括电阻，该电阻的阻值小于第一预设阈
值，以使得该第一谐振电路和该第二谐振电路在反相振荡频率或同相振荡频率下不满足起振条件。
50.连接电路中的电阻可以降低两个谐振电路的两个电感在反相模式下或同相模式下的等效并联电阻，当电阻值小于预设阈值时，两个谐振电路在反相模式下或同相模式下将不满足起振条件。应当理解，这里的等效并联电阻不包括负阻-gm，本技术实施例中提到的vco核电感两端并联的电阻不包括负阻-gm，本技术实施例中提到的负阻不认为是电阻的一种。
51.在一种可能的实施方式中，该连接电路包括电阻，该电阻连接在该第一端口和该第三端口之间，以及该第二端口和该第四端口之间时，该电阻的阻值小于第一预设阈值，以使得该第一谐振电路和该第二谐振电路在反相振荡频率下不满足起振条件。
52.在一种可能的实施方式中，该连接电路包括电阻，该电阻连接在该第一端口与该第四端口之间，以及该第二端口与该第三端口之间时，该电阻的阻值小于第一预设阈值，以使得该第一谐振电路和该第二谐振电路在同相振荡频率下不满足起振条件。
53.在一种可能的实施方式中，该第一连接电路包括第一电阻r1、第一连接电感l1和第一电容c1；该第二连接电路包括第二电阻r2、第二连接电感l2和第二电容c2；该l1、该l2、该c1、该c2满足：l’＝(l1 l2)/2，c’＝(2*c1*c2)/(c1 c2)，其中，该w为当该第一电感和该第二电感内的信号流向均是顺时针或均是逆时针时，该第一vco核和该第二vco核的振荡频率。
54.当连接电路中的连接电感和电容取合适的值时，使得反相模式下第一电感和第二电感两端等效并联连接的rlc电路中的lc谐振网络的谐振频率等于两个vco核的反相振荡频率，从而使得反相模式下，两个电感两端等效并联连接的rlc电路中lc阻抗为0，只剩下电阻。
55.在一种可能的实施方式中，该w与两个vco核的反相振荡频率之间的差值小于预设阈值。
56.当w不严格等于两个vco核的反相振荡频率时，也可以减小或抑制两个vco核的反相振荡模式。
57.在一种可能的实施方式中，其中，该r’＝(r1 r2)/2，该rp为该第一并联电阻，该gm为该第一负阻的阻值。
58.当连接电路中的电阻取合适的值，通常当连接电路中的电阻小于某个预设阈值时，两个vco核在反相模式下将不满足起振条件。
59.在一种可能的实施方式中，该第一去耦网络包括第一电阻r1和第一去耦电感c1；该第二去耦网络包括第二电阻r2和第二去耦电感c2；该r1和该r2满足：
60.其中，该r’＝(r1 r2)/2，该rp为该第一并联电阻，该gm为该第一负阻的阻值。
61.当在两个电感之间连接电阻和电感时，可以降低两个电感在反相模式下的等效并联电阻，使得两个vco核在反相模式下不满足起振条件。
62.在一种可能的实施方式中，该第一电感和该第二电感的电感值相等。
63.在一种可能的实施方式中，该第一电感和该第二电感相邻但不相交，或者，该第一电感和该第二电感部分重叠，或者该第一电感和该第二电感完全重叠。
64.在一种可能的实施方式中，该连接电路包括电阻、电感、第一二极管和第二二极管。
附图说明
65.图1a为本技术实施例提供的一种示例性的集成电路中的双电感结构的版图示意图；
66.图1b为本技术实施例提供的一种示例性的集成电路中的双电感结构的简化电阻电感电容rlc模型电路示意图；
67.图1c为本技术实施例提供的一种示例性的双电感结构中某一时刻电流流向与磁力线方向示意图；
68.图1d为本技术实施例提供的另一种示例性的双电感结构中某一时刻电流流向与磁力线方向示意图；
69.图1e为本技术实施例提供的另一种示例性的双电感结构中某一时刻电流流向与磁力线方向示意图；
70.图1f为本技术实施例提供的另一种示例性的双电感结构中某一时刻电流流向与磁力线方向示意图；
71.图2为本技术实施例提供的一种示例性的双核vco结构示意图；
72.图3为本技术实施例提供的一种示例性的双核vco结构的简化电阻电感电容rlc模型电路示意图；
73.图4a为本技术实施例提供的一种示例性的电感间连接连接电路的电路结构图；
74.图4b为本技术实施例提供的一种示例性的电感间连接连接电路的电路结构图；
75.图5为本技术实施例提供的一种示例性的在两个电感之间连接连接电路的版图示意图；
76.图6为本技术实施例提供的一种示例性的包含双核vco和连接电路的电路结构示意图；
77.图7a为本技术实施例提供的一种示例性的当两个vco核工作在反相模式下的等效电感模式电路示意图；
78.图7b为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换过程阶段1；
79.图7c为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换过程阶段2；
80.图7d为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换结果示意图；
81.图7e为本技术实施例提供的一种示例性的等效变换结果示意图；
82.图7f为本技术实施例提供的一种示例性的当第一连接电路和第二连接电路不对称时，单个vco核侧的电路等效变换过程；
83.图8a为本技术实施例提供的一种示例性的两个vco核工作在同相模式下的等效电
感电路示意图；
84.图8b为本技术实施例提供的一种示例性的两个vco核工作在同相模式下的等效电感电路示意图；
85.图9为本技术实施例提供的另一种示例性的在两个电感之间连接连接电路的版图示意图；
86.图10为本技术实施例提供的一种示例性的包含双核vco和连接电路的电路结构示意图；
87.图11a为本技术实施例提供的一种示例性的当两个vco核工作在反相模式下的等效电感模式电路示意图；
88.图11b为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换过程阶段1；
89.图11c为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换过程阶段2；
90.图11d为本技术实施例提供的一种示例性的反相模式下单个vco核侧的电路等效变换结果示意图；
91.图11e为本技术实施例提供的一种示例性的等效变换结果示意图；
92.图12a为本技术实施例提供的一种示例性的两个vco核工作在同相模式下的等效电感电路示意图；
93.图12b为本技术实施例提供的一种示例性的两个vco核工作在同相模式下的等效电感电路示意图；；
94.图13为本技术实施例提供的另一种示例性的在两个电感之间连接连接电路的电路结构示意图；
95.图14为本技术实施例提供的另一种示例性的两个电感之间连接连接电路的版图示意图；
96.图15为本技术实施例提供的另一种示例性的两个电感之间连接连接电路的版图示意图。
具体实施方式
97.本技术的说明书实施例和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
98.应当理解，在本技术中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“a和/或b”可以表示：只存在a，只存在b以及同时存在a和b三种情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可
以是多个。
99.当集成电路中包括两个或更多个谐振电路时，由于集成电路的高度集成，导致集成电路中的两个或多个谐振电路之间的距离很近，加剧了谐振电路的之间的耦合与干扰，影响了谐振电路之间振荡频率的稳定性。本技术实施例提供了一种连接电路，可以使得谐振电路之间只存在一种振荡模式，从而使得谐振电路只在指定频率下振荡。
100.下面以双电感结构为例对两个彼此靠近的谐振电路之间的振荡模式进行说明，其中，每个谐振电路包括一个电感，该两个谐振电路的两个电感靠的很近，可选的，两个电感之间可能存在部分重叠。应当理解，该集成电路可以有三个电感或者更多，本技术实施例对此不做限定。如图1a所示，为本技术实施例提供的一种示例性的集成电路中的双电感结构的版图示意图，该集成电路包括第一电感和第二电感，其中，该第一电感为第一谐振电路中的电感，该第二电感为第二谐振电路中的电感。应当理解，虽然未示出，该集成电路还可以包括其他器件，例如可以是电阻、电容、以及除该双电感结构之外的其他电感等，该双电感与集成电路的其他器件直接或间接相连。
101.第一电感具有两个端口：第一端口p1和第二端口p2，对应的，第二电感也具有两个端口：第三端口p3和第四端口p4。应当理解，当该双电感结构工作在交流电模式时，第一电感和第二电感内部的信号流向是变化的，以第一电感为例，信号可以从p1流向p2，也可以从p2流向p1。如图1b所示，图1a中第一电感和第二电感重叠部分处存在的电连接可以等同为p1与p2之间的中间位置和p3与p4之间的中间位置处存在共地连接。应当理解，第一电感和第二电感重叠部分的连接为共地连接，该重叠部分可以等效为地，例如可以是交流地或直流地。第一电感和第二电感的重叠部分处为共地连接部分，第一电感和第二电感不重叠的部分为非共地连接部分。另外，p1、p2、p3、p4为信号的输入或输出端口，其中，p1和p2为差分端口，p3和p4为差分端口，或者也可以说p1、p2、p3、p4为非地端口，非地端口为地之外的端口。
102.当两个电感不存在共地连接时，第一端口和第二端口可以为第一电感任意部分处的接口，第三端口和第四端口可以为第二电感任意部分处的接口；当两个电感存在共地连接时，第一端口和第二端口包括第一电感的非共地连接部分处的接口，第三端口和第四端口包括第一电感的非共地连接部分处的接口，示例性的，当位于同一金属层的两个电感存在重叠部分时，该重叠部分的连接认为是共地连接，该重叠部分为共地连接部分；此时，第一端口和第二端口为第一电感非重叠部分的端口，第三端口和第四端口为第二电感非重叠部分的端口，第一端口和第二端口中的任一个端口与第三端口和第四端口中的任一个端口之间的连接不属于共地连接。端口可以是从电感线圈处引出来的接口，也可以是位于电感线圈上的接口。
103.当同一时刻，第一电感内的电流从p1流向p2，第二电感内的电流从p3流向p4；或者同一时刻，第一电感内的电流从p2流向p1，第二电感内的电流从p4流向p3时，第一电感产生的磁力线在第二电感线圈内与第二电感本身产生的磁力线的方向相同，第二电感产生的磁力线在第一电感线圈内与第一电感本身产生的磁力线的方向也相同，此时，第一电感和第二电感产生的磁力线在第一电感线圈和第二电感线圈内都是互相增强的，两个电感之间产生正的互感，即k》0，其中，k为两个电感之间的互感系数，此时，称第一电感和第二电感工作在同相模式时，也称第一谐振电路和第二谐振电路工作在同相模式，此时第一谐振电路和
第二谐振电路之间的振荡模式为同相振荡模式，同相振荡模式时的振荡频率为同相振荡频率。如图1d所示，为本技术实施例提供的一种双电感结构中某一时刻电流流向与磁力线方向示意图，这种情况下，两个电感工作在同相模式。
104.p2为第一电感电流的输入端口，p1为电流的输出端口，的p4为第二电感电流的输入端口，p3为电流的输出端口，第一电感内电流的流向为逆时针，第二电感内电流的流向为顺时针，如图所示105为第一电感在第二电感线圈内生成的磁力线垂直于电感所在平面向内，106为第二电感在第二电感线圈内生成的磁力线垂直于电感所在平面向内，此时，磁力线105和106的方向相同；107为第二电感在第一电感线圈内生成的磁力线垂直于电感所在平面向外，108为第一电感在第一电感线圈内生成的磁力线垂直于电感所在平面向外，此时，磁力线107和108的方向相同。也即，第一电感产生的磁力线在第二电感线圈内与第二电感本身产生的磁力线的方向相同，第二电感产生的磁力线在第一电感线圈内与第一电感本身产生的磁力线的方向也相同，此时，第一电感和第二电感产生的磁力线在第一电感线圈和第二电感线圈内都是互相增强的。应当理解，本技术实施例中所提的电流的流向是顺时针或逆时针是针对相同的参考系来说的。
105.当同一时刻，第一电感内的电流从p1流向p2，第二电感内的电流从p4流向p3，或者，同一时刻，第一电感内的电流从p2流向p1，第二电感内的电流从p3流向p4时，第一电感产生的磁力线在第二电感线圈内与第二电感本身产生的磁力线的方向相反，第二电感产生的磁力线在第一电感线圈内与第一电感本身产生的磁力线的方向也相反，此时，第一电感和第二电感产生的磁力线在第一电感线圈和第二电感线圈内都是互相减弱的，两个电感之间产生负的互感，即k《0，此时，称第一电感和第二电感工作在反相模式时，也称第一谐振电路和第二谐振电路工作在反相模式，此时第一谐振电路和第二谐振电路之间的振荡模式为反相振荡模式，反相振荡模式时的振荡频率为反相振荡频率。如图1c所示，为本技术实施例提供的另一种双电感结构中某一时刻电流流向与磁力线方向示意图。这种情况下，两个电感工作在反相模式。
106.第一电感的p1为电流的输入端口，p2为电流的输出端口，第一电感内的电流的流向为顺时针，第二电感中p3为电流的输出端口，p4为电流的输入端口，第二电感内部的电流的流向为顺时针，图中101为第一电感在第二电感线圈内生成的磁力线垂直于电感所在平面向外，102为第二电感在第二电感线圈内生成的磁力线垂直于电感所在平面向内，此时，磁力线101和102的方向相反；103为第二电感在第一电感线圈内生成的磁力线垂直于电感所在平面向外，104为第一电感在第一电感线圈内生成的磁力线垂直于电感所在平面向内，此时，磁力线103和104的方向相反。也即，第一电感产生的磁力线在第二电感线圈内与第二电感本身产生的磁力线的方向相反，第二电感产生的磁力线在第一电感线圈内与第一电感本身产生的磁力线的方向也相反，此时，第一电感和第二电感产生的磁力线在第一电感线圈和第二电感线圈内都是互相减弱的。
107.当第一电感和第二电感工作在同相模式时，p1与p3内电压的相位同相，此时，p1与p3内电压的相位相差0
°
，p2与p4内电压的相位同相，p2与p4内电压的相位相差0
°
；在一种可选的情况中，当p1与p3内电压的相位相差不是0
°
，但是相位相差度数小于第一预设阈值，也可以认为p1与p3内电压的相位同相；p2与p4同理。当第一电感和第二电感工作在反相模式时，p1与p3内电压的相位反相，示例性的，p1与p3内电压的相位相差180
°
，p2与p4内电压的
相位反相，示例性的，p2与p4内电压的相位相差180
°
；在一种可选的情况中，当p1与p3内电压的相位相差不是180
°
，但是p1与p3内电压的相位差大于第二预设阈值，也可以认为p1与p3内电压的相位反相；p2与p4同理。电流信号和电压信号包括幅度和相位两个分量，这里的相位是指电感线圈内的信号的相位这一分量，上面以电压的相位为例进行说明，以电流为例对信号的流向进行说明，实际也可以是其他类型的信号。
108.本技术实施例中，该第一电感和该第二电感的布局满足以下条件：当该第一电感和该第二电感内的信号的流向使得第一电感和第二电感之间为正的互感时，在同一时刻，第一端口和第三端口均为该信号的输入端口或者均为该信号的输出端口；当该第一电感和该第二电感内的信号的流向使得第一电感和第二电感之间为负的互感时，在同一时刻，第一端口和第四端口均为该信号的输入端口或者均为该信号的输出端口，也即，同一时刻，第一端口为该信号的输入端口，且第三端口为该信号的输出端口；或者，在同一时刻，第一端口为该信号的输出端口，且第三端口为该信号的输入端口。
109.或者说，该第一电感和该第二电感的布局满足以下条件：当第一端口和第三端口均为信号的输入端口或者均为该信号的输出端口时，该第一电感和该第二电感内的该信号的流向使得第一电感和第二电感产生正的互感；当第一端口和第四端口均为信号的输入端口或者均为该信号的输出端口时，或者说第一端口和第三端口中的一个端口为该信号的输入端口，另一个端口为该信号的输出端口时，该第一电感和该第二电感内的信号的流向使得第一电感和第二电感产生负的互感。
110.在一种可选的情况中，第一电感和第二电感在不同的金属层并且完全重叠。在一种可选的情况中，两个电感也可以一大一小，例如第一电感为小线圈，第二电感为大线圈，第一电感套在第二电感的内侧，如图1e和图1f所示。应当理解，对于大电感套小电感的情况，第一电感和第二电感可以位于同一金属，也可以位于不同金属层。
111.如图1a、图1c、图1d所示，该第一电感和第二电感的端口的朝向是不同的，例如可以是相反的，示例性的，图1a中的第一电感的端口侧朝向右侧，第二电感的端口朝向左侧。这种情况下，当第一电感和第二电感内的电流的流向均是顺时针或均是逆时针时，第一电感和第二电感线圈内的磁力线方向相反，两个电感产生负的互感；当第一电感内的电流的流向是顺时针且第二电感内的电流的流向是逆时针时，或者，当第一电感内的电流的流向是逆时针且第二电感内的电流的流向是顺时针时，第一电感和第二电感线圈内的磁力线方向相同，两个电感产生正的互感。
112.在一种可选的情况中，第一电感和第二电感的端口朝向相同，如图1e和图1f所示，此时，当第一电感和第二电感内的电流的流向均是顺时针或均是逆时针时，第一电感产生的磁力线在第二电感线圈内与第二电感自身产生的磁力线方向相同，两个电感产生正的互感。同一时刻，第一电感内的电流从p1流向p2，第二电感内的电流从p3流向p4；或者同一时刻，第一电感内的电流从p2流向p1，第二电感内的电流从p4流向p3；对应的，当第一电感内的电流的流向是顺时针且第二电感内的电流的流向是逆时针时，或者，当第一电感内的电流的流向是逆时针且第二电感内的电流的流向是顺时针时，第一电感产生的磁力线和第二电感产生的磁力线在第一电感线圈内和第二电感线圈内均方向相反，两个电感产生负的互感，此时，同一时刻，第一电感内的电流从p1流向p2，第二电感内的电流从p4流向p3，或者，同一时刻，第一电感内的电流从p2流向p1，第二电感内的电流从p3流向p4。
113.如图1e所示，为本技术实施例提供的另一种双电感结构中某一时刻电流流向与磁力线方向示意图。
114.第一电感的p2为电流的输入端口，p1为电流的输出端口，第二电感的p3为电流的输入端口，p4为电流的输出端口，第一电感内电流的流向为逆时针，第二电感内电流的流向为顺时针，如图所示109为第一电感在第一电感线圈内生成的磁力线垂直于电感所在平面向外，110为第二电感在第一电感线圈内生成的磁力线垂直于电感所在平面向内，此时，磁力线109和110的方向相反。
115.如图1f所示，为本技术实施例提供的另一种双电感结构中某一时刻电流流向与磁力线方向示意图。
116.第一电感的p1为电流的输入端口，p2为电流的输出端口，第二电感的p3为电流的输入端口，p4为电流的输出端口，第一电感内电流的流向为顺时针，第二电感内电流的流向为顺时针，如图所示111为第一电感在第一电感线圈内生成的磁力线垂直于电感所在平面向内，112为第二电感在第一电感线圈内生成的磁力线垂直于电感所在平面向内，此时，磁力线111和112的方向相同。
117.理论上，第一谐振电路和第二谐振电路的起振模式是不固定的，可能振荡在同相模式下，也可能振荡在反相模式下，因此第一电感和第二电感内的电流的流向有可能相同例如都是顺时针流向或者都是逆时针流向，也有可能相反例如一个电感内是顺时针流向，另一个是逆时针流向。因此，第一谐振电路和第二谐振电路之间可能存在两种振荡模式，对应两种振荡频率，这样可能会导致谐振电路振荡在指定频率之外的其他频率上，影响谐振电路工作频率的稳定性。理论上希望两个电感之间只存在一种振荡模式，例如只存在同相振荡模式，或者只存在反相振荡模式。
118.本技术实施例提供了一种集成电路，该集成电路包括第一谐振电路、第二谐振电路，该第一谐振电路包括第一电感，该第二谐振电路包括第二电感，该集成电路还包括连接电路，该连接电路连接在第一电感和第二电感的端口之间，该连接电路使得第一电感和第二电感之间存在电连接，或者说该连接电路与第一电感和第二电感均是物理连接，而不是由于彼此靠近而产生的耦合。该连接电路可以减小第一谐振电路和第二谐振电路之间的其中一种振荡模式，从而使得第一谐振电路和第二谐振电路之间只存在一种振荡模式，提升谐振电路工作频率的稳定性。在一种可选的情况中，本技术实施例提供的连接电路可以使得第一电感产生的磁力线和第二电感产生的磁力线在第一电感线圈和第二电感线圈内始终是相互增强的，或者始终是相互减弱的，从而使得第一谐振电路和第二谐振电路之间只存在反相振荡模式或同相振荡模式。或者也可以说，本技术实施例提供的连接电路使得连接该连接电路的两个端口始终同为电流的输入端口，或者始终同为电流的输出端口。例如，如果在第一端口和第三端口之间连接了连接电路，那么第一端口和第三端口始终同为电流的输入端口，或者始终同为电流的输出端口。如果在第一端口和第四端口之间连接了连接电路，那么第一端口和第四端口始终同为电流的输入端口，或者始终同为电流的输出端口。
119.示例性的，当在p1和p3之间，p2与p4之间连接连接电路时，第一电感和第二电感之间的反相模式将不会存在，只存在同相模式，此时，p1和p3始终同为电流的输入端口或者始终同为电流的输出端口；p2和p4亦然。
120.当在p1和p4之间，p2与p3之间连接连接电路时，第一电感和第二电感之间的同相
模式将不会存在，只存在反相模式，此时，p1和p4始终同为电流的输入端口或者始终同为电流的流出端口；p2和p3亦然。
121.示例性的，谐振电路可以是振荡器，进一步的，振荡器可以包括压控振荡器(voltage controlled oscillator，vco)或数控振荡器(digitally controlled oscillator，dco)等，但不限于此。下面以谐振电路为vco为例对本技术实施例提供的电感间的连接电路进行说明。
122.vco为锁相环(phase locked loop，pll)电路中的关键电路模块，双核(dual core)vco结构可以有效提升pll的噪声性能，双核vco为vco的一种示例性结构，双核vco包括两个vco核心，该两个vco核心构成一个vco。如图2所示，为本技术实施例提供的一种示例性的双核vco结构示意图。该双核vco结构包括第一vco核201和第二vco核202，下面以第一vco核201为例进行说明，该第一vco核201包括lp、ln、mp、mn、cv、cm、l0，其中，lp、ln为尾电感，mp、mn为差分对管，差分对管也可以称为gm管，差分对管具有负阻-gm，cv为变容管(varactor),cm为开关电容阵列，l0为vco的主电感；第二vco核202与第一vco核201具有类似的结构，此处不再赘述。应当理解，该第一vco核和第二vco核的各个器件的规格可以相同、也可以不同。图1a中所示的双电感结构可以是图2中所示的双vco结构的两个电感，例如，图1a中的第一电感为图2中第一vco核的主电感，第二电感为图2中第二vco核的主电感。当第一电感和第二电感工作在同相模式时，对应的，也称第一vco核与第二vco核工作在同相模式，此时双vco核之间的振荡频率为同相振荡频率；当第一电感和第二电感工作在反相模式时，对应的，也称第一vco核与第二vco核也工作在反相模式，此时双vco核之间的振荡频率为反相振荡频率。应当理解，图2中所示的双核vco结构只是双核vco的一种示例性的结构，并不构成对双核vco结构的限定。并且，图2中所示的第一vco核以及第二vco核也是vco核的一种示例性的结构，实际还可以存在其他变形结构，本技术实施例对此不做限定。示例性的，第一vco核和第二vco核可以是n型mos场效应晶体管结构的vco、p型mos结构的vco、互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)结构的vco等。
123.如图3所示，为本技术实施例提供的一种示例性的双核vco结构的简化电阻电感电容rlc模型电路示意图。
124.该双核vco包括第一vco核301和第二vco核302，其中，第一vco核301和第二vco核302均包括负阻-gm，电容c0、电阻rp和电感l0，该负阻-gm、电容c0和电阻r0均并联在电感l的两端。其中，-gm为差分对管提供的负阻，c0为vco核的等效电容总和，rp为vco核的等效并联电阻，l0为vco核的等效电感，k为两个vco的等效电感l0之间的互感系数。应当理解，图3中画出的第一vco核301和第二vco核302是完全对称的，在一种可选的情况中，第一vco核301和第二vco核302的负阻、电容，电阻和电感也可以不同。当第一vco核301和第二vco核工作在反相模式时，两个电感之间产生负的互感，即k《0；当第一vco核和第二vco核工作在同相模式时，两个电感之间产生正的互感，即k》0。这种情况导致两个vco核之间存在两种振荡模式，对应两种振荡频率，这样会影响vco振荡频率的稳定性。因此，理论上希望两个vco之间只存在一种振荡模式。
125.本技术实施例提供的连接电路连接在两个电感之间，使得两个电感之间的反相振荡模式或同相振荡模式无法起振，使双核vco只存在一种振荡模式，显著提升了vco振荡频率的稳定性。
126.如图4a和图4b所示，为本技术实施例提供的两种示例性的电感间连接连接电路的电路结构图。其中，图4a在p1与p3之间、p2与p4之间连接连接电路，图4a中的连接方式可以抑制两个vco核之间的反相振荡模式；图4b在p1与p4之间、p2与p3之间连接该连接电路，图4b中的连接方式可以抑制两个vco核之间的同相振荡模式。在图4a中，p2和p4之间、以及p1和p3之间均连接了连接电路，p2和p4之间连接的连接电路与p1和p3之间连接的连接电路可以相同、也可以不同。示例性的，可以只在p2和p4之间连接连接电路，或者只在p1和p3之间连接连接电路。对应的，图4b中，p1与p4之间以及p2与p3之间连接的连接电路可以相同，也可以不同；也可以只在p1与p4之间存在连接电路，或者只在p2与p3之间存在连接电路。本技术实施例对连接电路的连接形态不做限定。
127.该连接电路可以为金属连接线，该金属连接线包括一层或者多层的metal层连线。
128.该连接电路可以为超导材料，该超导材料的电阻为0，或者说当连接电路为超导材料时通过连接电路相连的两个端口之间等同于短接，例如当p1与p3之间连接超导材料或者其他没有电阻的材料或者近乎没有电阻的材料时认为将p1与p3短接。在一种可选的情况中，该连接电路可以包括：电感、电阻或电容中的至少一项。或者说，连接电路可以仅为电阻r、仅为电感l、仅为电容c，或者可以为电阻电感rl串联网络、电阻电感rl并联网络，电阻电容rc串联网络、电阻电容rc并联网络，电感电容lc串联网络，电感电容lc并联网络，或者可以为电阻电感电容rlc串联网络或者rlc并联网络。并且，本技术实施例对连接电路中的r、l、c的个数不做限定。在一种可选的情况中，该电阻、电感、电容可以由片上电阻、片上电容和片上电感实现。另外，也可以由芯片的各金属层的金属连接线实现，金属连接线也可以称为金属走线或金属线，比如当金属走线或金属线又细又长时金属走线或金属线具有电阻和电感，因此可以作为电阻或电感使用。示例性的，片上电容可以包括：金属、多晶硅电阻和导通的金属氧化物半导体(metal-oxide-semiconductor，mos)管等，片上电容可以包括：金属氧化物金属(metal oxid metal，mom)电容、金属绝缘体金属(metal insulator metal，mim)电容或mos电容，片上电感可以包括：金属，例如可以是金属线，根据不同形状可以分为八边形电感、环形电感、八字形电感等，根据对称性可以分为差分电感和单端电感，根据有无抽头可以分为有抽头电感和无抽头电感。
129.示例性的，可以在p2和p4之间和/或p1和p3之间直连金属走线并串联电容，此时金属走线当做电阻和电感来使用，连接电路可以等效为电阻r、电感l和电容c的串联网络，也即rlc串联网络；示例性的，也可以在p2和p4之间和/或p1和p3之间直连金属走线，此时，连接电路可以等效为电阻和电感的串联网络，即rl串联网络；在一种可选的情况中，金属走线的电阻和电感可以忽略不计，例如将金属走线设计的又宽又短时金属走线的电阻或电感可以忽略不计。示例性的，该电感、电阻除了由电感器件、电阻器件实现以外，还可以由金属线实现，因为金属线具有电阻和电感，因此一段金属线可以等效为电阻和电感；该电容可以由电容器、二极管、mos管或变容管实现。如图5所示，为本技术实施例提供的一种在两个电感之间连接连接电路的版图示意图。图5中在p1与p3之间、以及p2与p4之间各自连接金属走线并且串联了电容，此时连接电路包括金属走线和电容，此时连接电路等同于一个rlc串联电路。对应的，图5中可以认为在p2与p4之间以及p1与p3之间通过金属走线连接了电容。该连接电路降低了vco核的主电感的等效并联电阻，可以抑制两个vco核之间的反相振荡模式，在一种可选的实施方式中，该连接电路使得两个vco核之间的反相振荡模式无法起振，从而
使得两个vco核之间只存在同相振荡模式，对应的，两个电感之间只存在正的互感，此时，可以将双电感结构的版图面积设计的更小更紧凑，电感的q值也会更好，其中，电感的q值＝(单位时间电感存储的能量)/(单位时间电感消耗的能量)；进一步的，由于两个电感之间产生正的互感时，两个电感线圈的电流方向相反，所以磁感线方向在两个线圈内部是加强的，在线圈外面是抵消的，有利于消除电磁干扰(electro-magnetic interference，emi)问题。
130.图5中的第一电感和第二电感部分重叠，第一电感和第二电感之间通过重叠部分存在共地连接，但是应当理解，在一种可选的情况中，第一电感和第二电感也可以彼此不重叠，而是彼此相邻；第一电感和第二电感可以位于同一个金属层，第一电感和第二电感也可以位于不同的金属层；本技术实施例对第一电感和第二电感的位置或连接关系不做限定。应当理解，第一电感和第二电感彼此之间存在耦合，并且该耦合对第一电感和第二电感所在的电路存在影响。第一电感具有端口p2、p1，第二电感具有端口p4、p3，本技术实施例在p2和p4之间直连金属走线并且串联电容，在p1和p3之间直连金属走线并且串联电容。可选的，p2与p4之间以及p1与p3之间还可以通过金属走线连接电阻、电感或电容中的至少一项；或者，p2与p4之间以及p1与p3之间也可以只连接金属走线。应当理解，p2与p4、p1与p3之间通过连接电路产生的电连接同重叠部分的共地连接不同，p2与p4、p1与p3之间的连接不包括共地连接。如图6所示，为一种示例性的包含双核vco和连接电路的电路结构示意图。应当理解，图6中双核vco中的两个电感l0为图5中双电感结构的一种示例，图6中连在两个电感l0之间的连接电路为图5中连接电路的一种示例。
131.图6中所示的两个电感l0为两个vco中的主电感，其中左侧的电感l0为第一电感，第一电感为第一vco核中的主电感，右侧的电感l0为第二电感，第二电感为第二vco核中的主电感。其中，m为两个电感l0之间的互感。本技术实施例分别在p1、p3之间，以及p2、p4之间连接rlc串联网络。应当理解，虽然图6中标出的p1、p3之间和p2、p4之间串联的电容均为r1、电感均为l1、电容均为c1，实际情况中，p1、p3之间串联的电阻、电感、电容与p2、p4之间串联的电阻、电感、电容也可以不相同。
132.下面分析该连接电路抑制两个vco核之间的反相振荡模式的原理。假如两个vco核可以正常工作在反相模式，在反相模式下对于单个vco核而言，该连接电路降低了vco核主电感的等效并联电阻，而主电感的等效并联电阻的大小决定了vco核在反相振荡频率下是否可以起振，当主电感的等效并联电阻减小，会减弱vco核的反相振荡模式，当该等效并联电阻小于预设阈值时，vco核的反相振荡模式将无法起振，从而减少或抑制两个vco核之间的反相振荡模式；应当理解，由于该连接电路的存在，两个vco核之间的反相振荡模式被削弱了，可选的，两个vco核之间的反相振荡模式由于连接电路的存在无法起振，两个vco核之间不存在反相振荡模式。
133.首先，本技术实施例通过图7a-图7c来说明，当工作在反相模式下时，在p1与p3之间、以及p2与p4之间连接的连接电路可以等同为在单个vco核的主电感两端并联一个rlc串联网络；进一步的，通过图7d和图7e说明，当连接电路中的电感和电容取合适的值时，电感和电容的阻抗在反相振荡模式下变为0，从而相当于在单个vco核的主电感两端并联一个电阻，进一步的，本技术实施例通过介绍起振条件说明该电阻会降低vco核主电感的等效并联电阻，影响vco核在反相振荡模式下的起振条件，从而减少或抑制vco核的反相振荡模式。
134.如图7a所示，为本技术实施例提供的一种当图6中的两个vco核工作在反相模式下
的等效电感模式电路示意图。应当理解，图7a假设两个vco核可以工作在反相模式，后续会分析事实上由于连接电路的存在，两个vco核的反相模式不满足起振条件，使得反相模式不会在电路工作时出现。其中，第一vco核701的电感l0具有两个端口p1、p2，第二vco核702的电感l0具有两个端口p3、p4。当第一vco核701和第二vco核702工作在反相模式时，p2和p4的相位相差180
°
，p1和p3的相位相差180
°
。应当理解，当第一vco核701和第二vco核702工作在反相模式时，p2和p4的相位不一定严格相差180
°
，p1和p3的相位也不一定严格相差180
°
。参考前面对同相和反相的定义。
135.如图7b-图7d所示，给出了反相模式下第二vco核702侧的等效变换过程，应当理解，图7b-图7d的等效变换过程虽然仅以702为例对等效变换过程进行说明，该等效变换过程对于第一vco核701也适用。另外需要说明的是，由于变换过程中，负阻-gm和电容c0不会发生变化，图7b-图7d的变换过程只示出了电阻rp和电感l0部分，省略了负阻-gm和电容c0。
136.在反相模式下，当p2与p4之间，p1与p3之间分别连接rlc串联网络时，对于单个vco而言，图7b的电路图可以等效变换为图7c的电路图，此时，相当于在电感l0-m的两端并联一个rlc串联网络，该rlc串联网络包括电阻、电感和电容，由于两个电感l0之间具有负的互感m，因此单个vco的主电感等效为l0-m。其中，rlc串联网络中的电阻值为r1、电感值为l1、电容值为c1，应当理解，由于图7b中所示的第一vco核与第二vco核是对称的，也即第一vco核与第二vco核的电感均是l0，电容均是c0，电阻均是rp，负阻均是-gm，并且，p1与p3之间，以及p2与p4之间连接的连接电路是对称的，所以等效变换为图7c中的电路时，并联的rlc网络的电阻值、电感值与电容值分别取连接电路中的的电阻值r1、电感值l1以及电容值c1。
137.可选的，当第一vco核与第二vco核不对称，或者，p1和p3之间与p2和p4之间连接的连接电路不对称时，等效并联的rlc网络的电阻值、电感值以及电容值与连接电路的电阻值、电感值以及电容值也可能不相等。示例性的，当p1与p3之间连接的第一连接电路包括电阻r1、电感l1和电容c1，p2与p4之间连接的第二连接电路包括电阻r2、电感l2和电容c2，如图7f所示，示出了当第一连接电路和第二连接电路不对称时，第二vco核702侧的等效变换过程。对于单个vco核来说，相当于在电感l0-m两端并联的rlc网络中的电阻值为(r1 r2)/2，电感值为(l1 l2)/2，电容值为c’＝(2*c1*c2)/(c1 c2)。
138.图7c中，电感l0-m两端并联的rlc网络中包含一个lc谐振网络，该lc谐振网络的电感值为l1、电容值为c1，本领域技术人员可知该l1、c1在谐振点下的阻抗为0，在lc谐振网络的谐振点下时rlc网络中的lc的阻抗变为0只剩下一个电阻r1，如图7d的电路所示。
139.下面对lc谐振网络在谐振点下阻抗为0的原理进行说明。由于该原理具有通用性，下面以通用lc谐振网络进行说明，任一个lc谐振网络都适用于该原理。
140.在lc谐振网络的谐振频点下，其中，w为lc谐振网络的谐振角频率，l为lc谐振网络中电感的电感值，c为lc谐振网络中电容的电容值。示例性的，对于图7b-图7d中所示的等效变换过程，lc谐振网络的电感值为l1，即l＝l1，电容值为c1，即c＝c1；对于图7f所示的等效变换过程，lc谐振网络的电感值为(l1 l2)/2，即l＝(l1 l2)/2，电容值为(2*c1*c2)/(c1 c2)，即c＝c’＝(2*c1*c2)/(c1 c2)。如公式(1)所示为lc谐振网络阻抗的计算公式：
[0141][0142]
其中，ls为lc谐振网络中电感的感抗，cs为lc谐振网络中电容的容抗，s为拉普拉斯算子，s＝wj，j2＝-1，将带入公式(1)，可得
[0143]
也即，在lc谐振网络的谐振频点下，lc谐振网络的阻抗为0。
[0144]
基于上述原理可得，如果该lc谐振网络的谐振点(或者说谐振频率)刚好等于双vco核工作在反相模式下的反相振荡频率时，对于工作在反相模式vco核，电感l0-m两端并联的rlc网络中的l1、c1的阻抗变为0，此时相当于电感l0-m两端只并联了一个电阻r1，如图7d所示。相应的，对于如图7f所示的情况，相当于电感l0-m两端只并联了一个电阻应(r1 r2)/2。应当理解，第一vco核与第二vco核作为一个vco工作，第一vco核与第二vco核的振荡频率相等，都等于双核vco的振荡频率，该双核vco包括该第一vco核与第二vco核。
[0145]
因此，在一种可选的情况中，取合适的l1和c1值，使得lc谐振网络的谐振频率等于双vco核工作在反相模式下的反相振荡频率时，使得l1和c1的阻抗在反相振荡模式的振荡频率下变为0。可选的，lc谐振网络的谐振频率也不一定要严格等于双vco核工作在反相模式下的反相振荡频率，当lc谐振网络的谐振频率与两个vco核的反相振荡频率之间的差值小于预设阈值时也可以使得反相振荡模式无法起振。
[0146]
下面介绍一下反相振荡模式的起振条件，如公式(2)所示：
[0147]
gm*rp’》1
ꢀꢀꢀꢀꢀꢀꢀ
(2)
[0148]
其中，rp’为电感l0-m的等效并联电阻，gm为vco中的差分对管提供的负阻的阻值。当电感l0-m的等效并联电阻rp’使得gm*rp’≤1，vco反相振荡模式的起振增益不满足起振条件时，反相振荡模式就无法起振。
[0149]
如图7e所示，给出了图7d的电路图包含负阻-gm和电容c的电路图。此时，vco核的电感l0-m两端并联了rp和r1两个电阻，此时，电感l0-m的等效并联电阻为rp与r1的并联电阻，即由于而r1通常较小，因此电感的等效并联电阻大大减小。当时，双核vco的反相模式将不满足起振条件，反相振荡模式无法起振。示例性的，该电阻r1的阻值范围可以取1-10欧姆。对应的，对于如图7f所示的情况，vco核的电感l0-m两端并联了rp和(r1 r2)/2两个电阻，此时，电感l0-m的等效并联电阻为rp与(r1 r2)/2的并联电阻，令r’＝(r1 r2)/2，则rp与r’的并联电阻可以表示为当时，双核vco的反相模式将不满足起振条件，反相振荡模式无法起振。应当理解，p2与p4之间、p1与p3之间的连接电路中的电阻小于预设阈值时，vco核的反相振荡模式将不满足起振条件。
[0150]
综上，当两个电感l0的p2、p4之间，以及p1、p3之间连接合适的r、l、c，或者连接合适的等效电阻、等效电感和等效电容，可以使vco的反相振荡模式不满足起振条件，进而抑制了双核vco之间的反相模式。
[0151]
对于同相模式，如图8a和图8b所示，为本技术实施例提供的一种图6中两个vco核工作在同相模式下的等效电感电路示意图。
[0152]
当第一vco核和第二vco核工作在同相模式时，p2和p4的相位相差0
°
，p1和p3的相位相差0
°
，应当理解，当第一vco核和第二vco核工作在同相模式时，p2和p4的相位不一定严格相差0
°
，p1和p3的相位也不一定严格相差0
°
。参考前面对同相和反相的定义。如图8a的电路图可以等效为图8b所示的电路图，此时p2、p4之间，以及p1、p3之间相当于断开，因此，连接在p2、p4之间，以及p1、p3之间的连接电路对于同相模式下的两个vco核不会产生影响，两个vco核相当于断开互不干扰。
[0153]
这样两个vco核之间只工作在同相模式，进一步的，两个vco核只存在一种工作频率，提升了双核vco工作频率的稳定性，避免由于多种振荡模式的存在影响vco的工作性能。在一种可选的情况中，双电感结构之间连接的连接电路一定程度上抑制了双核vco之间的反相模式，而并没有完全消除该反相模式。
[0154]
本技术实施例提供一种电感间的连接电路，该连接电路包括电阻、电感和电容，示例性的，该电感、电阻除了由电感器件、电阻器件实现以外，还可以由金属线实现，因为金属线具有电阻和电感，因此一段金属线可以等效为电阻和电感；该电容可以由电容器、二极管、mos管或变容管实现。在两个电感之间连接该连接电路，可以使得任意一个电感的等效并联电阻大大减小，从而使得双核vco的反相模式不满足起振条件，同时该连接电路不影响双核vco的同相模式，这样两个vco核之间只存在一种振荡模式，提升双核vco振荡频率的稳定性。
[0155]
如图9所示，为本技术实施例提供的另一种在两个电感之间连接连接电路的版图示意图。
[0156]
类似于图5，图9中的第一电感和第二电感部分重叠，在一种可选的情况中，第一电感和第二电感也可以彼此不重叠，而是彼此相邻；第一电感和第二电感可以位于同一个金属层，也可以位于不同的金属层；第一电感和第二电感可以存在物理连接，也可以不存在物理连接，本技术实施例对第一电感和第二电感的位置或连接关系不做限定。应当理解，第一电感和第二电感彼此之间存在耦合，并且该耦合对第一电感和第二电感所在的电路存在影响。第一电感具有端口p2、p1，第二端口具有p4、p3，本技术实施例将p2和p4，以及p1和p3分别直连，在一种可选的情况中，在p2和p4之间，以及p1和p3之间直连金属走线，由于金属走线本身具有电阻和电感，因此此时的连接电路可以等效为rl串联网络。应当理解，可选的，p2与p4之间，以及p1与p3之间的金属走线的电阻或电感可以忽略不计，此时p2与p4之间，以及p1与p3之间通过金属走线直连，此时p2与p4之间，以及p1与p3之间近似认为短接，例如将金属走线设计的又宽又短时金属走线的电阻或电感可以忽略不计；在另一种可选的情况中，p2与p4之间，以及p1与p3之间通过超导体走线直连，此时相当于p2与p4短接，p1与p3短接。应当理解，p2与p4之间，以及p1与p3之间还存在其他的短接方式，本技术实施例对此不做限定。如图10所示，为一种示例性的包含双核vco和连接电路的电路结构示意图。应当理解，图10中双核vco中的两个电感l0为图9中双电感结构的一种示例，图10中连在两个电感l0之间的连接电路为图9中连接电路的一种示例结构。
[0157]
图10中包含第一vco核1001和第二vco核1002，其中第一vco核1001中的电感l0为第一电感，第二vco核1002中的电感l0为第二电感。其中，m为两个电感l0之间的互感。本技术实施例分别在p1、p3之间，以及p2、p4之间连接rl串联网络。应当理解，虽然图10中标出的p1、p3之间和p2、p4之间串联的电容均为r1、电感均为l1，实际情况中，p1、p3之间串联的rl
与p2、p4之间串联的rl也可以不相同。下面分析该连接电路的抑制两个vco核之间的反相振荡模式的原理。该申请实施例中的连接电路的连接方式可以减少或抑制两个vco核之间的反相振荡模式。
[0158]
如图11a所示，为本技术实施例提供的一种当图10中的两个vco核工作在反相模式下的等效电感模式电路示意图。其中，第一vco核1101的电感l0具有两个端口p1、p2，第二vco核1102的电感l0具有两个端口p3、p4。当第一vco核1101和第二vco核1102工作在反相模式时，p2和p4的相位相差180
°
，p1和p3的相位相差180
°
。应当理解，当第一vco核1101和第二vco核1102工作在反相模式时，p2和p4的相位不一定严格相差180
°
，p1和p3的相位也不一定严格相差180
°
。参考前面对同相和反相的定义。
[0159]
如图11b-图11d所示，给出了反相模式下第二vco核1102侧的等效变换过程，应当理解，图11b-图11d的等效变换过程虽然仅以1102为例对等效变换过程进行说明，该等效变换过程对于第一vco核1101和第二vco核1102都适用。需要说明的是，由于变换过程中，负阻-gm和电容c0不会发生变化，图11b-图11d的变换过程只示出了电阻rp和电感l0部分，省略了负阻-gm和电容c0。
[0160]
反相模式下，当在p2与p4之间，p1与p3之间分别连接rl串联网络时，对于单个vco核而言，图11b的电路图可以等效变换为图11c的电路图，两个电感之间具有负的互感m，因此单个vco核的主电感等效变为l0-m。进一步的，图11c的电路图可以等效为图11d的电路图。即，在两个电感l0的p2、p4之间，以及p1、p3之间连接电感l1和电阻r1，可以等效为在其中任一个电感l0的两端并联了一个电感l1’和一个电阻rp1，其中，l1’为l1关于电感l0的等效并联电感，rp1为r1和l1相对于电感l0的等效并联电阻。应当理解，由于金属走线本身具有电感和电阻，本技术实施例在在p2、p4之间，以及p1、p3之间连接金属走线等同于在p2、p4之间，以及p1、p3之间连接了等效电感和等效电阻。
[0161]
如图11e所示，给出了图11d的电路图包含负阻-gm和电容c电路图。此时，vco核的电感l0-m两端并联了rp和rp1两个电阻，以及一个电感l1’，由于vco工作在反相模式的起振条件与电感关系不大，因此只分析并联电阻rp和rp1对反相模式下的起振条件的影响。此时，电感l0-m的等效并联电阻为rp与rp1的并联电阻，即由于而rp1通常较小，因此电感的等效并联电阻大大减小。令vco核的反相振荡模式将不满足起振条件。示例性的，该电阻r1的阻值范围可以取1-10欧姆。应当理解，p2与p4之间、p1与p3之间的连接电路中的电阻小于预设阈值时，vco核的反相振荡模式将不满足起振条件。
[0162]
综上，当两个电感的p2、p4之间，以及p1、p3之间连接合适的r、l，或者连接合适的等效电阻、等效电感，可以使vco核的电感的等效并联电阻足够小，从而使反相振荡模式不满足起振条件，进而抑制了两个vco核之间的反相振荡模式。应当理解，这里所述的等效并联电阻不包括负阻-gm，本技术实施例中提到的vco核电感两端并联的电阻都不包括负阻-gm，本技术实施例中提到的负阻不认为是电阻的一种。在一种可选的方式中，将p2与p4短接，p1与p3短接也可以抑制两个vco核之间的反相振荡模式。
[0163]
需要说明的是，与图5、图6中在两个电感的p2、p4之间，以及p1、p3之间连接金属走线和电容的方案相比，图9、图10中的方案在两个电感的p2、p4之间，以及p1、p3之间只连接
金属走线，相当于在vco的主电感l0两端并联了一个电阻rp1和一个电感l1’，该方案无法将金属走线的电感值抵消掉，但是依然可以降低vco的主电感l0的等效并联电阻，从而使双核vco的反相模式不满足起振条件。
[0164]
对于同相模式，如图12a和图12b所示，为本技术实施例提供的一种图10中两个vco核工作在同相模式下的等效电感电路示意图。
[0165]
当第一vco核和第二vco核工作在同相模式时，p2和p4的相位相差0
°
，p1和p3的相位相差0
°
，应当理解，当第一vco核和第二vco核工作在同相模式时，p2和p4的相位不一定严格相差0
°
，p1和p3的相位也不一定严格相差0
°
。参考前面对同相和反相的定义。如图12a的电路图可以等效为图12b所示的电路图，此时，p2、p4之间，以及p1、p3之间相当于断开，因此，连接在p2、p4之间，以及p1、p3之间的连接电路对于同相振荡模式下的两个vco核不会产生影响，两个vco核相当于断开互不干扰。这样两个vco核之间只存在同相振荡模式，进一步的，两个vco核只存在一种工作频率，提升了双核vco工作频率的稳定性，避免由于多种振荡模式的存在影响双核vco的工作性能。在一种可选的情况中，双电感结构之间连接的连接电路也可以在一定程度上抑制了双核vco之间的反相模式，而并没有完全消除该反相模式。
[0166]
本技术实施例提供一种电感间的连接电路，该连接电路包括电阻和电感，示例性的，该电感、电阻除了由电感器件、电阻器件实现以外，还可以由金属线实现，因为金属线具有电阻和电感，因此一段金属线可以等效为电阻和电感。在两个电感之间连接该连接电路，可以使得任意一个电感的等效并联电阻大大减小，从而使得vco在反相模式下不满足起振条件，也即两个vco核之间不存在反相振荡模式，同时该连接电路对两个vco核工作在同相模式时没有影响，因此两个vco核之间只存在一种同相振荡模式，提升了双核vco振荡频率的稳定性。
[0167]
在一种可选的情况中，如果连接电路使得同相振荡模式的起振增益与反相振荡模式的起振增益之间的差值大到一定程度，也可以使反相振荡模式无法起振，而不一定要求电感的等效并联电阻与负阻的乘积小于起振条件。
[0168]
如图13所示，为本技术实施例提供的另一种在两个电感之间连接连接电路的电路结构示意图。
[0169]
该连接电路包括：第一二极管、第二二极管、电感和电阻。示例性的，该连接电路也可以只包括一个二极管，或者也可以将二极管换成金属氧化物半导体(metal-oxide-semiconductor，mos)场效应晶体管、变容管(varactors)或者其他具有容性特征的器件，或者说其他起到电容作用的器件等。该电感和电阻可以以金属走线或金属导线的形式实现，也即金属导线可以等效为电感和电阻的组合。
[0170]
应当理解，图13中示出的连接电路，第一二极管和第二二极管相当于图6对应的实施例中的电容，图13中的连接电路的也可以抑制两个vco核之间的反相振荡模式，原理同图6-图8b部分的实施例，此处不再赘述。
[0171]
应当理解，本技术所有实施例中提供的电感间的连接电路适用于三个电感或更多电感的情形。
[0172]
如图14所示，为本技术实施例提供的另一种示例性的两个电感之间连接连接电路的版图示意图。图14中在p1与p4之间、以及p2与p3之间各自连接金属走线并串联电容，由于前面已经提到，金属走线具有电阻和电感，此时连接电路等同于一个rlc串联电路。本技术
实施例中的连接电路的连接方式可以降低同相模式下vco核的主电感的等效并联电阻，可以抑制两个vco核之间的同相振荡模式，在一种可选的实施方式中，该连接电路使得两个vco核之间的同相振荡模式无法起振，从而使得两个vco核之间只存在反相振荡模式，对应的，两个电感之间只存在负的互感。降低等效并联电阻以及使vco核的同相振荡模式的振荡频率不满足起振条件的原理请参考图7a-图8b实施例部分的说明，此处不再赘述。应当理解，p2与p3之间、p1与p4之间的连接电路中的电阻小于预设阈值时，vco核的同相振荡模式将不满足起振条件。
[0173]
如图15所示，为本技术实施例提供的另一种示例性的两个电感之间连接连接电路的版图示意图。图15中在p1与p4之间、以及p2与p3之间各自连接金属走线，此时连接电路等同于一个rl串联电路。在一种可选的情况中，也可以在p1与p4之间、以及p2与p3之间各自连接超导材料，此时，相当于将p1与p4短接，将p2与p3短接。类似于图14中的连接电路，图15中的连接电路的连接方式也可以降低同相模式下vco核的主电感的等效并联电阻，可以抑制两个vco核之间的同相振荡模式，在一种可选的实施方式中，该连接电路使得两个vco核之间的同相振荡模式无法起振，从而使得两个vco核之间只存在反相振荡模式，对应的，两个电感之间只存在负的互感。降低等效并联电阻以及使vco核的同相振荡模式的振荡频率不满足起振条件的原理请参考图11a-图12b实施例部分的说明，此处不再赘述。应当理解，p2与p3之间、p1与p4之间的连接电路中的电阻小于预设阈值时，vco核的同相振荡模式将不满足起振条件。
[0174]
本技术实施例提供了一种包含连接电路的集成电路，该连接电路连接在第一电感和第二电感的端口之间，该连接电路使得第一电感和第二电感之间存在电连接或者说物理连接，该连接电路可以减小或抑制第一谐振电路和第二谐振电路之间的其中一种振荡模式，从而使得第一谐振电路和第二谐振电路之间只存在一种振荡模式，提升谐振电路工作频率的稳定性。
[0175]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。