超宽带收发机的单模块集成与低功耗实现技术

1.本发明涉及一种集成一体化的超宽带调频收发机(fm-uwb transceiver)，其特点在于低功耗、子模块一体化集成，属于短距离无线通信领域。


背景技术：

2.超宽带调频收发机作为一种低功耗、低硬件复杂度的小型芯片，在短距离、低速率无线通讯领域得到了广泛的应用；其核心原理可简述为：待发送的信号码元通过子载波生成器被转化为不同频率的信号，这些被称作子载波的信号通过调制器被调制到一个高频频带上，通过天线发送出去；接收端收到调制信号后，按照一定的规则进行解调即可复原出原信号。
3.相较于脉冲超宽带技术(ir-uwb)，超宽带调频(fm-uwb)技术能在控制射频带宽的前提下有效避免过高的峰值平均功率比(papr)；加之超宽带调频收发机具有1mhz频偏下
–
80dbc/hz的相位噪声这一相对宽松的要求，其在无线体域网(wban)和无线个人局域网(wpan)通信中已经占据了主流市场。目前主流超宽带调频收发机的主要结构包括子载波生成器、射频压控振荡器(rf-vco)、载波频率校正模块、功率放大器(pa)、低噪声功率放大器(lna)、超宽带解调模块(包括采用级联结构的带通滤波器和包络检波器)和fsk解调模块。
4.以无线体域网为代表的人体应用环境，对于超宽带调频收发机的功耗、性能、成本提出了更高的要求：首先，发射机中的射频压控振荡器应该在目前的基础上优化相位噪声及调频线性度；其次，各模块需要进一步降低电路复杂度，控制芯片的面积；最后，各个子模块需要考虑复用的可能，尽可能降低功耗。
5.传统超宽带调频收发机在以下几个方面存在改进的空间：首先，子载波生成器和频率校正无法复用，只能分别实现，而且子载波生成只能通过模拟电路实现；其次，传统的射频压控振荡器和功率放大器采用级联设计，需要各自设置单独的偏置电流，而且两模块之间还需要隔离缓冲，在集成度方面存在提升的空间；第三，在传统结构中，子载波中心频率校正和载波中心频率校正分别在两个独立的模块内完成，即便使用一个频率校正环路的情况下也只能通过复杂的开关设计依次完成二者中心频率的校正，无法实现二者中心频率同时完成校正；最后，在接收机设计上，受限于接收端低噪声功率放大器的三级堆叠结构或多级级联结构，传统的超宽带解调模块无法实现低噪声功率放大器与带通滤波器的堆叠设计。基于以上不足，本发明致力于提高超宽带调频收发机的集成度，在保证收发机性能的前提下，降低收发机的功耗。


技术实现要素：

6.本发明提出了一种应用于短距离无线通信领域的超宽带调频收发机，其目的在于通过发射机和接收机的一体化、集成化设计，实现发射机和接收机功耗的大幅度优化，提升发射机和接收机的各个子模块性能。
7.本发明的核心思想是：通过子载波生成与逐次逼近寄存器锁频环(类似于传统结
构中的载波频率校正模块)的全数字模块复用设计，提高发射机的复用率；通过一体化频率校正技术，突破双频率校正环路(载波校正环路和子载波校正环路)缺一不可的技术瓶颈；通过功率放大器和数字控制型环形振荡器的堆叠，实现发射机射频单模块化；通过接收机中低噪声功率放大器和带通滤波器的堆叠设计以及包络检波器和减法器的堆叠设计，实现接收机的单模块化。
8.本发明是通过如下技术方案实现的：
9.所述超宽带调频收发机包括发射机和接收机两部分：发射机包括数字控制型环形振荡器(dcro)、推挽型功率放大器(pa)、逐次逼近寄存器锁频环(sar-fll)、子载波生成器和双模分频器；接收机包括集成于接收机整体模块中的低噪声功率放大器(lna)、包络检波器、带通滤波器(bpf)、减法器，以及独立的数字fsk解调器；
10.其中，数字控制型环形振荡器内嵌低通滤波器，用于消除时钟f
fll
的抖动，在实现线性调频的同时，完成子载波中心频率的调整；
11.其中，逐次逼近寄存器锁频环采用间歇工作模式，根据控制信号sm的不同，调整或者锁存产生的多比特校正数据；
12.其中，子载波生成器、双模分频器和逐次逼近寄存器锁频环采用数字化实现并实现模块复用；
13.其中，低噪声功率放大器第一、二增益级的lc谐振网络的振荡频率进行对称失谐的参差设计，通过两个窄带lc谐振腔合成一个具有平坦增益的宽带选频网络；
14.其中，带通滤波器lc谐振腔的振荡频率采用对称失谐的参差配置，用于实现差分鉴频；
15.其中，由于带通滤波器的幅频曲线存在较宽的过渡边带，恶化转换增益，因此后续的减法器要求实现较高的增益。
16.发射机中各模块的连接关系如下：逐次逼近寄存器锁频环的输出端与数字控制型环形振荡器相连，逐次逼近寄存器锁频环的输入端与双模分频器的输出端相连，数字控制型环形振荡器的输入端与逐次逼近寄存器锁频环和子载波生成器的输出端相连，数字控制型环形振荡器的输出端与双模分频器和推挽型功率放大器的输入端相连，子载波生成器的输入端与双模分频器的输出端相连，而推挽型功率放大器的输出端直接连接在发射机的天线上，控制信号sm输入到子载波生成器、逐次逼近寄存器锁频环和双模分频器中，待调制的基带数据通过双模分频器输入到发射机中；
17.接收机中各模块连接方式如下：调制信号通过天线输入到低噪声功率放大器中，低噪声功率放大器的输出端分别与两个带通滤波器的输入端相连，两个带通滤波器的输出端分别连接两个包络检波器的输入端，两个包络检波器输出端分别连接在减法器的两个输入端，减法器的输出端连接数字fsk解调器的输入端。
18.其中，发射机工作过程如下：
19.步骤1：根据控制信号的电平值，逐次逼近寄存器锁频环执行相应的动作：
20.1a若控制信号电平值sm＝0，发射机射频模块不工作，子载波无效，子载波生成器输出固定的多比特调制数据s
tri
＝29；分频器工作于固定的分频比n1＝36，逐次逼近寄存器锁频环在1mhz参考时钟作用下，逐次比较参考时钟与数字控制型环形振荡器输出频率之间的误差，依次纠正sar-fll输出的多比特校正数据s
dcro
，从而确保载频fc＝4ghz；
21.1b若控制信号电平值sm＝1，逐次逼近寄存器锁频环不工作，1a中生成的s
dcro
锁存确保载频恒定；
22.步骤2：sm＝1，发射机工作，基带数据通过控制分频器的分频比(码元“0”对应n1＝36，码元“1”对应n2＝32)，产生变化的f
fll
时钟(码元“0”对应111mhz，码元“1”对应125mhz)，并送往子载波生成器；
23.步骤3：子载波生成器基于双向可加减计数器，生成0～58～0的周期梯形三角波，在f
fll
时钟频率下，得到2-fsk梯形波频率；
24.其中，频率为0.96mhz的波形对应码元“0”，频率为1.08mhz的波形对应码元“1”，子载波中心频率为1.02mhz；
25.步骤4：数字控制型环形振荡器采用双通路调谐实现超宽带调频；
26.其中，离散校正通路在s
dcro
的控制下，调节射频频带的中心频率；离散调制通路则将离散的梯形三角波s
tri
线性地映射成振荡器的谐振电流，进而将其转换成超宽带调频信号(fm-uwb信号)。
27.步骤5：步骤4中得到的fm-uwb信号经过功率放大器，进行功率放大和能量传输，最终经输出阻抗匹配网络中的天线发射出去；
28.接收机的工作过程如下：
29.步骤a：从天线接收来的信号经低噪声功率放大器进行放大；
30.其中，接收的信号为超宽带调频(fm-uwb)信号，经放大后输出；
31.步骤b：由斜率鉴频器进行超宽带调频信号的解调；
32.其中，斜率鉴频器由带通滤波器、包络检波器和减法器组成；
33.步骤b又可分为以下子步骤：
34.步骤b.1两个中心频率对称失谐的带通滤波器利用其幅频特性曲线的倾斜边带，将放大后的调频(fm)信号转换为差分的调频-调幅(am-fm)信号，实现差分鉴频；
35.步骤b.2将步骤b.1中转换得到的调频-调幅信号通过两个包络检波器，分别将两路差分调频-调幅信号的包络提取出来；
36.步骤b.3经过步骤b.2包络提取后的信号经由减法器将差分信号转换为单端信号；
37.其中，此处恢复出的单端信号为fsk波形，频率为0.96mhz的波形对应码元“0”，频率为1.08mhz的波形对应码元“1”；
38.步骤c：经步骤b恢复出的fsk信号再经过fsk解调器进行数据的解调与恢复；
39.其中，fsk解调器基于简单的计数鉴频原理，即通过在一个数据比特周期内，识别2-fsk时钟的上升沿个数，来恢复相应的基带数据；具体的识别准则为：在一个数据周期10μs(根据数据率为100kbps计算得到)内，识别中频子载波的个数，小于10个则恢复为码元“0”，大于10个恢复为码元“1”。
40.有益效果
41.一种可应用于多种场合的集成型超宽带调频收发机，与现有技术相比，具有如下有益效果：
42.1.子载波生成器与逐次逼近寄存器锁频环的双模分频器及计数器复用，在此基础上实现了逐次逼近寄存器锁频环与子载波生成器的集成一体化，同时二者采用全数字设计，通过以上两种手段节省芯片面积的同时降低了芯片功耗；
43.2.逐次逼近寄存器锁频环引入间歇工作模式，并且采用了低成本的小模块设计，降低了逐次逼近寄存器锁频环的功耗，简化了模块设计；
44.3.在数字控制型环形振荡器进行超宽带调频过程中，自动校正子载波中心频率，实现子载波与载波频率一体化校正，无需单独设计两个校正环路，极大简化了电路设计；
45.4.通过射频前端电流共享技术，功率放大器和数字控制型环形振荡器采用上下堆叠设计，发射机射频部分单模块实现，在电源电压抬升0.3v的情况下依然可以实现功耗相较传统设计优化30％；
46.5.低噪声功率放大器与带通滤波器实现射频电流共享，采用上下堆叠设计，在堆叠设计的同时保持电源电压不变，使接收机射频功耗优化50％；
47.6.包络检波器与减法器采用模拟电流共享技术进行上下堆叠，减法器作为包络检波器的有源负载并为其提供直流偏置，二者实现堆叠设计的同时无需提升电源电压，与5中的堆叠设计结合，将接收机模块功耗降低了50％；
48.7.接收机采用差分型鉴频和数字型fsk解调方案，确保高线性度解调和低成本设计。
附图说明
49.图1是传统结构的超宽带调频收发机的系统框图；
50.图2是本发明超宽带收发机的单模块集成与低功耗实现技术的收发机系统框图；
51.图3是本发明超宽带收发机的单模块集成与低功耗实现技术的收发机关键信号波形图；
52.图4是本发明超宽带收发机的单模块集成与低功耗实现技术的子载波生成与中心频率校正实现框图；
53.图5是本发明超宽带收发机的单模块集成与低功耗实现技术的子载波生成与中心频率校正信号波形图；
54.图6是本发明超宽带收发机的单模块集成与低功耗实现技术的发射机单模块实现电路图；
55.图7是传统超宽带调频接收机中采用级联方式的低噪声放大器、带通滤波器、包络检波器和减法器四个模块的电路图；
56.图8是本发明超宽带收发机的单模块集成与低功耗实现技术的接收机电路图；
具体实施方式
57.下面结合实施例及附图中对本发明超宽带收发机的单模块集成与低功耗实现技术的各电路模块以及工作过程做进一步说明和详细描述。
58.实施例
59.如图1所示，传统超宽带调频收发机结构中，子载波频率校正和载波频率校正，分别由两个单独环路实现，而且子载波生成只能模拟实现，电路结构更为复杂；发射机射频部分包括采用级联结构的射频压控振荡器和功率放大器，没有实现堆叠设计；接收机模块中低噪声功率放大器、带通滤波器和包络检波器均采用级联结构，没有采用电流共享技术，电路静态功耗较高；没有采用差分型鉴频方案，超宽带解调模块的线性度较差。
60.如图2所示，本发明超宽带调频收发机的单模块集成与低功耗实现技术的收发机结构包括：
61.发射端：堆叠设计的数字控制型环形振荡器和推挽型功率放大器，数字实现并且模块复用的双模分频器、逐次逼近寄存器锁频环和子载波生成器；
62.接收端：堆叠设计的低噪声功率放大器和带通滤波器，共享电流的包络检波器和减法器，以及独立的数字fsk解调器。
63.与图1中使用传统结构的超宽带调频收发机相比，本发明提出的超宽带调频收发机通过数字复用，实现了子载波频率和载波频率同时校正，并实现了子载波生成与频率校正的一体化数字设计；通过堆叠设计，将数字控制型环形振荡器和功率放大器集成，实现了发射机射频部分的一体化；通过低噪声功率放大器与带通滤波器的堆叠设计，以及包络检波器与减法器的堆叠设计，实现了接收机的单模块集成；采用双带通滤波器、双包络检波器加减法器的结构，实现了差分鉴频，提高了解调线性度。
64.图3展示了本发明超宽带调频收发机的核心工作机理：
65.步骤1：基带数据控制子载波生成器，产生0.96mhz或1.08mhz的梯形三角波s
tri
，并送往数字控制型环形振荡器中；
66.步骤2：梯形三角波在数字控制型环形振荡器内完成超宽带调制，将梯形三角波s
tri
转换为超宽带信号，即图3中tx
out
，通过功率放大后，经由天线将tx
out
发送出去；
67.步骤3：接收端天线接收到fm-uwb信号rx
in
后，通过低功率噪声放大器将其转换为差分输出信号，两个差分信号分别通过两个带通滤波器后，得到调幅-调频信号bpf
p
和bpfn；
68.步骤4：bpf
p
和bpfn分别通过两个包络检波器后，得到包络检波的差分输出信号；
69.步骤5：包络检波的差分输出信号通过减法器后得到单端的fsk三角波信号，三角波信号进一步恢复为fsk方波信号；
70.步骤6：fsk方波信号被数字fsk解调器恢复为接收数据，具体恢复原理参见前文中工作流程部分。
71.子载波生成及中心频率校正环路如图4所示。其中逐次逼近寄存器锁频环主要由两级tspc型高频分频器(其中包括图2中的双模分频器)、计数鉴频器、sar逻辑构成；将数字控制型环形振荡器输出的中心频率经过分频后，送到鉴频器中与参考时钟频率进行比较，并根据判别结果控制后续的sar逻辑依次确定多比特数字输出从最高有效位到最低有效位的0/1状态，从而反向纠正振荡器的频率误差。鉴频器与sar逻辑分别工作在相差90
°
的奇偶校正周期(通过中频数字四分频器得到)，奇数周期检测中心频率偏差，而偶数周期纠正频率偏差，如此确保了频率校正的高精度；计数鉴频器基于自加1计数器实现，在一个参考时钟周期内，通过识别输入的f
fll
时钟信号(4ghz/36＝111mhz)上升沿的个数，并将计数值与判决标称值(111)进行比对，来判定dcro输出频率的偏差。一旦逐次逼近寄存器锁频环的6比特输出全部确定，sar逻辑输出trig结束信号(如图5所示)去控制计数器及双模分频器，关闭fll环路并将输出锁存，等待下一个sm触发信号到来。
72.图4所示数字复用部分的工作时序如图5所示：其中，sm为图2提到的控制信号，在此不再赘述；在每个计数鉴频器(fd)时钟内，记录数字控制型环形振荡器输出信号的上升沿个数，并映射为8比特的输出信号y；当en
sar
为高电平，且f
sar
的上升沿到来时，6比特sar逻辑会比较数字控制型环形振荡器输出信号的频率(f
dcro
)和参考时钟的频率，即比较y值与
标准值111之间的大小关系，从最高有效位到最低有效位依次输出6比特控制字s
dcro
，当s
dcro
固定不变后，输出最终的trig结束信号。
73.子载波生成与逐次逼近寄存器锁频环的双模分频器和计数器复用，复用率达50％以上；子载波生成器的高频分频比在n1、n2间切换，而逐次逼近寄存器锁频环的高频分频比固定为n1；子载波生成器需要双向计数器，而逐次逼近寄存器锁频环需要单向自加1计数器；基于以上考虑，二者可以集成一体化实现，如图4所示。
74.本发明所述子载波和载波频率同时校正的方案如下：当数字控制型环形振荡器的载频校正完成后，2-fsk形式的f
fll
时钟频率也相应固定，同时对应的子载波中心频率也固定；换言之，载频校正的同时，也相应校正了子载波的中心频率；从而将收发机的频率校正从传统的2组(载波、子载波频率分别校正)减少到1组(只有载波频率校正)。具体来说，在数字控制型环形振荡器进行超宽带调频过程中，为了屏蔽其输出高速变化的瞬时频率(在0.5μs内，频率在3.75～4.25ghz之间连续变化，f
fll
在110mhz～125mhz内连续变化)对子载波中心频率的影响，需要在数字控制型环形振荡器内添加内嵌的低通滤波器，以消除f
fll
的抖动，保留频率在118mhz附近的中心频率，在这个过程中，同时实现了子载波的中心频率(1.02mhz)调整。
75.本发明所述发射机单模块集成方案如图6所示。其中数字控制型环形振荡器双通路正常工作时，其校正电流ic是固定的，但调制电流im是时变的；而功率放大器正常工作时，其工作电流应为恒定值；由于校正电流ic远大于调制电流im，可将数字控制型环形振荡器的校正电流与功率放大器的工作电流进行共享，如此就实现了功率放大器与数字控制型环形振荡器的超宽带堆叠架构。m
10
与旁路电容c
b1
，为功率放大器及数字控制型环形振荡器提供了交流地，并避免了二者相互间的动态串扰。m4和m5帮助隔离了功率放大器与数字控制型环形振荡器。在1v 65nm cmos工艺下，低阈值管(lvt)m5～m8的阈值电压v
th
＝0.24v，过驱动电压v
ov
＝55mv；其他的标准阈值管(rvt)pmos的v
th
＝0.3v，nmos的v
th
＝0.29v，v
ov
＝85mv。
76.1.3＝v
dd
＞v
sg，pa2
v
gs，pa1
v
gs，m2
v
ov，m6
v
sd，m10
＝1.28
ꢀꢀꢀ
(1)
77.在本实施例中，由于受到式(1)所示关系的制约，图6所示堆叠结构的总电源电压需要从1v抬升到1.3v。在图6所示的电路中，只有四个lvt管m5～m8工作在亚阈值饱和区，其他rvt管都工作在强反型饱和区，这对数字控制型环形振荡器性能不会产生影响。该射频前端有两组电压域：数字控制型环形振荡器调制通路工作在1.0v，消耗0.08ma电流；而数字控制型环形振荡器校正通路及功率放大器工作在1.3v，消耗0.32ma电流；堆叠结构的总功耗为0.50mw。不考虑堆叠时，数字控制型环形振荡器的功耗为0.40mw，功率放大器的功耗为0.32mw，总功耗为0.72mw。两相对比，所述堆叠结构节省了30％的功耗。当工艺电压更高时，所提议结构的功耗优化愈加明显；例如，在1.2v工艺下，功耗优化最高可达40％。
78.本实施例中，数字控制型环形振荡器的实现方案如下：m1～m3与m6～m8形成的三级cmos反相器作为数字控制型环形振荡器振荡核，选择的三级级联结构确保了最佳的振荡频率、最小的功耗和较好的相位噪声。谐振总电流由梯形波数据s
tri
通过权值开关电流阵列和内嵌的调制通路低通滤波器(由图6中r3和c3构成)提供的等效连续性三角波电流和频率校正数据s
dcro
(如图6所示)通过二进制开关电流阵列提供的离散型可控电流共同构成。数字控制型环形振荡器振荡频率同时受到梯形波数据s
tri
和频率校正数据s
dcro
的双重调谐；因此，数字控制型环形振荡器不仅实现了射频调频，而且通过二进制权值开关电流阵列和逐
次逼近寄存器锁频环实现了中心频率校正。
79.当中心频率校正完成后，数字控制型环形振荡器核的校正电流ic随之固定；此时振荡频率只随梯形波数据s
tri
线性变化。高线性度的开关电流阵列及匹配的电流镜(m
11
～m
12
)设计，充足的梯形波台阶数，以及数字控制型环形振荡器振荡核对称的充放电能力(合理选择m1～m3与m6～m8的尺寸比值)，再加上r3和c3构成的低通滤波器，共同确保了数字控制型环形振荡器的调频线性度。为了优化相位噪声，考虑到快速调频与低速校正的实际情况，在数字控制型环形振荡器校正通路引入低通滤波元件(r2和c2构成)以抑制该通路的偏置电流噪声；使用大尺寸的pmos电流镜抑制1/f噪声与衬底噪声；数字控制型环形振荡器振荡核对称的充放电能力也有利于削弱相位噪声。需要注意的是，两通路的低通滤波元件，其功能是不一样的：r2/c2滤波器的截止频率很低，用于抑制缓慢变化的校正通路的偏置电流噪声；而r3/c3滤波器的截止频率远大于子载波频率，且远小于数字控制型环形振荡器的瞬时频率变化率，用于过滤数字控制型环形振荡器高速变化的瞬时频率对子载波的不良影响。
80.传统超宽带接收机模块电路结构如图7所示，其中的低噪声功率放大器、带通滤波器、包络检波器和减法器采用级联结构，需要多个电源电压为电路提供偏置，射频电流无法共享，静态功耗很大。
81.本发明所述接收机的单模块实现的电路结构图如图8所示。与图7所示的接收机四个模块级联设计的方案相比，图8中电路实现了带通滤波器和低噪声功率放大器(lna)的堆叠以及包络检波器和减法器的堆叠。相较于图7中的传统结构，图8的堆叠设计不仅使得接收机单模块实现，极大简化了芯片面积；更重要的是在电源电压不变的情况下，实现了射频电流与模拟电流的堆叠共享，接收机功耗优化50％。
82.本发明所述单模块接收机电路中，低噪声功率放大器与双带通滤波器作为射频单元上下堆叠，包络检波与减法器作为模拟单元上下堆叠，唯一的数字单元fsk解调器于简易的计数鉴频实现。其中，低噪声功率放大器与双带通滤波器采用射频前端电流共享技术，在电源与地之间堆叠三级共源放大器：m2、l1、l2、c1构成低噪声功率放大器第一增益级及噪声匹配与输入阻抗匹配网络；m5～m6与单位增益反相器(由m7～m8构成)构成低噪声功率放大器第二增益级并集成有源巴伦实现单端输入到差分输出的转变，m2与m3直流工作环境完全匹配以消除巴伦的增益与相位误差；m9～m
10
、lh/ch、l
l
/c
l
构成第三增益级，即双带通滤波器。
83.图8中低噪声功率放大器第一、二增益级的lc谐振网络(l3与c3 c
s1
、l4与c3 c
s2
)的振荡频率进行对称失谐的参差配置(分别是3.7ghz与4.3ghz)，用两个窄带lc谐振腔合成一个具有平坦增益的宽带选频网络；图8中两个带通滤波器的lc谐振腔(l
l
与c
l
c
s3
、lh与ch c
s3
)的振荡频率进行对称失谐的参差配置(分别是3.7ghz与4.3ghz)，以实现差分鉴频。
84.本实施例中，低噪声功率放大器和带通滤波器堆叠部分的工作过程如下：射频电流从电源流经双带通滤波器到差分电感l4，再经过低噪声功率放大器的m2～m3到地，从而实现了低噪声功率放大器与双带通滤波器的堆叠共享。射频输入信号rx
in
(如图8中所示)经两级低噪声宽带选频放大后，送到对称失谐的双带通滤波器中，利用带通滤波器2(bpf2)幅频曲线的上升段及带通滤波器1(bpf1)幅频曲线的下降段，实现差分形式的fm-uwb波到am-fm波的转换，如图3所示。斜率鉴频器工作的前提是确保uwb频带落在带通滤波器幅-频曲线上升段或下降段的合适位置，这就需要四组lc谐振频率围绕载频fc对称且保持不变。因此需
要在各自lc谐振腔中分别添加二进制权值开关电容阵列，用多比特控制字s
lna
校正c
s1
、c
s2
，用s
bpf
校正c
s3
，数字化调节四组谐振频率并使它们完全匹配，提高低噪声功率放大器与鉴频器的pvt鲁棒性。带通滤波器幅频曲线的斜率并不陡峭，存在较宽的过渡频带，这一方面为宽带fm解调奠定了基础；另一方面，也恶化了鉴频器的增益，对后级的减法器增益提出了较高的要求。
85.本实施例中，包络检波器与减法器的堆叠实现方案如下：源级跟随器(m
11
～m
12
)与电容c
11
～c
12
实现两组半桥整流型包络检波器，从am-fm波中恢复差分的子载波信息。减法器(由m
13
、m
14
、m
18
～m
23
构成的低压共源共栅(cascode)运算跨导放大器)实现高增益的差转单功能，消除鉴频过程中引入的非线性失真；m
15
～m
17
为该减法器提供直流偏置。图8中m
11
～m
23
为lvt管，其他mos管为rvt管，以确保1v电源电压下，mos管都能工作在饱和区。
86.最终，减法器的输出送到数字型fsk解调器中，后者基于简单的计数鉴频原理(在一个数据比特周期内，通过识别2-fsk时钟的上升沿个数)来恢复基带数据。
87.以上所述仅为本发明的较佳实施例而已，本发明不应局限于该实施例和附图所公开的内容，凡是不脱离本发明所公开精神下完成的等效或修改，都落入本发明保护的范围。