一种基于忆阻器和CMOS的异或门电路及多功能门电路的制作方法

技术特征：
1.一种基于忆阻器和cmos的异或门电路，其特征在于，包括：第一忆阻器和第二忆阻器，所述第一忆阻器的负极与所述第二忆阻器的负极连接；第三忆阻器和第四忆阻器，所述第三忆阻器的正极与所述第四忆阻器的正极连接；以及cmos非门电路，所述cmos非门电路包括漏极相连的nmos和pmos，所述nmos和pmos的公共栅极与所述第三忆阻器和第四忆阻器的公共端连接，所述pmos的源极与所述第一忆阻器和第二忆阻器的公共端连接，所述nmos的源极接地；其中，由所述第一忆阻器和第二忆阻器组成的第一链路与由所述第三忆阻器和第四忆阻器组成的第二链路并联连接，所述第一链路和所述第二链路的两个并联公共端分别作为所述异或门电路的两个输入端；所述cmos非门电路的公共漏极端作为所述异或门电路的输出端。2.根据权利要求1所述的一种基于忆阻器和cmos的异或门电路，其特征在于，所述第一忆阻器和第二忆阻器的公共端的输出与所述加在所述第一链路两端的两个输入构成或的逻辑关系。3.根据权利要求1所述的一种基于忆阻器和cmos的异或门电路，其特征在于，所述第三忆阻器和第四忆阻器的公共端的输出与加在所述第二链路两端的两个输入构成与的逻辑关系。4.根据权利要求1所述的一种基于忆阻器和cmos的异或门电路，其特征在于，当所述异或门电路的两个输入端一个输入高电平信号，另一个输入低电平信号时，所述cmos非门电路的公共栅极获得低电平信号，所述pmos的源极端获得高电平信号，使得所述pmos导通，且所述nmos截止，所述异或门电路的输出端(所述nmos和pmos的公共栅极端)输出高电平信号。5.根据权利要求1所述的一种基于忆阻器和cmos的异或门电路，其特征在于，当所述异或门电路的两个输入端均输入高电平信号时，所述cmos非门电路的公共栅极获得高电平信号，所述pmos的源极端获得高电平信号，使得所述pmos截止，且所述nmos导通接地，所述所述异或门电路的输出端(所述nmos和pmos的公共栅极端)输出低电平信号。6.根据权利要求1所述的一种基于忆阻器和cmos的异或门电路，其特征在于，当所述异或门电路的两个输入端均输入低电平信号时，所述cmos非门电路的公共栅极获得低电平信号，所述pmos的源极端获得低电平信号，使得所述pmos截止，且所述nmos导通接地，所述所述异或门电路的输出端(所述nmos和pmos的公共栅极端)输出低电平信号；其中，所述异或门电路的两个输入端输入的低电平信号的电压不为零。7.根据权利要求5或6所述的一种基于忆阻器和cmos的异或门电路，其特征在于，当所述异或门电路的两个输入端均输入相同的电平信号时，所述第一忆阻器、所述第二忆阻器、所述第三忆阻器和所述第四忆阻器处于等势体状态。8.一种基于权利要求1所述的异或门电路的多功能门电路，其特征在于，包括：所述异或门电路；以及第二cmos非门电路，所述第二cmos非门电路包括漏极相连的nmos和pmos，所述nmos和pmos的公共栅极与所述第一忆阻器和第二忆阻器的公共端连接，所述pmos的源极与电源连接，所述nmos的源极接地；
其中，所述第二cmos非门电路的公共漏极端作为或非门电路的输出端。9.根据权利要求8所述的多功能门电路，其特征在于，还包括：第三cmos非门电路，所述第三cmos非门电路包括漏极相连的nmos和pmos，所述nmos和pmos的公共栅极与所述第三忆阻器和第四忆阻器的公共端连接，所述pmos的源极与电源连接，所述nmos的源极接地；其中，所述第三cmos非门电路的公共漏极端作为与非门电路的输出端。10.根据权利要求8所述的多功能门电路，其特征在于，还包括：第四cmos非门电路，所述第四cmos非门电路包括漏极相连的nmos和pmos，所述nmos和pmos的公共栅极与所述异或门电路的输出端连接，所述pmos的源极与电源连接，所述nmos的源极接地；其中，所述第四cmos非门电路的公共漏极端作为同或门电路的输出端。

技术总结
本发明提出了一种基于忆阻器和CMOS的异或门电路及多功能门电路，其中，异或门电路包括：负极相连的第一忆阻器的负极与第二忆阻器；正极相连的第三忆阻器的正极与第四忆阻器的；以及CMOS非门电路，CMOS非门电路包括漏极相连的NMOS和PMOS，NMOS和PMOS的公共栅极与第三忆阻器和第四忆阻器的公共端连接，PMOS的源极与第一忆阻器和第二忆阻器的公共端连接，NMOS的源极接地；由第一忆阻器和第二忆阻器组成的第一链路与由第三忆阻器和第四忆阻器组成的第二链路并联连接，第一链路和第二链路的两个并联公共端分别作为异或门电路的两个输入端；CMOS非门电路的公共漏极端作为异或门电路的输出端。本发明通过使用忆阻器替代部分晶体管的使用，大大降低了异或门电路的尺寸。大大降低了异或门电路的尺寸。大大降低了异或门电路的尺寸。


技术研发人员：姬超 张璐
受保护的技术使用者：山东云海国创云计算装备产业创新中心有限公司
技术研发日：2022.08.18
技术公布日：2022/11/11