一种采样保持电路及方法与流程

1.本技术属于信号处理技术领域，具体涉及一种采样保持电路及方法。


背景技术：

2.采样保持电路连接在模拟数字转换器(analog to digital converter，adc)前，其在模/数转换开始时，将输入信号的电平保持住，以保证转换的准确性，同时在模/数转换结束后又能跟踪输入信号的变化，以接收下一时刻的输入，它对于高速宽带输入信号的adc是不可或缺的，其性能直接影响了adc的性能。
3.具有开关射极跟随器(switched emitter follower，sef)结构的采样保持电路在跟踪(track)阶段，sef的使用可以满足输入信号高带宽的需求，而在保持(hold)阶段，为了使电路的线性度高，需要sef关断彻底，这就需要电流源电流尽量高，而目前的采样保持电路一般使用一个固定的电流源来控制两个阶段的电流，高的电流对应track阶段的sef尺寸变大，带宽变小，存在带宽和线性度相互制约的矛盾。


技术实现要素：

4.本技术实施例的目的是提供一种采样保持电路及方法，能够解决现有采样保持电路存在的带宽与线性度相互制约的矛盾。
5.为了解决上述技术问题，本技术是这样实现的：
6.第一方面，本技术实施例提供了一种采样保持电路，所述电路包括输入单元、跟踪/保持开关单元和输出单元，所述输入单元，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；所述跟踪/保持开关单元，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；所述输出单元，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力。
7.第二方面，本技术实施例提供了一种采样保持方法，所述方法应用于上述第一方面所述的采样保持电路，所述方法包括：通过输入单元接收差分输入信号，并将所述差分输入信号放大后输入跟踪/保持开关单元；通过所述跟踪/保持开关单元跟踪或保持所述放大后的差分输入信号，其中，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在
所述跟踪状态下将所述第一电流源的电流分流；通过输出单元输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，其中，所述输出单元与所述保持电容连接。
8.第三方面，本技术实施例提供了一种采样保持装置，所述装置用于实现上述第二方面所述的采样保持方法，所述装置包括：输入模块，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；跟踪/保持开关模块，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；输出模块，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力。
9.第四方面，本技术实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第二方面所述的采样保持方法的步骤。
10.第五方面，本技术实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第二方面所述的采样保持方法的步骤。
11.第六方面，本技术实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第二方面所述的采样保持方法的步骤。
12.在本技术实施例中，通过输入单元、跟踪/保持开关单元和输出单元，所述输入单元，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；所述跟踪/保持开关单元，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；所述输出单元，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，能够解决现有采样保持电路存在的带宽与线性度相互制约的矛盾。
附图说明
13.图1是本技术实施例提供的一种采样保持电路的结构示意图；
14.图2是本技术实施例提供的另一种采样保持电路的结构示意图；
15.图3是本技术实施例提供的一种采样保持方法的示意性流程图；
16.图4是本技术实施例提供的一种采样保持装置的结构示意图；
17.图5是本技术提供的一种电子设备的结构示意图。
具体实施方式
18.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
19.本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
20.下面结合附图，通过具体的实施例及其应用场景对本技术实施例提供的一种采样保持电路及方法进行详细地说明。
21.图1为本技术实施例提供的一种采样保持电路的结构示意图。所述采样保持电路100包括：输入单元110、跟踪/保持开关单元120和输出单元130，所述输入单元110，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；所述跟踪/保持开关单元120，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；所述输出单元130，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力。
22.如图1所示，输入单元110接收两个差分输入vin和vip，并将其放大后通过端口a和b输出至跟踪/保持开关单元120，所述跟踪/保持开关单元120通过所述第一射极跟随器q10、q14的发射极与所述保持电容c1、c2连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元110的输出端a或b连接，实现对两个所述放大后的差分输入信号进行跟踪或保持，所述输出单元130与所述保持电容c1、c2分别连接，用于输出所述差分输入信号vin和vip对应的差分输出信号von和vop，为后续电路提供驱动能力，且在跟踪状态下，通过分流电路单元将所述第一电流源i1或i3的电流分流后流过所述第一射极跟随器q10、q14，从而减小流过所述第一射极跟随器q10、q14的电流，q10、q14电路尺寸可以比较小，相对于端口a和b的等效电容也减小，能够在提高采样保持电路带宽的同时提高电路的线性度。
23.本技术提供的采样保持电路，通过在跟踪/保持开关单元增加分流电路子单元，能够实现跟踪和保持两个阶段的独立控制，即可以同时兼顾带宽和线性度这两个性能都达到较优。
24.本技术实施例提供的一种采样保持电路，通过输入单元、跟踪/保持开关单元和输出单元，所述输入单元，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟
踪/保持开关单元；所述跟踪/保持开关单元，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；所述输出单元，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，能够解决现有采样保持电路存在的带宽与线性度相互制约的矛盾。
25.如图2所示的本技术实施例提供的另一种采样保持电路的结构示意图。所述采样保持电路200包括：输入单元210、跟踪/保持开关单元220和输出单元230，所述输入单元210，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；所述跟踪/保持开关单元220，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；所述输出单元230，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力。
26.所述分流电路子单元包括两个开关晶体管q5、q6或q16、q18和两个级联晶体管q8、q9或q15、q17，其中，第一开关晶体管q5或q16的集电极与第一级联晶体管q8或q15的发射极连接，第二开关晶体管q6或q18的集电极与第二级联晶体管q9或q17的发射极连接分别形成两个分路，所述两个开关晶体管的基极与时钟输入端ckn连接，所述两个开关晶体管的发射极与所述第一电流源i1或i3连接，所述两个级联晶体管的基极接入偏置电压vb2，所述第一级联晶体管q8或q15的集电极与所述第一射极跟随器q10或q14的发射极连接，所述第二级联晶体管q9或q17的集电极接入电源电压vcc；
27.所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流，包括：
28.所述分流电路子单元，用于在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过所述两个分路。
29.在一种实现方式中，所述在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过所述两个分路，包括：
30.在所述时钟输入端的信号为高电平时，所述第一开关晶体管q5、q6、所述第一级联晶体管q8、q9、所述第二开关晶体管q18、q16、所述第二级联晶体管q15、q17都分别导通，所述第一电流源的电流i1或i3分别流过所述两个分路，其中，所述两个分路中的一路电流流过所述第一射极跟随器q10或q14，使所述第一射极跟随器q10或q14导通以跟踪所述放大后的差分输入信号。
31.在一种实现方式中，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状
态之间切换，包括：
32.在所述第一射极跟随器导通的情况下，所述电路处于所述跟踪状态；
33.和/或，
34.在所述第一射极跟随器关断的情况下，所述电路处于所述保持状态。
35.在一种实现方式中，所述跟踪/保持开关单元220，还包括第三开关晶体管q4或q13和第三级联晶体管q7或q12，其中，所述第三开关晶体管q4或q13的基极连接所述时钟输入端ckp，所述第三开关晶体管q4或q13的发射极与所述第一电流源i1或i3连接，所述第三开关晶体管q4或q13的集电极与所述第三级联晶体管q7或q12的发射极连接，所述第三级联晶体管q7或q12的基极接入所述偏置电压vb2，所述第三级联晶体管q7或q12的集电极与所述第一射极跟随器q10或q14的基极连接；
36.所述在所述第一射极跟随器关断的情况下，所述电路处于所述保持状态，包括：
37.在所述时钟输入端的信号为低电平时，所述第三开关晶体管q4或q13、所述第三级联晶体管q7或q12分别导通，所述第一射极跟随器q10或q14关断，所述电路处于所述保持状态。
38.具体地，当ckp为高，ckn为低时，q4、q7、q12、q13导通，i1和i3分别流过r0和r1，使得a、b点电位变得更低，同时q8、q5、q15、q16关断，由于电容c1和c2的保持作用，c和d点的电位保持不变，从而q10、q14关断，电路处于保持状态；当ckp为低，ckn为高时，q4、q7、q12、q13截止，a和b节点恢复正常高电位，i1通过q5、q8流过主开关管q10，i3通过q16、q15流过主开关管q14，开关管q10、q14工作在射随状态，c和d点电位跟随a和b点电位变化，电路处于采样状态，并且由于q6、q9、q17、q18的分流作用，可以减小流过主开关管q10、q14的电流，同时又保证ckp和ckn的两条支路的对称性，q10、q14电路尺寸可以比较小，相对于节点a和b的等效电容也减小，能有效提高采样保持器的带宽。
39.需要说明的是，本技术实施例中的输入单元和输出单元都包含有相应的电流源为其电路提供合适的电流，如图2中的i0、i5、i2和i4，这些电流源提供的电流值可以相同或不同，也可以根据具体情况设置，本技术不作具体限制。
40.另外，上述实施例中的输入单元包含用于将差分输入信号放大的多个部件，可以是如图2中示出的结构，也可以是由其他比该结构更多或更少的部件组成的结构，本技术不作具体限制，上述实施例中的输出单元包含一个射极跟随器q11或q19，其通过与保持电容c1或c2连接，能够实现将所述保持电容与后续负载的隔离，以为后续负载提供一定的驱动能力。
41.还需说明的是，由于第一射极跟随器q10和q14结电容的存在，开关再开启和关断瞬间会产生电压馈通，故可以使用如图2所示的补偿电容cf1和cf2进行馈通前馈补偿，能够抵消馈通所带来的干扰，使采样保持的波形更加理想。
42.本技术另提供一种采样保持方法，所述方法应用于如图1和图2所述的采样保持电路，包括：通过输入单元接收差分输入信号，并将所述差分输入信号放大后输入跟踪/保持开关单元；通过所述跟踪/保持开关单元跟踪或保持所述放大后的差分输入信号，其中，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用
于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；通过输出单元输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，其中，所述输出单元与所述保持电容连接。
43.下面结合附图，通过具体的实施例及其应用场景对本技术实施例提供的一种采样保持方法进行说明。
44.图3示出了本技术实施例提供的一种采样保持方法。该方法可以应用于上述图1和图2所述的采样保持电路，或该方法可以由上述采样保持电路中的各个功能单元执行。换言之，该方法可以由安装在该采样保持电路中的各个功能单元的软件或硬件来执行，该方法包括如下步骤：
45.s:301：通过输入单元接收差分输入信号，并将所述差分输入信号放大后输入跟踪/保持开关单元。
46.其中，所述输入模块的信号输入端接收所述时钟源信号。
47.s302：通过所述跟踪/保持开关单元跟踪或保持所述放大后的差分输入信号。
48.其中，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流。
49.s303：通过输出单元输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，其中，所述输出单元与所述保持电容连接。
50.在一种实现方式中，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流，包括：
51.通过所述分流电路子单元在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过两个分路，其中，所述两个分路由第一开关晶体管的集电极与第一级联晶体管的发射极连接、第二开关晶体管的集电极与第二级联晶体管的发射极连接分别形成，所述分流电路子单元包括所述两个开关晶体管和所述两个级联晶体管，所述两个开关晶体管的基极与时钟输入端连接，所述两个开关晶体管的发射极与所述电流源连接，所述两个级联晶体管的基极接入偏置电压，所述第一级联晶体管的集电极与所述第一射极跟随器的发射极连接，所述第二级联晶体管的集电极接入电源电压。
52.在一种实现方式中，所述通过所述分流电路子单元在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过两个分路，包括：
53.在所述时钟输入端的信号为高电平时，所述第一开关晶体管、所述第一级联晶体管、所述第二开关晶体管、所述第二级联晶体管都分别导通，所述电流源电流分别流过所述两个分路，其中，所述两个分路中的一路电流流过所述第一射极跟随器，使所述第一射极跟随器导通以跟踪所述放大后的差分输入信号。
54.在一种实现方式中，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，包括：
55.在所述第一射极跟随器导通的情况下，控制所述电路处于所述跟踪状态；
56.和/或，
57.在所述第一射极跟随器关断的情况下，控制所述电路里处于所述保持状态。
58.在一种实现方式中，所述在所述第一射极跟随器关断的情况下，控制所述电路处于所述保持状态，包括：
59.在所述时钟输入端的信号为低电平时，所述第三开关晶体管、所述第三级联晶体管分别导通，所述第一射极跟随器关断，控制所述电路处于所述保持状态，其中，所述跟踪/保持开关单元还包括第三开关晶体管和第三级联晶体管，所述第三开关晶体管的基极连接所述时钟输入端，所述第三开关晶体管的发射极与所述第一电流源连接，所述第三开关晶体管的集电极与所述第三级联晶体管的发射极连接，所述第三级联晶体管的基极接入所述偏置电压，所述第三级联晶体管的集电极与所述第一射极跟随器的基极连接。
60.上述步骤的具体实施可参见图1和图2采样保持电路相关功能单元的描述，对应步骤的执行能达到相同的技术效果，为避免重复，这里不再赘述。
61.本技术实施例提供的一种采样保持方法，通过输入单元接收差分输入信号，并将所述差分输入信号放大后输入跟踪/保持开关单元；通过所述跟踪/保持开关单元跟踪或保持所述放大后的差分输入信号，其中，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；通过输出单元输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，其中，所述输出单元与所述保持电容连接，能够解决现有采样保持电路存在的带宽与线性度相互制约的矛盾。
62.需要说明的是，本技术实施例提供的采样保持方法，执行主体可以为采样保持装置，或者该采样保持装置中的用于执行采样保持方法的控制模块。本技术实施例中以采样保持装置执行采样保持方法为例，说明本技术实施例提供的采样保持装置。
63.图4示出本技术的一个实施例提供的一种采样保持装置的结构示意图。如图4所示，采样保持装置400包括：输入模块410，用于接收差分输入信号，并将所述差分输入信号放大后输入所述跟踪/保持开关单元；跟踪/保持开关模块420，用于跟踪或保持所述放大后的差分输入信号，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，其中，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；输出模块430，与所述保持电容的连接，用于输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力。
64.在一种实现方式中，所述分流电路子单元包括两个开关晶体管和两个级联晶体管，其中，第一开关晶体管的集电极与第一级联晶体管的发射极连接，第二开关晶体管的集电极与第二级联晶体管的发射极连接分别形成两个分路，所述两个开关晶体管的基极与时
钟输入端连接，所述两个开关晶体管的发射极与所述第一电流源连接，所述两个级联晶体管的基极接入偏置电压，所述第一级联晶体管的集电极与所述第一射极跟随器的发射极连接，所述第二级联晶体管的集电极接入电源电压；
65.所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流，包括：
66.所述分流电路子单元，用于在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过所述两个分路。
67.在一种实现方式中，所述在所述时钟输入端的信号为高电平时，控制所述第一电流源的电流分别流过所述两个分路，包括：
68.在所述时钟输入端的信号为高电平时，所述第一开关晶体管、所述第一级联晶体管、所述第二开关晶体管、所述第二级联晶体管都分别导通，所述第一电流源的电流分别流过所述两个分路，其中，所述两个分路中的一路电流流过所述第一射极跟随器，使所述第一射极跟随器导通以跟踪所述放大后的差分输入信号。
69.在一种实现方式中，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，包括：
70.在所述第一射极跟随器导通的情况下，所述电路处于所述跟踪状态；
71.和/或，
72.在所述第一射极跟随器关断的情况下，所述电路处于所述保持状态。
73.在一种实现方式中，所述跟踪/保持开关单元，还包括第三开关晶体管和第三级联晶体管，其中，所述第三开关晶体管的基极连接所述时钟输入端，所述第三开关晶体管的发射极与所述第一电流源连接，所述第三开关晶体管的集电极与所述第三级联晶体管的发射极连接，所述第三级联晶体管的基极接入所述偏置电压，所述第三级联晶体管的集电极与所述第一射极跟随器的基极连接；
74.所述在所述第一射极跟随器关断的情况下，所述电路处于所述保持状态，包括：
75.在所述时钟输入端的信号为低电平时，所述第三开关晶体管、所述第三级联晶体管分别导通，所述第一射极跟随器关断，所述电路处于所述保持状态。
76.本技术实施例中的采样保持装置可以是装置，也可以是终端中的部件、集成电路、或芯片，本技术实施例不作具体限定。
77.本技术实施例中的采样保持装置可以为具有操作系统的装置，还可以为其他可能的操作系统，本技术实施例不作具体限定。
78.本技术实施例提供的采样保持装置能够实现图1至2的采样保持电路中相应各单元的功能，或实现图3的采样保持方法实施例中实现的各个过程，为避免重复，这里不再赘述。
79.可选的，如图5所示，本技术实施例还提供一种电子设备500，包括处理器501，存储器502，存储在存储器502上并可在所述处理器501上运行的程序或指令，该程序或指令被处理器501执行时实现：通过输入单元接收差分输入信号，并将所述差分输入信号放大后输入跟踪/保持开关单元；通过所述跟踪/保持开关单元跟踪或保持所述放大后的差分输入信号，其中，所述跟踪/保持开关单元包括第一射极跟随器、保持电容、分流电路子单元和第一电流源，所述第一射极跟随器的发射极与所述保持电容连接，所述第一射极跟随器的集电
极接入电源电压，所述第一射极跟随器的基极与所述输入单元的第一输出端连接，所述第一输出端用于输出两个所述放大后的差分输入信号中的一者，所述第一射极跟随器用于控制所述电路在跟踪和保持两个状态之间切换，所述分流电路子单元用于在所述跟踪状态下将所述第一电流源的电流分流；通过输出单元输出所述差分输入信号对应的差分输出信号，为后续电路提供驱动能力，其中，所述输出单元与所述保持电容连接。
80.需要说明的是，本说明书中关于电子设备的实施例与本说明书中关于采样保持电路的实施例基于同一发明构思，因此该实施例的具体实施可以参见前述对应的采样保持电路的实施，重复之处不再赘述。
81.本技术实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述采样保持方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
82.其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等。
83.本技术实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述采样保持方法实施例的各个过程，或实现上述采样保持电路或采样保持装置实施例的各模块的功能，且能达到相同的技术效果，为避免重复，这里不再赘述。
84.应理解，本技术实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
85.本领域内的技术人员应明白，本技术的实施例可提供为方法、装置、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
86.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
87.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
88.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
89.在一个典型的配置中，电子设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。
90.内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)。内存是计算机可读介质的示例。
91.计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
92.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
93.上面结合附图对本技术的实施例进行了描述，但是本技术并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本技术的启示下，在不脱离本技术宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本技术的保护之内。