共享结构特征的iii族hemt和电容器
1.相关申请本技术要求2020年1月14日提交的美国专利申请序列号16/741,835的优先权，其全部内容通过引用并入在本文中。
技术领域
2.本发明通常涉及集成电路，并且特别地涉及共同形成在集成电路上的hemt和电容器，其中，该两个组件共享一个或多个结构特征。
背景技术：
3.高电子迁移率晶体管（hemt）是一种在微波频率下具有低噪声系数的场效应晶体管（fet）。hemt被用在射频（rf）电路中，作为数字开关和电流放大器两者，其中，在非常高的频率下需要高性能。hemt采用异质结（具有不同带隙的材料之间的结）。hemt已经用几种材料来制造，所述材料包括硅（si）；砷化镓（gaas）和砷化铝镓（algaas）；以及氮化镓（gan）和氮化铝镓（algan）。
4.si具有相对低的电子迁移率（例如1450cm2/v-s）。这产生高的源极电阻，这限制hemt增益。gaas具有较高的电子迁移率（例如6000cm2/v-s），因此具有较低的源极电阻，从而允许在高频下的较高增益。然而，gaas具有在室温下仅1.42ev的带隙以及小的击穿电压，这限制在高频下的高功率性能。
5.与这些其它半导体材料相比，iii族氮化物具有较大的带隙，由此适合于较高功率和较高频率应用。虽然gan特别令人感兴趣，但是通常，用于hemt的iii族氮化物异质结可以由iii族金属和氮的二元、三元或四元合金形成。该公式可以表示为al
x
inyga
1-x-y
n，其中，0《=x《=1并且0《=y《=1，即，与氮合金的铝、铟和镓中的一些或全部的任何组合。特别地，可以更改各种合金的密度以控制半导体的属性。例如，铝增加gan的带隙，而铟减少gan的带隙。
6.gan具有3.36ev的带隙和相对高的电子迁移率（例如2019cm2/v-s）。因此，gan hemt在高频下提供高功率和高温操作，从而使得它们非常适合于应用在无线电信、radar（雷达）、国防和其它应用中。在gan hemt中，异质结形成在gan和例如algan的层的边界处。如在本文中使用的，algan是公式al
x
ga
1-x
n的缩写，0≤x《1，意味着合金中的al的浓度可以变化。algan的层也可以是渐变的，其中，晶格中的al原子的浓度作为深度的函数而变化。
7.在gan和algan层之间的异质结处，较高带隙algan与gan之间的带隙能量的差异在较小带隙gan中产生二维电子气（2deg），其具有较高的电子亲和势。2deg具有非常高的电子浓度。另外，algan层中的al含量在界面处产生压电电荷，从而将电子转移到gan层中的2deg，实现高电子迁移率。例如，algan/gan hemt的2deg中的面密度（sheet density）可以超过10
13
cm-2
。2deg中的高载流子浓度和高电子迁移率产生大的跨导，从而产生在高频下hemt的高性能。
8.在实际应用中，gan hemt需要：附加电路，包括各种组件诸如电容器、电感器和电阻器。例如，用作放大器的hemt通常需要在放大器输入、输出或两者处的rf滤波器，以优化
放大器在期望频率范围内的操作，提供与连接电路的阻抗匹配等。作为另一个示例，美国专利申请序列号16/358,985公开了使用并联电容器来减小非对称doherty放大器电路中的放大器之间的寄生电容的不平衡。作为又一个示例，美国专利申请序列号16/421,999公开了使用直流阻隔电容器将具有集成谐波终止的阻抗逆变器（其也采用电容器）与doherty放大器电路的放大器隔离。简而言之，通常（如果不是经常的话）需要电容器来制造基于gan hemt的有用电路。因此，集成电路上的高效且有效的电容器构造对于优化许多ic电路（包括那些采用gan hemt的电路）而言令人感兴趣。另外，简化集成电路的制造并增加其产量和可靠性导致成本减小和较高集成。
9.提供本文档的背景部分以将本发明的实施例置于技术和操作的上下文中，以帮助本领域技术人员理解其范围和效用。背景部分中描述的方法可以被追求，但是不一定是先前已经设想或追求的方法。除非明确地如此标识，否则在本文中的陈述不仅仅因为其包括在背景部分中而被承认为现有技术。
技术实现要素：
10.以下呈现本公开的简化概述，以便为本领域技术人员提供基本的理解。该概述不是本公开的广泛综述并且不旨在标识本发明的实施例的关键/重要元素或划定本发明的范围。本概述的唯一目的是以简化形式呈现在本文中所公开的一些构思，作为稍后呈现的更详细描述的序言。
11.根据在本文中描述和要求保护的一个或多个实施例，共同形成在集成电路（ic）上的高迁移率电子晶体管（hemt）和电容器共享至少一个结构特征，由此紧密地集成两个组件。在一个实施例中，共享的特征可以是hemt的2deg沟道，该2deg沟道也代替常规电容器的基底金属层起作用。在另一实施例中，电容器的介电层可以在形成hemt的钝化步骤中形成。在另一实施例中，hemt的金属接触部（例如，源极、栅极或漏极接触部）包括电容器的金属层或接触部。在这些实施例中，通过利用一个或多个在hemt的制造中已经执行的处理步骤，消除了形成常规电容器所需的一个或多个处理步骤。在又一实施例中，在共享结构特征的电容器上形成常规电容器，从而增加电容密度而不增加ic区域。
12.一个实施例涉及共同形成在集成电路上的集成电容器和高电子迁移率晶体管（hemt）。该组合包括电容器，该电容器至少包括以下结构特征：基底导电层；在所述导电层上的介电层；以及在介电层上的上导电层。该组合还包括hemt，该hemt至少包括以下结构特征：沟道外延层；在所述沟道层上的阻挡外延层，所述阻挡层具有比所述沟道层更高的带隙，由此在所述沟道外延层中在与所述阻挡层的异质结处形成二维电子气（2deg）；在所述阻挡层上的钝化层，所述钝化层被选择性地去除以暴露所述阻挡层的选择的部分；以及，第一、第二和第三欧姆接触部，形成在阻挡层的暴露的部分中的三个上。第一、第二和第三欧姆接触部是hemt的源极、栅极和漏极接触部，并且2deg的第一区是hemt的沟道。电容器和hemt共享至少一个结构特征。
13.另一实施例涉及共同形成在集成电路上的hemt和电容器。共同形成的hemt/电容器包括沟道层和在该沟道层上的阻挡层。阻挡层具有比沟道层更高的带隙，由此在沟道层中在与阻挡层的异质结处形成2deg。共同形成的hemt/电容器还包括在阻挡层上的第一介电层。第一介电层被选择性地去除以暴露阻挡层的选择的部分。在阻挡层的暴露的部分中
的三个上形成第一、第二和第三欧姆接触部，其中，第一、第二和第三欧姆接触部是hemt的源极、栅极和漏极接触部，并且其中，2deg的第一区是hemt的沟道。在阻挡层的暴露区上形成第四欧姆接触部，其中，第四欧姆接触部和2deg的第二区是电容器的第一端子。在2deg的第二区上的介电层的非暴露区上形成第五欧姆接触部，其中，所述第五欧姆接触部是电容器的第二端子。
14.又一实施例涉及在集成电路上共同形成hemt和电容器的方法。沉积半导体外延沟道层。在沟道层上沉积半导体外延阻挡层。该阻挡层具有比该沟道层更高的带隙，由此在该沟道层中在与该阻挡层的异质结处形成2deg。在阻挡层上沉积至少第一介电层。蚀刻第一介电层以暴露在选择的区域中的阻挡层。在所述2deg的第一区上的第一、第二和第三暴露区域上沉积金属，以形成所述hemt的源极、栅极和漏极接触部，其中，所述2deg的所述第一区是所述hemt的沟道。在所述2deg的第二区上的第四暴露区域上沉积金属，以形成电容器的第一接触部，其中，所述2deg的第二区电连接到所述第一电容器接触部。在所述2deg的第二区上的所述第一介电层的未暴露区域上沉积金属，以形成所述电容器的第二接触部。第二接触部通过介电层与2deg的第二区分离，并且由此形成电容器。
附图说明
15.现在将在下文中参考附图更全面地描述本发明，在附图中示出本发明的实施例。然而，本发明不应被解释为限于在本文中阐述的实施例。相反，提供这些实施例，使得本公开将是透彻的和完整的，并且将向本领域技术人员全面地传达本发明的范围。相同的数字始终指代相同的元件。
16.图1是在集成电路上与hemt相邻形成的常规电容器的剖面图。
17.图2是示出在集成电路上的电容器和hemt之间的共享特征的框图。
18.图3是共同形成在集成电路上的hemt和电容器的剖面图，其利用2deg作为电容器的导电区代替基底金属层。
19.图4是共同形成在集成电路上的hemt和电容器的剖面图，其中，半导体外延层的掺杂区增强2deg的导电性。
20.图5a-5d是描绘各种电容器基底层接触结构的剖面图。
21.图6是共同形成在集成电路上并共享源极和基底层接触部的hemt和电容器的剖面图。
22.图7是共同形成在集成电路上的hemt和电容器的剖面图，其利用2deg作为电容器的导电区，示出了接合焊盘和接合线。
23.图8是在集成电路上共同形成hemt和电容器的方法的流程图。
24.图9是包括在共享hemt特征的集成电容器结构上制造的常规电容器的折叠电容器的剖面图。
具体实施方式
25.为了简单和说明性目的，通过主要参考本发明的示例性实施例来描述本发明。在以下描述中，阐述许多具体细节以便提供对本发明的透彻理解。然而，对于本领域的普通技术人员来说将容易显而易见，本发明可以在不限于这些具体细节的情况下实施。在本描述
中，没有详细描述公知的方法和结构，以免不必要地模糊本发明。
26.此外，示意性地示出在图中所示出的各个层和区。因此，本发明的实施例不限于附图中所示出的相对尺寸、间隔和对准。如在本文中使用的，描述为在衬底或其它层“上”的半导体层可以指代直接形成在该衬底或其它层上或形成在该衬底或其它层上形成的一个或多个中间层上的该层。如在本文中使用的，描述为“直接在”另一层上的半导体层意味着两层共享界面，即，在两层之间没有中间层。如在本文中使用的，对“邻近”另一特征设置的结构或特征的引用可以具有与邻近特征重叠或位于邻近特征之下的部分。
27.相对术语，诸如“在
……
下”或“在
……
上”或“上”或“下”或“水平”或“垂直”，在本文中可以用于描述一个元件、层或区与另一元件、层或区的关系，如图中所示出的。将会理解，这些术语旨在涵盖除了图中描绘的取向之外的器件的不同取向。
28.在本文中参考作为本发明的理想化实施例（和中间结构）的示意图的剖面图描述本发明的实施例。为了清楚起见，附图中的层和区的厚度可能被夸大。另外，将预期由于例如制造技术和/或公差而导致的与图示的形状的变化。因此，本发明的实施例不应被解释为限于在本文中所示出的区的特定形状，而是要包括例如由制造引起的形状的偏差。例如，示出为矩形的注入区通常将具有圆形或弯曲的特征和/或在其边缘处的注入浓度梯度，而不是从注入区到非注入区的离散变化。同样，通过注入形成的掩埋区可以导致在掩埋区和发生注入所经过的表面之间的区中的某一注入。因此，图中所示出的区本质上是示意性的，并且它们的形状不旨在示出器件的区的实际形状并且不旨在限制本发明的范围。
29.在本文中使用的术语仅是为了描述特定实施例的目的，而不旨在限制本发明。如在本文中使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确地指示。还将理解，术语“包括（comprise；comprising）”和/或“包含（include；including）”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
30.除非另有定义，否则在本文中使用的所有术语（包括技术和科学术语）具有与本发明所属领域的普通技术人员普遍理解的相同含义。还将理解，在本文中使用的术语应被解释为具有与它们在本说明书的上下文和相关领域中的含义一致的含义，并且不会被解释为理想化的或过于正式的意义，除非在本文中明确地如此定义。
31.图1描绘gan hemt 10，其中常规电容器12形成在相同集成电路上。该gan hemt 10包括例如由碳化硅（sic）形成的衬底。可以在衬底上沉积例如由氮化铝（aln）形成的可选成核层。gan的沟道层沉积在成核层上（或者替选地直接沉积在衬底上）。阻挡层直接沉积在沟道层上。阻挡层可以例如包括掺杂有铝的gan（algan）。在沟道层和阻挡层的边界处或在异质结处，形成2deg。该2deg根据栅极端子上的电压提供用于源极端子和漏极端子之间的传导的沟道。在阻挡层的上表面中的注入区掺杂有n型材料，以便于源极和漏极端子与2deg或hemt 10沟道之间的电连接。本领域技术人员将会理解，图1的图仅表示hemt的基本特征；任何实际的hemt电路可以包括附加的特征，诸如钝化层、场板等。
32.为了形成常规电容器12，在形成hemt 10沟道和阻挡层之后，在阻挡层上沉积第一钝化层。然后，诸如通过用n 型掺杂剂局部掺杂，在阻挡层中形成栅极、源极和漏极欧姆接触部。hemt沟道与其它结构的隔离优化了hemt的控制。形成栅极、源极和漏极端子，并且沉积金属以形成接触部。可以沉积另一钝化层（未示出），以将例如栅极端子与场板金属化（未
10的沟道）用作常规电容器12的基底金属层。重要的是，通过利用hemt 2deg代替电容器18的基底金属层，消除与掩蔽和沉积基底金属层相关联的处理步骤。此外，在本实施例中，在hemt 10的制造中沉积两个钝化层。至少第二钝化层被另外用作分离电容器18的导电特征（例如，现有技术中的金属层）的介电层。
40.如图3所示，gan hemt 10至少包括衬底、可选的半导体外延成核层、半导体外延沟道层以及半导体外延阻挡层（在异质结处的沟道层中形成2deg），其中，源极、栅极和漏极接触部形成在阻挡层上。通常，沟道和阻挡层可以包括任何半导体材料。本发明的实施例特别适合用于iii族氮化物层。用于iii族氮化物的外延生长的技术已经在例如美国专利号5,210,051；5,393,993；5,523,589和5,292,501中描述。
41.衬底可以例如由蓝宝石（al2o3）、碳化硅（sic）、氮化镓（gan）、硅（si）或其它合适的材料形成。碳化硅比蓝宝石具有与iii族氮化物的更接近的晶格匹配，并且导致更高质量的iii族氮化物膜。碳化硅还具有非常高的热导率，使得碳化硅衬底上的iii族氮化物器件的总输出功率不受衬底的热耗散限制。此外，碳化硅衬底的可用性提供器件隔离的能力以及减小的寄生电容，这使得商用器件成为可能。碳化硅衬底可从位于美国北卡罗来纳州durham的cree公司获得，并且其制造方法在科学文献中以及在美国专利号re.34,861；4,946,547；5,200,022和6,218,680中阐述。
42.成核层可以可选地包括在衬底上，以减小衬底中的sic与沟道层之间的晶格失配。hemt 10中的成核、沟道和阻挡层优选地由iii族氮化物形成。iii族氮化物指代在氮和元素周期表的常规iii族（在国际纯粹与应用化学联合会iupac命名惯例下为13族）中的元素（诸如铝（al）、镓（ga）和铟（in））之间形成的半导体合金。涵盖二元、三元和四元iii族氮化物合金的通式为al
x
inyga
1-x-y
n，其中，0《=x《=1并且0《=y《=1。
43.在一个实施例中，成核层可以由aln形成，并且可以多达约1000
å
厚。成核层可以使用任何已知的方法来形成，所述方法诸如金属有机化学气相沉积（mocvd）、氢化物气相外延（hvpe）或分子束外延（mbe）。在碳化硅衬底上沉积成核层的方法在美国专利号5,393,993；5,523,589和美国专利号5,739,554中阐述。
44.沟道层沉积在成核层上，或者如果成核层不存在，则沉积在衬底上。沟道层延伸超过形成hemt 10所需的区域，并且延伸到其中将形成电容器18的区域中。在一个实施例中，沟道层包括gan，并且在0.5-20nm厚的范围内。沟道层可以由与成核层相同的方法制造。用于iii族氮化物的外延生长的技术已经在例如美国专利号5,210,051；5,393,993；5,523,589和5,292,501中描述。
45.阻挡层直接沉积在沟道层上（在hemt 10区和电容器18区两者上），从而在它们的界面处在沟道层中形成异质结。在一个实施例中，阻挡层包括algan。在一个实施例中，该阻挡层具有约10
å
至约100
å
的厚度。阻挡层中的（较大带隙）材料与沟道层中的（较小带隙）材料之间的带隙差异以及沟道层材料的较大电子亲和势导致2deg在异质结处在沟道层中形成。该2deg形成hemt 10的沟道，并且另外形成由电容器18的基底金属层常规提供的导电性。另外，阻挡层中的一个或多个合金元素（例如，al）可以产生将电子驱动到2deg中的压电电荷，从而增加其载流子密度和迁移率，因此增加hemt 10的跨导和电容器18的电容。在一个实施例中，阻挡层掺杂有n型掺杂剂（例如si），并且合金浓度可以沿着其厚度是渐变的。
46.如上所述，被沉积以形成hemt 10的沟道层和阻挡层延伸超过hemt 10有源区域。
如上所述，通过材料带隙的差异的操作，这些半导体外延层之间的异质结形成高传导2deg区。根据本发明的实施例，利用该导电区来代替常规电容器18的基底金属层。
47.欧姆接触部可以可选地形成在阻挡层中在hemt 10的源极与漏极接触部的位置。这些可以通过用al、si、ti、ni、pt、ta、au以及mo中的一种或多种来掺杂该阻挡层而形成。掺杂可以在范围从0.0005至1微米的厚度内。
48.作为hemt 10的制造的一部分，在阻挡层上沉积钝化层。根据图3的实施例，钝化层（如同沟道层和阻挡层）延伸超过hemt 10的有源区域，并且延伸到其中形成电容器18的区域中。钝化层被蚀刻掉，从而暴露在阻挡层上的用于hemt 10的源极、栅极和漏极接触部的区域、以及该区中的其中形成电容器18的至少一个区域。钝化层可以例如由氮化硅、氧化物或具有高介电常数的任何材料（在本领域中被称为高k电介质）形成。
49.隔离步骤将hemt沟道与其它结构隔离，从而允许hemt 10的较高性能和较大控制。隔离步骤还将底部电极（在这种情况下，在沟道和阻挡层的异质结处的2deg）与其它结构和电路电隔离。
50.在栅极形成步骤中，形成hemt 10的栅极接触部。这可以通过使用至少两个钝化层而用于向电容器18增加表面积。例如，栅极蚀刻可以用于向钝化增加轮廓和表面积，从而实际上增加电容。
51.金属化层产生hemt 10的源极、栅极和漏极接触部。这些接触部在两个步骤中形成。首先，如上所述，在钝化层中开设沟槽以暴露阻挡层表面。然后，在沟槽上沉积金属层以形成与阻挡层表面的肖特基接触部。通过加大金属图案的尺寸，可以形成“t”形接触部。在一个实施例中，第一和第二电容器接触部在相同金属化步骤中形成。第一电容器接触部可以形成在钝化层的蚀刻区域上，其中，金属延伸到阻挡层并与阻挡层形成导电接触。第二电容器接触部可以形成在钝化层的未被蚀刻的区域上，由此它通过介电钝化层与阻挡层（以及下伏2deg）分离。金属接触部可以使用任何合适的材料（诸如ni或au）形成。
52.在一些实施例中，在形成电容器接触部之前，可以在第一钝化层上沉积第二钝化层（未示出）。例如，可能需要该步骤以将栅极接触部与场板隔离。在这些实施例中，第二钝化层可以向电容器18增加附加的介电厚度，这将降低电容密度。这种构造可能在高压应用中是优选的，因为它增加击穿电压，因此增加高压应用中的电容器寿命。第二钝化层可以由氮化硅（si3n4）、氧化硅（sio2）或任何合适的高k介电材料形成。第二钝化层必须在电容器18的与第一钝化层相同的区域中被蚀刻，从而暴露阻挡层以用于与稍后将沉积的一个电容器接触部电接触。
53.可选地，场板可以形成在hemt 10栅极接触部（图3中未示出）上。场板是一种用于改进场效应晶体管（fet）器件在高电场操作下的性能的已知技术。场板应对在fet的正常操作期间在栅极-漏极接入区中出现的大电场。已知在高电场下操作的器件遭受击穿电压、俘获效应、减小的可靠性，所有这些都至少部分地通过场板来减轻。
54.场板化（field plating）依赖于fet器件有源区的垂直耗尽，这实现水平耗尽区的较大延伸。这导致对于给定的偏置电压在器件有源区中的较低电场，从而减轻在高电场下操作fet器件的有害影响中的至少一些。另外，位于栅极漏极接入区中的场板具有调制器件有源区的附加能力。这降低表面陷阱效应，所述表面陷阱效应在大rf信号下损害fet器件操作。在美国专利号7,812,369中描述在fet器件上并且特别地在iii族氮化物hemt器件上制
造场板的方法。
55.美国专利号7,812,369描述场板的形成，该场板与iii族氮化物hemt的阻挡层隔离，至少部分覆盖栅极接触部，并且在从栅极接触部到漏极接触部的距离的一些（但少于全部）上延伸。场板电连接到源极接触部。这种布置减小hemt器件中的峰值电场，从而导致增加的击穿电压和减小的俘获、减小的漏电流以及增强的可靠性。此外，源极连接的场板的屏蔽效应减小栅极到漏极的电容c
gd
，这增强输入-输出隔离。
56.在采用第二钝化层的实施例中，可以在与场板形成相同的金属化步骤中在第二钝化层上形成两个电容器接触部。替选地，可以在单独的处理步骤中形成电容器接触部。该金属层是用于ic上的组件之间的互连以及用于要连接到封装引线的接合焊盘的主导电层。如上所述，电容器接触部之一延伸穿过蚀刻的钝化层（一个或多个）以形成与阻挡层的导电接触；第二电容器接触部形成在钝化层（一个或多个）上。接触部优选地是金属，其可以例如通过蒸发来沉积。合适的金属包括ti、si、zsi、ni、au、al、ta、mo、tin、wsin、pd和pt。接触部可以具有相同或不同的金属层。在掺杂的iii族氮化物半导体器件上形成欧姆接触部的方法在美国专利号9,318,594和美国专利号9,548,206中阐述。
57.在上述任一实施例中，即无论电容器接触部形成在第一钝化层上（如图3所描绘）还是形成在第二钝化层上，电容器18采用沟道/阻挡层异质结的2deg代替基底金属层。即，2deg将第一电容器接触部电延伸到第二电容器接触部之下，其中，一个或多个介电层将两者分离，因此形成电容器18。以这种方式，不需要形成由电介质分离的单独的金属接触部（具有大量的伴随处理步骤以及基底金属层中的已知缺陷风险）。相反，电容器18的两个金属接触部可以在相同金属化处理步骤中形成在相同层级，并且利用2deg代替常规电容器12的基底金属层（如图1所示）。此外，如图3所描绘，正常作为hemt 10的形成的一部分而沉积的钝化层也可以为电容器18提供介电层。hemt 10和电容器18之间的结构特征的这种共享允许在相同ic上共同形成hemt 10和电容器16组件，从而利用许多相同的处理步骤并消除了形成电容器12常规所需的几个附加步骤。
58.图4描绘共同形成的hemt 10和电容器20的变化，其中，通过用n型掺杂剂掺杂阻挡层以增加其导电性，来增强电容器20中的2deg的导电性。公知在源极和漏极接触部的位置之下掺杂阻挡层的隔离区，如图3和4所示，以增强源极和漏极接触部与hemt沟道（由2deg形成）之间的电连接。类似地，可以掺杂阻挡层的其中形成电容器20的区以增加2deg的导电性并形成阻挡层的导电区，这增加了代替电容器20的常规基底金属层起作用的导电性。
59.导电区可以通过如下步骤来形成：用任何n 型掺杂剂来掺杂外延层，并且掺杂到产生足够的导电性以使导电区用作电容器20的基底金属层所必需的任何程度。si和ge是常见的n 型掺杂剂，尽管其它n 型掺杂剂或掺杂剂的组合是可能的。掺杂可以多达1e18cm2，并且优选地为约5e15/cm2。掺杂密度（/cm2）比掺杂区的精确厚度更重要。在一个实施例中，掺杂密度为至少2.5e20/cm2。在一个实施例中，掺杂被限制到非常薄的层（在厚度方面约1至2nm）。在一些实施例中，该区的掺杂浓度可以是渐变的。
60.半导体材料的掺杂可以在材料生长期间和/或之后执行。杂质原子可以被分类为n型或p型，这取决于注入的离子在掺杂材料中分别充当施主（其增加电子的数量）还是充当受主（其增加空穴的数量）。所得到的材料可以被表征为n型或p型，这取决于材料中的掺杂剂的主要类型。
61.离子注入是用杂质掺杂半导体层的公知方法。在离子注入工艺中，离子化的杂质原子在高真空下通过电场朝向靶层加速，在靶层处它们得以注入。导向靶层的离子数量被称为剂量，其通常以离子/cm2表示。离子以通常用电子伏特（ev）表示的能级加速。注入层中的离子的分布取决于注入的剂量和能量（有时被称为注入条件）以及注入的离子的类型、离子被注入到的材料的类型、注入的角度和其它因素。注入的离子通常形成在特定深度处具有峰值浓度的浓度分布（即，“注入范围”）。
62.离子注入用于选择性地掺杂晶体材料以便在材料中形成期望的区，诸如p-n结、高导电接触区、场扩展区等。通常，在将杂质注入到半导体层中之后，期望在高温下对注入的杂质进行退火，即所谓的激活退火。激活退火可以修复由高能离子注入到半导体晶格中引起的损伤。注入损伤可以例如包括半导体晶格内的断裂和/或重新排列的化学键。激活退火也可以帮助注入的杂质离子在晶格中找到合适的位置，在该位置处离子可以适当地充当受主和/或施主。
63.掺杂区可以形成为在iii族氮化物外延层中的n 注入区。例如硅、硫或氧的杂质离子被注入到外延层中，使得注入离子的至少一部分达到停留在掺杂区内。注入工艺可以包括多个注入步骤以提供净的注入掺杂剂轮廓。例如，注入工艺可以包括在第一组注入条件下执行的第一注入步骤和在第二组注入条件下执行的后续注入步骤。可以执行多于两个注入步骤。在一些实施例中，可以在室温下执行注入。注入能量和剂量可以被选择以提供实现期望的导电性的注入轮廓。
64.在形成掺杂区之后，可以通过激活退火来激活注入。激活退火可以在惰性气氛中执行，该惰性气氛包括例如n2和/或ar。可以在足以激活注入的掺杂剂离子但比半导体层劣化所处的温度小的温度下执行激活退火。在一些实施例中，可以在约1000℃到约1300℃的温度下执行激活退火。可以原位和/或在单独的退火室中执行激活退火。根据退火温度，可以执行激活退火至少约30秒或更多。例如，在约1300℃的快速热退火（rta）可以执行约30秒，而在约1000℃的炉退火可以执行约30分钟。激活时间和温度的特定选择可以根据所涉及的材料类型和所采用的特定注入条件而变化。在特定实施例中，退火时间可以在约30秒到约30分钟的范围内。掺杂gan的方法在美国专利号9,318,594中阐述。
65.如果区域通过蚀刻暴露并在外延生长期间再生长到适当的掺杂剂，那么，掺杂区也可以以其它方式（诸如在层的外延生长期间掺杂）形成。si和ge是常见的n型掺杂剂。优选地，掺杂浓度尽可能高而不引入晶体缺陷。例如，在一个实施例中，1e18至1e20/cm3是掺杂浓度的期望范围。
66.使用hemt 10的2deg代替电容器18、20的下金属层（无论阻挡层是掺杂的（图4）还是未掺杂的（图3））仅是在hemt 10和电容器18、20之间共享结构特征的一个示例。例如，图5a-5d描绘在电容器基底层接触部（接触部1）和与hemt共享的导电下层之间的四种不同可能形式的接触部。
67.图5a（其对应于图3）描绘电容器基底层接触部，其通过钝化层（其用作电容器介电层）的蚀刻部分与hemt的阻挡外延层进行物理和电接触。
68.图5b（其与图4类似）也描绘与hemt的阻挡外延层进行物理和电接触的电容器基底层接触部。然而，在该实施例中，阻挡层和沟道层的一部分掺杂有n型掺杂剂以增强导电性。注意，与图4的相对浅的掺杂区不同，在该实施例中，掺杂延伸到沟道层中，并且包括在沟道
和阻挡层的异质结处形成的2deg。
69.图5c描绘另一实施例，其中，蚀刻阻挡层以及钝化层，从而暴露沟道层。然后形成电容器基底层接触部以向下延伸到hemt的沟道外延层并且与hemt的沟道外延层进行物理和电接触。由于阻挡层被去除以允许接触，所以没有2deg形成在沟道层的该区上，因为不存在具有带隙的所需差异的异质结。在这种情况下，沟道层本身在钝化（介电）层下形成导电区域，代替常规的电容器基底金属层。
70.图5d描绘又一实施例，其中，电容器基底层接触部延伸到hemt沟道层。在该实施例中，在接触部下的沟道层的区掺杂有n型掺杂剂以增强导电性。
71.图6描绘在hemt 10和电容器22之间共享结构特征的又一选项。在这种情况下，在钝化层上形成仅一个专用电容器接触部（接触部1），该钝化层形成电容器22的电介质。电容器基底层接触部是与hemt源极接触部相同的金属接触部。该接触部与阻挡层（在这种情况下，由于选择性掺杂，该阻挡层具有增强的导电性）进行物理和电接触。既用作hemt源极接触部又用作电容器基底层接触部的单个金属接触部向形成在沟道层中的hemt 2deg提供导电性。在其中电容器端子连接到hemt源极端子的实施例中，图6的实施例不仅节省了形成专用电容器基底层接触部所需的蚀刻和准备，而且另外节省了在两个组件之间进行其它电连接所需的布线层金属化，其中，伴随减小寄生电容和其它布线效应。
72.图7描绘了共享hemt 2deg的结构特征作为基底导电层的电容器24，其中，添加了形成在第二电容器接触部上的接合线金属化焊盘（为了清楚起见，未示出hemt 10的细节）。如本领域中已知的，接合线可以由au、al或其它合适的材料形成。在另一实施例中，可以不需要附加的金属化步骤，并且接合线可以直接接合到电容器24的接触部2。
73.图8描绘在集成电路上共同形成hemt 10和电容器14、18、20、24的方法100中的步骤，其中，两个组件的一个或多个结构特征被共享。在这种情况下，hemt 10的2deg也用作电容器14、18、20、24的基底层。另外，单个介电层形成步骤形成了hemt 10的钝化层和电容器14、18、20、24的介电层两者。
74.例如，在衬底、成核层或下伏半导体外延层上沉积半导体外延沟道层（框102）。在沟道层上沉积半导体外延阻挡层（框104）。阻挡层具有比沟道层更高的带隙，由此在沟道层中在与阻挡层的异质结处形成2deg。在阻挡层上沉积至少第一介电层（框106）。蚀刻第一介电层以暴露在选择的区域中的阻挡层（框108）。在2deg的第一区上的第一、第二和第三暴露区域上沉积金属，以形成hemt的源极、栅极和漏极接触部，其中，2deg的第一区是hemt 10的沟道（框110）。在2deg的第二区上的第四暴露区域上沉积金属，以形成电容器14、18、20、24的第一接触部，其中，2deg的第二区电连接到第一电容器接触部（框112）。在2deg的第二区上的介电层的未暴露区域上沉积金属，以形成电容器14、18、20、24的第二接触部。第二接触部通过介电层与2deg的第二区分离，由此形成电容器14、18、20、24（框114）。如图8所指示，步骤112和114可以在相同金属化工艺步骤中发生，从而与现有技术中已知的技术相比，显著简化了电容器14、18、20、24的构造。
75.在一个实施例中，“折叠”电容器26包括发明的“集成”电容器结构（如此称呼是因为它与hemt 10共享特征并因此与hemt 10集成）与常规电容器结构的组合，以增加电容密度同时保持常规电容器的硅覆盖区（footprint）。图9描绘这种折叠的电容器24。
76.首先，如上所述，形成集成电容器结构。hemt 10的外延层延伸超过hemt 10区域，
并且2deg（或其它hemt 10结构，诸如掺杂的外延层）形成集成电容器结构的基底层导体。在阻挡层上形成第一钝化层，并在一个位置中蚀刻掉第一钝化层以提供对外延层的接入。通过金属化工艺形成金属接触部（在图9中标记为接触部1和接触部2）；这些形成集成电容器的接触部。特别地，接触部1是基底层接触部，而接触部2（通过第一（介电）钝化层与导电2deg分离）是集成电容器的上层接触部。
77.然后在接触部1和接触部2两者上沉积第二钝化层，并蚀刻掉第二钝化层以暴露这两个接触部。注意，接触部2在比提供连接点所需的区域更大的区域上横向延伸。根据一个实施例，该金属接触部提供了将正常被认为是形成在集成电容器上的常规电容器的基底层的接触部。接触部2'沉积在第二钝化层上，并与接触部2形成电连接。类似地，接触部1'也沉积在第二钝化层上的蚀刻以暴露接触部1的位置，并与接触部1形成电连接。与接触部2类似，接触部1'在比提供连接点所需的区域更大的区域上横向延伸。特别地，接触部1'至少部分地上覆接触部2——由第二（介电）钝化层分离。金属沉积物接触部2和接触部1'（由电介质（第二钝化层）分离）的相互面对部分形成常规电容器的电结构。
78.集成电容器结构和上覆常规电容器结构一起形成“折叠”的电容器26。如图9中的粗虚线所描绘，“上”导体由接触部2'和接触部2形成。如图9中的粗实线所描绘，基底或“下”导体由hemt 10的接触部1'、接触部1和2deg（或其它外延结构）形成。在所有点处，这两个导电路径由介电材料（钝化2和钝化1层的部分）分离。因此，折叠电容器26具有水平折叠的或“c”形状。当然，在该上下文中，术语“上”和“下”仅用于参考，因为所暗示的空间关系仅相对于集成电容器结构是属实的（并且对于常规电容器结构是相反的）。
79.由于常规电容器结构在集成电容器结构上的这种堆叠，折叠电容器26的电容密度增加，而不占据比常规电容器将所需的更大的硅覆盖区。此外，对于集成电容器结构共享hemt 10的2deg（或其它外延结构）的优点带给折叠电容器26，因为避免了整个金属化层。
80.本发明的实施例呈现与现有技术的集成电路电容器12相比的许多优点。特别地在应用于iii族氮化物hemt 10时，利用导电2deg和/或掺杂或未掺杂的外延层作为基底导电层的电容器14、18、20、22、24、26避免了基底金属层的蒸发沉积的有害影响，诸如可能减小产量的金吐物和粗糙形态。另外，与hemt 10共享结构特征可以消除一个或许多工艺步骤，诸如与制造基底金属层相关联的那些工艺步骤，从而减小成本和复杂性并且还增加产量。在一些实施例中，在发明的集成电容器结构上形成常规电容器结构增加了电容密度，而不增加硅覆盖区。
81.当然，在不脱离本发明的基本特性的情况下，本发明可以以除了在本文中具体阐述的方式之外的其它方式来实现。本实施例在所有方面将被认为是说明性的而非限制性的，并且落在所附权利要求的含义和等效范围内的所有改变旨在被包含在其中。
1.相关申请本技术要求2020年1月14日提交的美国专利申请序列号16/741,835的优先权，其全部内容通过引用并入在本文中。
技术领域
2.本发明通常涉及集成电路，并且特别地涉及共同形成在集成电路上的hemt和电容器，其中，该两个组件共享一个或多个结构特征。
背景技术：
3.高电子迁移率晶体管（hemt）是一种在微波频率下具有低噪声系数的场效应晶体管（fet）。hemt被用在射频（rf）电路中，作为数字开关和电流放大器两者，其中，在非常高的频率下需要高性能。hemt采用异质结（具有不同带隙的材料之间的结）。hemt已经用几种材料来制造，所述材料包括硅（si）；砷化镓（gaas）和砷化铝镓（algaas）；以及氮化镓（gan）和氮化铝镓（algan）。
4.si具有相对低的电子迁移率（例如1450cm2/v-s）。这产生高的源极电阻，这限制hemt增益。gaas具有较高的电子迁移率（例如6000cm2/v-s），因此具有较低的源极电阻，从而允许在高频下的较高增益。然而，gaas具有在室温下仅1.42ev的带隙以及小的击穿电压，这限制在高频下的高功率性能。
5.与这些其它半导体材料相比，iii族氮化物具有较大的带隙，由此适合于较高功率和较高频率应用。虽然gan特别令人感兴趣，但是通常，用于hemt的iii族氮化物异质结可以由iii族金属和氮的二元、三元或四元合金形成。该公式可以表示为al
x
inyga
1-x-y
n，其中，0《=x《=1并且0《=y《=1，即，与氮合金的铝、铟和镓中的一些或全部的任何组合。特别地，可以更改各种合金的密度以控制半导体的属性。例如，铝增加gan的带隙，而铟减少gan的带隙。
6.gan具有3.36ev的带隙和相对高的电子迁移率（例如2019cm2/v-s）。因此，gan hemt在高频下提供高功率和高温操作，从而使得它们非常适合于应用在无线电信、radar（雷达）、国防和其它应用中。在gan hemt中，异质结形成在gan和例如algan的层的边界处。如在本文中使用的，algan是公式al
x
ga
1-x
n的缩写，0≤x《1，意味着合金中的al的浓度可以变化。algan的层也可以是渐变的，其中，晶格中的al原子的浓度作为深度的函数而变化。
7.在gan和algan层之间的异质结处，较高带隙algan与gan之间的带隙能量的差异在较小带隙gan中产生二维电子气（2deg），其具有较高的电子亲和势。2deg具有非常高的电子浓度。另外，algan层中的al含量在界面处产生压电电荷，从而将电子转移到gan层中的2deg，实现高电子迁移率。例如，algan/gan hemt的2deg中的面密度（sheet density）可以超过10
13
cm-2
。2deg中的高载流子浓度和高电子迁移率产生大的跨导，从而产生在高频下hemt的高性能。
8.在实际应用中，gan hemt需要：附加电路，包括各种组件诸如电容器、电感器和电阻器。例如，用作放大器的hemt通常需要在放大器输入、输出或两者处的rf滤波器，以优化
放大器在期望频率范围内的操作，提供与连接电路的阻抗匹配等。作为另一个示例，美国专利申请序列号16/358,985公开了使用并联电容器来减小非对称doherty放大器电路中的放大器之间的寄生电容的不平衡。作为又一个示例，美国专利申请序列号16/421,999公开了使用直流阻隔电容器将具有集成谐波终止的阻抗逆变器（其也采用电容器）与doherty放大器电路的放大器隔离。简而言之，通常（如果不是经常的话）需要电容器来制造基于gan hemt的有用电路。因此，集成电路上的高效且有效的电容器构造对于优化许多ic电路（包括那些采用gan hemt的电路）而言令人感兴趣。另外，简化集成电路的制造并增加其产量和可靠性导致成本减小和较高集成。
9.提供本文档的背景部分以将本发明的实施例置于技术和操作的上下文中，以帮助本领域技术人员理解其范围和效用。背景部分中描述的方法可以被追求，但是不一定是先前已经设想或追求的方法。除非明确地如此标识，否则在本文中的陈述不仅仅因为其包括在背景部分中而被承认为现有技术。
技术实现要素：
10.以下呈现本公开的简化概述，以便为本领域技术人员提供基本的理解。该概述不是本公开的广泛综述并且不旨在标识本发明的实施例的关键/重要元素或划定本发明的范围。本概述的唯一目的是以简化形式呈现在本文中所公开的一些构思，作为稍后呈现的更详细描述的序言。
11.根据在本文中描述和要求保护的一个或多个实施例，共同形成在集成电路（ic）上的高迁移率电子晶体管（hemt）和电容器共享至少一个结构特征，由此紧密地集成两个组件。在一个实施例中，共享的特征可以是hemt的2deg沟道，该2deg沟道也代替常规电容器的基底金属层起作用。在另一实施例中，电容器的介电层可以在形成hemt的钝化步骤中形成。在另一实施例中，hemt的金属接触部（例如，源极、栅极或漏极接触部）包括电容器的金属层或接触部。在这些实施例中，通过利用一个或多个在hemt的制造中已经执行的处理步骤，消除了形成常规电容器所需的一个或多个处理步骤。在又一实施例中，在共享结构特征的电容器上形成常规电容器，从而增加电容密度而不增加ic区域。
12.一个实施例涉及共同形成在集成电路上的集成电容器和高电子迁移率晶体管（hemt）。该组合包括电容器，该电容器至少包括以下结构特征：基底导电层；在所述导电层上的介电层；以及在介电层上的上导电层。该组合还包括hemt，该hemt至少包括以下结构特征：沟道外延层；在所述沟道层上的阻挡外延层，所述阻挡层具有比所述沟道层更高的带隙，由此在所述沟道外延层中在与所述阻挡层的异质结处形成二维电子气（2deg）；在所述阻挡层上的钝化层，所述钝化层被选择性地去除以暴露所述阻挡层的选择的部分；以及，第一、第二和第三欧姆接触部，形成在阻挡层的暴露的部分中的三个上。第一、第二和第三欧姆接触部是hemt的源极、栅极和漏极接触部，并且2deg的第一区是hemt的沟道。电容器和hemt共享至少一个结构特征。
13.另一实施例涉及共同形成在集成电路上的hemt和电容器。共同形成的hemt/电容器包括沟道层和在该沟道层上的阻挡层。阻挡层具有比沟道层更高的带隙，由此在沟道层中在与阻挡层的异质结处形成2deg。共同形成的hemt/电容器还包括在阻挡层上的第一介电层。第一介电层被选择性地去除以暴露阻挡层的选择的部分。在阻挡层的暴露的部分中
的三个上形成第一、第二和第三欧姆接触部，其中，第一、第二和第三欧姆接触部是hemt的源极、栅极和漏极接触部，并且其中，2deg的第一区是hemt的沟道。在阻挡层的暴露区上形成第四欧姆接触部，其中，第四欧姆接触部和2deg的第二区是电容器的第一端子。在2deg的第二区上的介电层的非暴露区上形成第五欧姆接触部，其中，所述第五欧姆接触部是电容器的第二端子。
14.又一实施例涉及在集成电路上共同形成hemt和电容器的方法。沉积半导体外延沟道层。在沟道层上沉积半导体外延阻挡层。该阻挡层具有比该沟道层更高的带隙，由此在该沟道层中在与该阻挡层的异质结处形成2deg。在阻挡层上沉积至少第一介电层。蚀刻第一介电层以暴露在选择的区域中的阻挡层。在所述2deg的第一区上的第一、第二和第三暴露区域上沉积金属，以形成所述hemt的源极、栅极和漏极接触部，其中，所述2deg的所述第一区是所述hemt的沟道。在所述2deg的第二区上的第四暴露区域上沉积金属，以形成电容器的第一接触部，其中，所述2deg的第二区电连接到所述第一电容器接触部。在所述2deg的第二区上的所述第一介电层的未暴露区域上沉积金属，以形成所述电容器的第二接触部。第二接触部通过介电层与2deg的第二区分离，并且由此形成电容器。
附图说明
15.现在将在下文中参考附图更全面地描述本发明，在附图中示出本发明的实施例。然而，本发明不应被解释为限于在本文中阐述的实施例。相反，提供这些实施例，使得本公开将是透彻的和完整的，并且将向本领域技术人员全面地传达本发明的范围。相同的数字始终指代相同的元件。
16.图1是在集成电路上与hemt相邻形成的常规电容器的剖面图。
17.图2是示出在集成电路上的电容器和hemt之间的共享特征的框图。
18.图3是共同形成在集成电路上的hemt和电容器的剖面图，其利用2deg作为电容器的导电区代替基底金属层。
19.图4是共同形成在集成电路上的hemt和电容器的剖面图，其中，半导体外延层的掺杂区增强2deg的导电性。
20.图5a-5d是描绘各种电容器基底层接触结构的剖面图。
21.图6是共同形成在集成电路上并共享源极和基底层接触部的hemt和电容器的剖面图。
22.图7是共同形成在集成电路上的hemt和电容器的剖面图，其利用2deg作为电容器的导电区，示出了接合焊盘和接合线。
23.图8是在集成电路上共同形成hemt和电容器的方法的流程图。
24.图9是包括在共享hemt特征的集成电容器结构上制造的常规电容器的折叠电容器的剖面图。
具体实施方式
25.为了简单和说明性目的，通过主要参考本发明的示例性实施例来描述本发明。在以下描述中，阐述许多具体细节以便提供对本发明的透彻理解。然而，对于本领域的普通技术人员来说将容易显而易见，本发明可以在不限于这些具体细节的情况下实施。在本描述
中，没有详细描述公知的方法和结构，以免不必要地模糊本发明。
26.此外，示意性地示出在图中所示出的各个层和区。因此，本发明的实施例不限于附图中所示出的相对尺寸、间隔和对准。如在本文中使用的，描述为在衬底或其它层“上”的半导体层可以指代直接形成在该衬底或其它层上或形成在该衬底或其它层上形成的一个或多个中间层上的该层。如在本文中使用的，描述为“直接在”另一层上的半导体层意味着两层共享界面，即，在两层之间没有中间层。如在本文中使用的，对“邻近”另一特征设置的结构或特征的引用可以具有与邻近特征重叠或位于邻近特征之下的部分。
27.相对术语，诸如“在
……
下”或“在
……
上”或“上”或“下”或“水平”或“垂直”，在本文中可以用于描述一个元件、层或区与另一元件、层或区的关系，如图中所示出的。将会理解，这些术语旨在涵盖除了图中描绘的取向之外的器件的不同取向。
28.在本文中参考作为本发明的理想化实施例（和中间结构）的示意图的剖面图描述本发明的实施例。为了清楚起见，附图中的层和区的厚度可能被夸大。另外，将预期由于例如制造技术和/或公差而导致的与图示的形状的变化。因此，本发明的实施例不应被解释为限于在本文中所示出的区的特定形状，而是要包括例如由制造引起的形状的偏差。例如，示出为矩形的注入区通常将具有圆形或弯曲的特征和/或在其边缘处的注入浓度梯度，而不是从注入区到非注入区的离散变化。同样，通过注入形成的掩埋区可以导致在掩埋区和发生注入所经过的表面之间的区中的某一注入。因此，图中所示出的区本质上是示意性的，并且它们的形状不旨在示出器件的区的实际形状并且不旨在限制本发明的范围。
29.在本文中使用的术语仅是为了描述特定实施例的目的，而不旨在限制本发明。如在本文中使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确地指示。还将理解，术语“包括（comprise；comprising）”和/或“包含（include；including）”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
30.除非另有定义，否则在本文中使用的所有术语（包括技术和科学术语）具有与本发明所属领域的普通技术人员普遍理解的相同含义。还将理解，在本文中使用的术语应被解释为具有与它们在本说明书的上下文和相关领域中的含义一致的含义，并且不会被解释为理想化的或过于正式的意义，除非在本文中明确地如此定义。
31.图1描绘gan hemt 10，其中常规电容器12形成在相同集成电路上。该gan hemt 10包括例如由碳化硅（sic）形成的衬底。可以在衬底上沉积例如由氮化铝（aln）形成的可选成核层。gan的沟道层沉积在成核层上（或者替选地直接沉积在衬底上）。阻挡层直接沉积在沟道层上。阻挡层可以例如包括掺杂有铝的gan（algan）。在沟道层和阻挡层的边界处或在异质结处，形成2deg。该2deg根据栅极端子上的电压提供用于源极端子和漏极端子之间的传导的沟道。在阻挡层的上表面中的注入区掺杂有n型材料，以便于源极和漏极端子与2deg或hemt 10沟道之间的电连接。本领域技术人员将会理解，图1的图仅表示hemt的基本特征；任何实际的hemt电路可以包括附加的特征，诸如钝化层、场板等。
32.为了形成常规电容器12，在形成hemt 10沟道和阻挡层之后，在阻挡层上沉积第一钝化层。然后，诸如通过用n 型掺杂剂局部掺杂，在阻挡层中形成栅极、源极和漏极欧姆接触部。hemt沟道与其它结构的隔离优化了hemt的控制。形成栅极、源极和漏极端子，并且沉积金属以形成接触部。可以沉积另一钝化层（未示出），以将例如栅极端子与场板金属化（未
10的沟道）用作常规电容器12的基底金属层。重要的是，通过利用hemt 2deg代替电容器18的基底金属层，消除与掩蔽和沉积基底金属层相关联的处理步骤。此外，在本实施例中，在hemt 10的制造中沉积两个钝化层。至少第二钝化层被另外用作分离电容器18的导电特征（例如，现有技术中的金属层）的介电层。
40.如图3所示，gan hemt 10至少包括衬底、可选的半导体外延成核层、半导体外延沟道层以及半导体外延阻挡层（在异质结处的沟道层中形成2deg），其中，源极、栅极和漏极接触部形成在阻挡层上。通常，沟道和阻挡层可以包括任何半导体材料。本发明的实施例特别适合用于iii族氮化物层。用于iii族氮化物的外延生长的技术已经在例如美国专利号5,210,051；5,393,993；5,523,589和5,292,501中描述。
41.衬底可以例如由蓝宝石（al2o3）、碳化硅（sic）、氮化镓（gan）、硅（si）或其它合适的材料形成。碳化硅比蓝宝石具有与iii族氮化物的更接近的晶格匹配，并且导致更高质量的iii族氮化物膜。碳化硅还具有非常高的热导率，使得碳化硅衬底上的iii族氮化物器件的总输出功率不受衬底的热耗散限制。此外，碳化硅衬底的可用性提供器件隔离的能力以及减小的寄生电容，这使得商用器件成为可能。碳化硅衬底可从位于美国北卡罗来纳州durham的cree公司获得，并且其制造方法在科学文献中以及在美国专利号re.34,861；4,946,547；5,200,022和6,218,680中阐述。
42.成核层可以可选地包括在衬底上，以减小衬底中的sic与沟道层之间的晶格失配。hemt 10中的成核、沟道和阻挡层优选地由iii族氮化物形成。iii族氮化物指代在氮和元素周期表的常规iii族（在国际纯粹与应用化学联合会iupac命名惯例下为13族）中的元素（诸如铝（al）、镓（ga）和铟（in））之间形成的半导体合金。涵盖二元、三元和四元iii族氮化物合金的通式为al
x
inyga
1-x-y
n，其中，0《=x《=1并且0《=y《=1。
43.在一个实施例中，成核层可以由aln形成，并且可以多达约1000
å
厚。成核层可以使用任何已知的方法来形成，所述方法诸如金属有机化学气相沉积（mocvd）、氢化物气相外延（hvpe）或分子束外延（mbe）。在碳化硅衬底上沉积成核层的方法在美国专利号5,393,993；5,523,589和美国专利号5,739,554中阐述。
44.沟道层沉积在成核层上，或者如果成核层不存在，则沉积在衬底上。沟道层延伸超过形成hemt 10所需的区域，并且延伸到其中将形成电容器18的区域中。在一个实施例中，沟道层包括gan，并且在0.5-20nm厚的范围内。沟道层可以由与成核层相同的方法制造。用于iii族氮化物的外延生长的技术已经在例如美国专利号5,210,051；5,393,993；5,523,589和5,292,501中描述。
45.阻挡层直接沉积在沟道层上（在hemt 10区和电容器18区两者上），从而在它们的界面处在沟道层中形成异质结。在一个实施例中，阻挡层包括algan。在一个实施例中，该阻挡层具有约10
å
至约100
å
的厚度。阻挡层中的（较大带隙）材料与沟道层中的（较小带隙）材料之间的带隙差异以及沟道层材料的较大电子亲和势导致2deg在异质结处在沟道层中形成。该2deg形成hemt 10的沟道，并且另外形成由电容器18的基底金属层常规提供的导电性。另外，阻挡层中的一个或多个合金元素（例如，al）可以产生将电子驱动到2deg中的压电电荷，从而增加其载流子密度和迁移率，因此增加hemt 10的跨导和电容器18的电容。在一个实施例中，阻挡层掺杂有n型掺杂剂（例如si），并且合金浓度可以沿着其厚度是渐变的。
46.如上所述，被沉积以形成hemt 10的沟道层和阻挡层延伸超过hemt 10有源区域。
如上所述，通过材料带隙的差异的操作，这些半导体外延层之间的异质结形成高传导2deg区。根据本发明的实施例，利用该导电区来代替常规电容器18的基底金属层。
47.欧姆接触部可以可选地形成在阻挡层中在hemt 10的源极与漏极接触部的位置。这些可以通过用al、si、ti、ni、pt、ta、au以及mo中的一种或多种来掺杂该阻挡层而形成。掺杂可以在范围从0.0005至1微米的厚度内。
48.作为hemt 10的制造的一部分，在阻挡层上沉积钝化层。根据图3的实施例，钝化层（如同沟道层和阻挡层）延伸超过hemt 10的有源区域，并且延伸到其中形成电容器18的区域中。钝化层被蚀刻掉，从而暴露在阻挡层上的用于hemt 10的源极、栅极和漏极接触部的区域、以及该区中的其中形成电容器18的至少一个区域。钝化层可以例如由氮化硅、氧化物或具有高介电常数的任何材料（在本领域中被称为高k电介质）形成。
49.隔离步骤将hemt沟道与其它结构隔离，从而允许hemt 10的较高性能和较大控制。隔离步骤还将底部电极（在这种情况下，在沟道和阻挡层的异质结处的2deg）与其它结构和电路电隔离。
50.在栅极形成步骤中，形成hemt 10的栅极接触部。这可以通过使用至少两个钝化层而用于向电容器18增加表面积。例如，栅极蚀刻可以用于向钝化增加轮廓和表面积，从而实际上增加电容。
51.金属化层产生hemt 10的源极、栅极和漏极接触部。这些接触部在两个步骤中形成。首先，如上所述，在钝化层中开设沟槽以暴露阻挡层表面。然后，在沟槽上沉积金属层以形成与阻挡层表面的肖特基接触部。通过加大金属图案的尺寸，可以形成“t”形接触部。在一个实施例中，第一和第二电容器接触部在相同金属化步骤中形成。第一电容器接触部可以形成在钝化层的蚀刻区域上，其中，金属延伸到阻挡层并与阻挡层形成导电接触。第二电容器接触部可以形成在钝化层的未被蚀刻的区域上，由此它通过介电钝化层与阻挡层（以及下伏2deg）分离。金属接触部可以使用任何合适的材料（诸如ni或au）形成。
52.在一些实施例中，在形成电容器接触部之前，可以在第一钝化层上沉积第二钝化层（未示出）。例如，可能需要该步骤以将栅极接触部与场板隔离。在这些实施例中，第二钝化层可以向电容器18增加附加的介电厚度，这将降低电容密度。这种构造可能在高压应用中是优选的，因为它增加击穿电压，因此增加高压应用中的电容器寿命。第二钝化层可以由氮化硅（si3n4）、氧化硅（sio2）或任何合适的高k介电材料形成。第二钝化层必须在电容器18的与第一钝化层相同的区域中被蚀刻，从而暴露阻挡层以用于与稍后将沉积的一个电容器接触部电接触。
53.可选地，场板可以形成在hemt 10栅极接触部（图3中未示出）上。场板是一种用于改进场效应晶体管（fet）器件在高电场操作下的性能的已知技术。场板应对在fet的正常操作期间在栅极-漏极接入区中出现的大电场。已知在高电场下操作的器件遭受击穿电压、俘获效应、减小的可靠性，所有这些都至少部分地通过场板来减轻。
54.场板化（field plating）依赖于fet器件有源区的垂直耗尽，这实现水平耗尽区的较大延伸。这导致对于给定的偏置电压在器件有源区中的较低电场，从而减轻在高电场下操作fet器件的有害影响中的至少一些。另外，位于栅极漏极接入区中的场板具有调制器件有源区的附加能力。这降低表面陷阱效应，所述表面陷阱效应在大rf信号下损害fet器件操作。在美国专利号7,812,369中描述在fet器件上并且特别地在iii族氮化物hemt器件上制
造场板的方法。
55.美国专利号7,812,369描述场板的形成，该场板与iii族氮化物hemt的阻挡层隔离，至少部分覆盖栅极接触部，并且在从栅极接触部到漏极接触部的距离的一些（但少于全部）上延伸。场板电连接到源极接触部。这种布置减小hemt器件中的峰值电场，从而导致增加的击穿电压和减小的俘获、减小的漏电流以及增强的可靠性。此外，源极连接的场板的屏蔽效应减小栅极到漏极的电容c
gd
，这增强输入-输出隔离。
56.在采用第二钝化层的实施例中，可以在与场板形成相同的金属化步骤中在第二钝化层上形成两个电容器接触部。替选地，可以在单独的处理步骤中形成电容器接触部。该金属层是用于ic上的组件之间的互连以及用于要连接到封装引线的接合焊盘的主导电层。如上所述，电容器接触部之一延伸穿过蚀刻的钝化层（一个或多个）以形成与阻挡层的导电接触；第二电容器接触部形成在钝化层（一个或多个）上。接触部优选地是金属，其可以例如通过蒸发来沉积。合适的金属包括ti、si、zsi、ni、au、al、ta、mo、tin、wsin、pd和pt。接触部可以具有相同或不同的金属层。在掺杂的iii族氮化物半导体器件上形成欧姆接触部的方法在美国专利号9,318,594和美国专利号9,548,206中阐述。
57.在上述任一实施例中，即无论电容器接触部形成在第一钝化层上（如图3所描绘）还是形成在第二钝化层上，电容器18采用沟道/阻挡层异质结的2deg代替基底金属层。即，2deg将第一电容器接触部电延伸到第二电容器接触部之下，其中，一个或多个介电层将两者分离，因此形成电容器18。以这种方式，不需要形成由电介质分离的单独的金属接触部（具有大量的伴随处理步骤以及基底金属层中的已知缺陷风险）。相反，电容器18的两个金属接触部可以在相同金属化处理步骤中形成在相同层级，并且利用2deg代替常规电容器12的基底金属层（如图1所示）。此外，如图3所描绘，正常作为hemt 10的形成的一部分而沉积的钝化层也可以为电容器18提供介电层。hemt 10和电容器18之间的结构特征的这种共享允许在相同ic上共同形成hemt 10和电容器16组件，从而利用许多相同的处理步骤并消除了形成电容器12常规所需的几个附加步骤。
58.图4描绘共同形成的hemt 10和电容器20的变化，其中，通过用n型掺杂剂掺杂阻挡层以增加其导电性，来增强电容器20中的2deg的导电性。公知在源极和漏极接触部的位置之下掺杂阻挡层的隔离区，如图3和4所示，以增强源极和漏极接触部与hemt沟道（由2deg形成）之间的电连接。类似地，可以掺杂阻挡层的其中形成电容器20的区以增加2deg的导电性并形成阻挡层的导电区，这增加了代替电容器20的常规基底金属层起作用的导电性。
59.导电区可以通过如下步骤来形成：用任何n 型掺杂剂来掺杂外延层，并且掺杂到产生足够的导电性以使导电区用作电容器20的基底金属层所必需的任何程度。si和ge是常见的n 型掺杂剂，尽管其它n 型掺杂剂或掺杂剂的组合是可能的。掺杂可以多达1e18cm2，并且优选地为约5e15/cm2。掺杂密度（/cm2）比掺杂区的精确厚度更重要。在一个实施例中，掺杂密度为至少2.5e20/cm2。在一个实施例中，掺杂被限制到非常薄的层（在厚度方面约1至2nm）。在一些实施例中，该区的掺杂浓度可以是渐变的。
60.半导体材料的掺杂可以在材料生长期间和/或之后执行。杂质原子可以被分类为n型或p型，这取决于注入的离子在掺杂材料中分别充当施主（其增加电子的数量）还是充当受主（其增加空穴的数量）。所得到的材料可以被表征为n型或p型，这取决于材料中的掺杂剂的主要类型。
61.离子注入是用杂质掺杂半导体层的公知方法。在离子注入工艺中，离子化的杂质原子在高真空下通过电场朝向靶层加速，在靶层处它们得以注入。导向靶层的离子数量被称为剂量，其通常以离子/cm2表示。离子以通常用电子伏特（ev）表示的能级加速。注入层中的离子的分布取决于注入的剂量和能量（有时被称为注入条件）以及注入的离子的类型、离子被注入到的材料的类型、注入的角度和其它因素。注入的离子通常形成在特定深度处具有峰值浓度的浓度分布（即，“注入范围”）。
62.离子注入用于选择性地掺杂晶体材料以便在材料中形成期望的区，诸如p-n结、高导电接触区、场扩展区等。通常，在将杂质注入到半导体层中之后，期望在高温下对注入的杂质进行退火，即所谓的激活退火。激活退火可以修复由高能离子注入到半导体晶格中引起的损伤。注入损伤可以例如包括半导体晶格内的断裂和/或重新排列的化学键。激活退火也可以帮助注入的杂质离子在晶格中找到合适的位置，在该位置处离子可以适当地充当受主和/或施主。
63.掺杂区可以形成为在iii族氮化物外延层中的n 注入区。例如硅、硫或氧的杂质离子被注入到外延层中，使得注入离子的至少一部分达到停留在掺杂区内。注入工艺可以包括多个注入步骤以提供净的注入掺杂剂轮廓。例如，注入工艺可以包括在第一组注入条件下执行的第一注入步骤和在第二组注入条件下执行的后续注入步骤。可以执行多于两个注入步骤。在一些实施例中，可以在室温下执行注入。注入能量和剂量可以被选择以提供实现期望的导电性的注入轮廓。
64.在形成掺杂区之后，可以通过激活退火来激活注入。激活退火可以在惰性气氛中执行，该惰性气氛包括例如n2和/或ar。可以在足以激活注入的掺杂剂离子但比半导体层劣化所处的温度小的温度下执行激活退火。在一些实施例中，可以在约1000℃到约1300℃的温度下执行激活退火。可以原位和/或在单独的退火室中执行激活退火。根据退火温度，可以执行激活退火至少约30秒或更多。例如，在约1300℃的快速热退火（rta）可以执行约30秒，而在约1000℃的炉退火可以执行约30分钟。激活时间和温度的特定选择可以根据所涉及的材料类型和所采用的特定注入条件而变化。在特定实施例中，退火时间可以在约30秒到约30分钟的范围内。掺杂gan的方法在美国专利号9,318,594中阐述。
65.如果区域通过蚀刻暴露并在外延生长期间再生长到适当的掺杂剂，那么，掺杂区也可以以其它方式（诸如在层的外延生长期间掺杂）形成。si和ge是常见的n型掺杂剂。优选地，掺杂浓度尽可能高而不引入晶体缺陷。例如，在一个实施例中，1e18至1e20/cm3是掺杂浓度的期望范围。
66.使用hemt 10的2deg代替电容器18、20的下金属层（无论阻挡层是掺杂的（图4）还是未掺杂的（图3））仅是在hemt 10和电容器18、20之间共享结构特征的一个示例。例如，图5a-5d描绘在电容器基底层接触部（接触部1）和与hemt共享的导电下层之间的四种不同可能形式的接触部。
67.图5a（其对应于图3）描绘电容器基底层接触部，其通过钝化层（其用作电容器介电层）的蚀刻部分与hemt的阻挡外延层进行物理和电接触。
68.图5b（其与图4类似）也描绘与hemt的阻挡外延层进行物理和电接触的电容器基底层接触部。然而，在该实施例中，阻挡层和沟道层的一部分掺杂有n型掺杂剂以增强导电性。注意，与图4的相对浅的掺杂区不同，在该实施例中，掺杂延伸到沟道层中，并且包括在沟道
和阻挡层的异质结处形成的2deg。
69.图5c描绘另一实施例，其中，蚀刻阻挡层以及钝化层，从而暴露沟道层。然后形成电容器基底层接触部以向下延伸到hemt的沟道外延层并且与hemt的沟道外延层进行物理和电接触。由于阻挡层被去除以允许接触，所以没有2deg形成在沟道层的该区上，因为不存在具有带隙的所需差异的异质结。在这种情况下，沟道层本身在钝化（介电）层下形成导电区域，代替常规的电容器基底金属层。
70.图5d描绘又一实施例，其中，电容器基底层接触部延伸到hemt沟道层。在该实施例中，在接触部下的沟道层的区掺杂有n型掺杂剂以增强导电性。
71.图6描绘在hemt 10和电容器22之间共享结构特征的又一选项。在这种情况下，在钝化层上形成仅一个专用电容器接触部（接触部1），该钝化层形成电容器22的电介质。电容器基底层接触部是与hemt源极接触部相同的金属接触部。该接触部与阻挡层（在这种情况下，由于选择性掺杂，该阻挡层具有增强的导电性）进行物理和电接触。既用作hemt源极接触部又用作电容器基底层接触部的单个金属接触部向形成在沟道层中的hemt 2deg提供导电性。在其中电容器端子连接到hemt源极端子的实施例中，图6的实施例不仅节省了形成专用电容器基底层接触部所需的蚀刻和准备，而且另外节省了在两个组件之间进行其它电连接所需的布线层金属化，其中，伴随减小寄生电容和其它布线效应。
72.图7描绘了共享hemt 2deg的结构特征作为基底导电层的电容器24，其中，添加了形成在第二电容器接触部上的接合线金属化焊盘（为了清楚起见，未示出hemt 10的细节）。如本领域中已知的，接合线可以由au、al或其它合适的材料形成。在另一实施例中，可以不需要附加的金属化步骤，并且接合线可以直接接合到电容器24的接触部2。
73.图8描绘在集成电路上共同形成hemt 10和电容器14、18、20、24的方法100中的步骤，其中，两个组件的一个或多个结构特征被共享。在这种情况下，hemt 10的2deg也用作电容器14、18、20、24的基底层。另外，单个介电层形成步骤形成了hemt 10的钝化层和电容器14、18、20、24的介电层两者。
74.例如，在衬底、成核层或下伏半导体外延层上沉积半导体外延沟道层（框102）。在沟道层上沉积半导体外延阻挡层（框104）。阻挡层具有比沟道层更高的带隙，由此在沟道层中在与阻挡层的异质结处形成2deg。在阻挡层上沉积至少第一介电层（框106）。蚀刻第一介电层以暴露在选择的区域中的阻挡层（框108）。在2deg的第一区上的第一、第二和第三暴露区域上沉积金属，以形成hemt的源极、栅极和漏极接触部，其中，2deg的第一区是hemt 10的沟道（框110）。在2deg的第二区上的第四暴露区域上沉积金属，以形成电容器14、18、20、24的第一接触部，其中，2deg的第二区电连接到第一电容器接触部（框112）。在2deg的第二区上的介电层的未暴露区域上沉积金属，以形成电容器14、18、20、24的第二接触部。第二接触部通过介电层与2deg的第二区分离，由此形成电容器14、18、20、24（框114）。如图8所指示，步骤112和114可以在相同金属化工艺步骤中发生，从而与现有技术中已知的技术相比，显著简化了电容器14、18、20、24的构造。
75.在一个实施例中，“折叠”电容器26包括发明的“集成”电容器结构（如此称呼是因为它与hemt 10共享特征并因此与hemt 10集成）与常规电容器结构的组合，以增加电容密度同时保持常规电容器的硅覆盖区（footprint）。图9描绘这种折叠的电容器24。
76.首先，如上所述，形成集成电容器结构。hemt 10的外延层延伸超过hemt 10区域，
并且2deg（或其它hemt 10结构，诸如掺杂的外延层）形成集成电容器结构的基底层导体。在阻挡层上形成第一钝化层，并在一个位置中蚀刻掉第一钝化层以提供对外延层的接入。通过金属化工艺形成金属接触部（在图9中标记为接触部1和接触部2）；这些形成集成电容器的接触部。特别地，接触部1是基底层接触部，而接触部2（通过第一（介电）钝化层与导电2deg分离）是集成电容器的上层接触部。
77.然后在接触部1和接触部2两者上沉积第二钝化层，并蚀刻掉第二钝化层以暴露这两个接触部。注意，接触部2在比提供连接点所需的区域更大的区域上横向延伸。根据一个实施例，该金属接触部提供了将正常被认为是形成在集成电容器上的常规电容器的基底层的接触部。接触部2'沉积在第二钝化层上，并与接触部2形成电连接。类似地，接触部1'也沉积在第二钝化层上的蚀刻以暴露接触部1的位置，并与接触部1形成电连接。与接触部2类似，接触部1'在比提供连接点所需的区域更大的区域上横向延伸。特别地，接触部1'至少部分地上覆接触部2——由第二（介电）钝化层分离。金属沉积物接触部2和接触部1'（由电介质（第二钝化层）分离）的相互面对部分形成常规电容器的电结构。
78.集成电容器结构和上覆常规电容器结构一起形成“折叠”的电容器26。如图9中的粗虚线所描绘，“上”导体由接触部2'和接触部2形成。如图9中的粗实线所描绘，基底或“下”导体由hemt 10的接触部1'、接触部1和2deg（或其它外延结构）形成。在所有点处，这两个导电路径由介电材料（钝化2和钝化1层的部分）分离。因此，折叠电容器26具有水平折叠的或“c”形状。当然，在该上下文中，术语“上”和“下”仅用于参考，因为所暗示的空间关系仅相对于集成电容器结构是属实的（并且对于常规电容器结构是相反的）。
79.由于常规电容器结构在集成电容器结构上的这种堆叠，折叠电容器26的电容密度增加，而不占据比常规电容器将所需的更大的硅覆盖区。此外，对于集成电容器结构共享hemt 10的2deg（或其它外延结构）的优点带给折叠电容器26，因为避免了整个金属化层。
80.本发明的实施例呈现与现有技术的集成电路电容器12相比的许多优点。特别地在应用于iii族氮化物hemt 10时，利用导电2deg和/或掺杂或未掺杂的外延层作为基底导电层的电容器14、18、20、22、24、26避免了基底金属层的蒸发沉积的有害影响，诸如可能减小产量的金吐物和粗糙形态。另外，与hemt 10共享结构特征可以消除一个或许多工艺步骤，诸如与制造基底金属层相关联的那些工艺步骤，从而减小成本和复杂性并且还增加产量。在一些实施例中，在发明的集成电容器结构上形成常规电容器结构增加了电容密度，而不增加硅覆盖区。
81.当然，在不脱离本发明的基本特性的情况下，本发明可以以除了在本文中具体阐述的方式之外的其它方式来实现。本实施例在所有方面将被认为是说明性的而非限制性的，并且落在所附权利要求的含义和等效范围内的所有改变旨在被包含在其中。
再多了解一些
本文用于创业者技术爱好者查询，仅供学习研究，如用于商业用途，请联系技术所有人。
