单片LED像素的制作方法

emitting diode，led)像素的改进方法。


技术实现要素：

10.本发明人已经意识到，通过减少要组装以形成显示器的部件数量来减少led显示器的组装时间是合乎需要的。特别地，本发明人已经意识到，为rgb显示器拾取和放置单独的红色、绿色和蓝色led的组装过程是耗时的。
11.根据本公开的第一方面，提供了一种形成用于led显示器的单片led像素的方法。所述方法包括：
12.i)在牺牲基片上形成包括iii族氮化物的共同半导体层；
13.ii)在所述共同半导体层的与所述牺牲基片相反的一侧上的所述共同半导体层的表面上形成发光二极管(led)子像素的阵列，所述led子像素的阵列的每个led子像素包括iii族氮化物层的堆叠；
14.iii)在所述led子像素的阵列上形成平坦化介电层，以提供大致与所述共同半导体层的表面对齐的平坦化介电表面；
15.iv)通过从所述平坦化介电表面向所述牺牲基片蚀刻像素限定沟槽的网格，来将led子像素的阵列划分为多个单片led像素，其中每个单片led像素包括在所述共同半导体层上单片地形成的led阵列的至少两个led子像素；
16.v)在像素沟槽和平坦化表面上形成牺牲介电层，以形成大致与所述共同半导体层的表面对齐的结合(bonding)表面；
17.vi)将处理基片结合到所述牺牲介电层的结合表面；
18.vii)穿过所述牺牲基片的厚度选择性地移除所述牺牲基片的与所述像素限定沟槽的网格对齐的第一部分，以分离每个所述单片led像素；
19.viii)形成对于每个单片led像素的光提取特征(light extraction feature)，包括：选择性地移除所述牺牲基片的与每个所述led子像素对齐的第二部分；以及
20.ix)移除所述牺牲介电层，以将每个单片led像素与所述处理基片分离。
21.根据第一方面的方法，形成多个单片led像素。单片led像素可以各自适用于led显示器的组装。每个单片led像素包括多个led子像素，单片led像素的每个led子像素具有相关联的光提取特征。因此，每个单片led像素可以包括在共同半导体层上单片地形成的多个led器件。一旦分离，单片led像素可以例如使用拾取和放置方法而被组装以形成显示器。通过单片地形成多个led器件(led子像素)，可以减少要组装以形成显示器的分立部件的数量。
22.第一方面的方法在包括iii族氮化物的共同半导体层上形成多个单片led子像素。所述共同半导体层形成在牺牲基片上。根据第一方面的方法提供了通过提供牺牲基片和处理基片来处理共同半导体层的两个主表面。牺牲基片提供初始基片，在所述初始基片上，可以形成共同半导体层和led子像素。led子像素可以随后附接到处理基片，以允许移除牺牲基片的部分，以便在共同半导体层的相对侧上形成光提取特征。通过处理共同半导体层的两个主表面，可以在共同半导体层上单片地形成多个led子像素。
23.在下文中，更详细地定义了本发明的不同方面。这样定义的每个方面可以与任何其他方面或多个方面组合，除非明确相反的指示。具体而言，被指示为可选的或有利的任何
特征可以与被指示为任选或有利的任何其他特征或多个特征组合。
24.在一些实施例中，共同半导体层可以包括n型掺杂的iii族氮化物。例如，在一些实施例中，共同半导体层可以包括gan和n型掺杂剂，例如si或ge。共同半导体层可以具有至少500nm的厚度(在垂直于牺牲基片的方向上)。共同半导体层的厚度可以不大于5μm(在垂直于牺牲基片的方向上)。
25.牺牲基片可以由这样的基片形成：该基片被配置为提供牺牲基片表面，该牺牲基片表面具有适合iii族氮化物层在其上生长的面内晶格常数。例如，牺牲基片可以包括蓝宝石或硅基片。
26.在一些实施例中，每个led子像素被配置为产生具有至少380nm的第一波长的光。因此，每个led子像素可以产生可见光。在一些实施例中，每个led子像素被配置为产生具有不大于490nm的第一波长的光。因此，每个led子像素可以产生基本上蓝色的可见光。在本公开中，在led被称为产生特定波长的光时，可以理解这是指由led产生的光的峰值波长。
27.在一些实施例中，每个led子像素的每个iii族氮化物层包括alingan、algan、ingan和gan中的一者或多者。如本文所用，通过其组成成分对物种的任何引用包括其所有可用的化学计量。因此，例如，algan包括其所有合金，例如al
x
ga
1-x
n，其中x不等于1或0。每个层的化学计量可以根据特定层的功能而变化。
28.例如，在一些实施例中，每个led子像素可以包括iii族氮化物层的超点阵(superlattice)、被配置为产生光的有源层(active layer)、电子阻挡层，和一个或多个p型半导体层。有源层可以包括一个或多个量子阱层，量子阱层被配置为产生光。
29.led子像素的阵列可以形成为规则间隔阵列。规则间隔阵列可以类似于用于圆形(或多边形)的紧密堆积的任何配置，例如正方形堆积或六边形堆积。阵列内的每个led子像素可以是椭圆形的或多边形。在一些实施例中，每个led子像素可以是具有不多于六条边的多边形。
30.在一些实施例中，平坦化介电层可由多个钝化层形成。每个钝化层可以包括电介质，例如二氧化硅或氮化硅。平坦化介电层可以经受化学机械抛光工序，以提高平坦化介电表面的平滑度(即，减小表面粗糙度)。
31.在一些实施例中，在形成平坦化介电层之后，选择性地移除平坦化介电层的第三部分，并在每个led子像素的阳极与平坦化介电表面之间形成阳极接触敷金属(anode contact metallisation)。在一些实施例中，在形成平坦化介电层之后，选择性地移除平坦化介电层的第四部分，并在共同半导体层和平坦化介质表面之间为每个单片led像素形成共同阴极接触敷金属(common cathode contact metallisation)。
32.在一些实施例中，共同阴极接触敷金属的形成一部分平坦化介电表面的表面与形成每个单片led像素的至少一个led子像素重叠。因此，单片led像素的每个led子像素可以以节省空间的方式提供有电接触。
33.在一些实施例中，每个单片led像素的led子像素中的一者比每个单片led像素的另一个led子像素在共同半导体层上的表面积大。
34.在一些实施例中，像素限定沟槽可以在牺牲基片的表面上具有至少500nm的宽度(在相邻单片led像素之间的方向上)。因此，像素限定沟槽可以将牺牲基片上的每个单片led像素与相邻单片led像素分离。因此，像素限定沟槽可以围绕(即，包围)牺牲基片上的每
个单片led像素的周边。
35.在一些实施例中，牺牲介电层可以包括二氧化硅或氮化硅中的一种或多种。牺牲介电层可以形成为基本上连续的间隙填充层。因此，牺牲介电层可以被设置为填充任何间隙或空隙以提供结合表面。因此，所形成的结合表面可以是与共同半导体层的表面对齐的基本上连续的平坦表面。在一些实施例中，结合表面平行于共同半导体层的表面。在一些实施例中，牺牲介电层被形成为使得其在平坦化表面上具有至少500nm的厚度。可以理解，由于中间结构的不均匀的本质，其他区域中的牺牲介电层的厚度可以更厚(或更薄)。在一些实施例中，牺牲介电层被形成为使得其在平坦化表面上的厚度不大于2μm。
36.在一些实施例中，每个单片led像素包括在共同半导体层上单片地形成的led阵列的至少三个或至少四个led子像素。例如，在一个实施例中，每个单片led像素可以包括方形堆叠阵列的四个led子像素。
37.在一些实施例中，处理基片可以通过直接结合(即融合结合)而被结合到牺牲介电层的结合表面。例如，处理基片可包括牺牲处理介电层，牺牲处理介电层与结合表面接触以形成结合。例如，在一些实施例中，处理介电层可以包括sio2或sin
x
。
38.在一些实施例中，处理基片是测试基片。测试基片可以被配置为形成与每个led子像素的电连接，使得可以并行地测试每个led子像素。例如，在一些实施例中，测试基片可以包括电子基片，电子基片包括电子测试电路，电子测试电路被配置为向单片电子器件阵列的每个单片电子器件提供电力。
39.在结合工序之后，测试基片可以被配置为通过从测试基片向led子像素阵列提供电力以测试每个led子像素来测试每个led子像素。因此，可以使用集成到形成单片led像素的方法中的测试工序来并行地测试每个led子像素。
40.在一些实施例中，处理基片可以是可重复使用的处理基片(或可重复使用的测试基片)。因此，在移除牺牲介电层之后，可在根据第一方面的另一方法中再次使用处理基片。处理基片包括处理介电层时，处理介电层可以是牺牲处理介电层。因此，移除牺牲介电层的工序也可以是移除牺牲处理介电层。因此，通过在处理基片上形成新的牺牲处理介电层，处理基片可以进一步被处理以使其可重复使用。
41.在一些实施例中，为每个单片led像素形成光提取特征包括：选择性地移除牺牲基片的与每个led子像素对齐的第二部分，以形成对于每个led子像素的容器容积；在每个单片led像素的至少一个容器容积中提供第一颜色转换层。第一颜色转换层被配置为吸收第一波长的光并发射比第一波长长的第一转换光波长的转换光。在一些实施例中，第一转换光波长为至少500nm。因此，单片led像素可以包括发射具有第一波长的光的led子像素和发射具有第一转换光波长的光的led子像素。在一些实施例中，第一转换光波长可以不大于650nm。因此，单片像素可以被配置为提供具有从红色、绿色或蓝色led中选择的颜色的可见光。
42.在一些实施例中，第二颜色转换层设置在每个单片led像素的容器容积中的至少一个其它容器容积中，第二颜色转化层被配置为吸收第一波长的光并发射比第一转换光波长长的第二转换光波长的转换光。因此，根据第一方面的单片led像素可以被配置为发射包括三个不同波长(第一波长、第一转换光波长、第二转换光波长)的光。
43.在一些实施例中，第一颜色转换层和/或第二颜色转换层包括磷光体、有机分子或
量子点。因此，第一和/或第二颜色转换层可以被提供为转换第一波长的光，使得单片像素可以发射具有不同波长的组合的光。
44.在一些实施例中，为每个单片led像素形成光提取特征包括：穿过牺牲基片的厚度选择性地移除牺牲基片的第二部分，使得共同半导体层的表面的第一部分暴露。因此，可以选择性地移除牺牲基片，以形成单片led像素的发光侧。
45.在一些实施例中，为每个单片led像素形成光提取特征包括：将共同半导体层的表面的第一部分图案化为具有散射特征，该散射特征被配置为增加每个led子像素的光提取效率。因此，共同半导体层可以被进一步处理以提高led子像素的效率。
46.在一些实施例中，形成的每个单片led像素可以是单片微型led像素。因此，每个led子像素可以是尺寸不大于100μm x 100μm的微型led子像素。在一些实施例中，共同半导体层上的每个led子像素的表面积可以限定不大于100μm x 100μm的面积。在一些实施例中，共同半导体层上的每个led子像素的表面积可限定不大于50μm x 50μm、30μm
×
30μm，20μm x20μm或10μm x10μm的面积。
47.根据本公开的第二实施例，提供了一种用于led显示器的单片发光二极管(led)像素。单片led像素包括：共同半导体层、牺牲基片、led子像素的阵列、平坦化介电层，和光提取特征。共同半导体层包括设置在牺牲基片上的iii族氮化物。led子像素的阵列设置在共同半导体层的与牺牲基片相反的一侧上的共同半导体层的表面上。led子像素的阵列的每个led子像素包括iii族氮化物层的堆叠。平坦化介电层设置在led子像素的阵列上，以提供大致与共同半导体层的表面对齐的平坦化介电表面。平坦化介电层、共同半导体层和牺牲基片限定了蚀刻侧壁，该蚀刻侧壁围绕单片led像素的发光表面。光提取特征包括第一开口，第一开口设置为穿过与每个led子像素对齐的牺牲基片的厚度。
48.因此，根据本公开的第二方面的单片led像素可以通过根据第一方面的方法形成。
49.在一些实施例中，光提取特征还包括：为每个led子像素形成容器容积的第一开口，以及第一颜色转换层设置在至少一个所述容器容积中。所述第一颜色转换层被配置为吸收第一波长的光并发射比第一波长长的第一转换光波长的转换光。在一些实施例中，第一转换光波长为至少500nm和/或不大于650nm。
50.在一些实施例中，第二颜色转换层设置在单片led像素的至少一个其它容器容积中。在一些实施例中，第二颜色转换层被配置为吸收第一波长的光并发射比第一转换光波长长的第二转换光波长的转换光。在一些实施例中，第二转换光波长为至少550nm和/或不大于680nm。
51.在一些实施例中，第一颜色转换层和/或第二颜色转换层包括磷光体、有机分子或量子点。
52.在一些实施例中，每个led子像素被配置为产生具有至少380nm和/或不大于490nm的第一波长的光。
53.在一些实施例中，用于每个单片led像素的光提取特征还包括光散射特征，光散射特征形成在共同半导体层的表面的第一部分上，该共同半导体层的表面的第一部分与牺牲基片的每个第一开口对齐，光散射特征被配置为增加每个led子像素的光提取效率。
54.在一些实施例中，平坦化介电层包括第二开口，在该第二开口中，在每个led子像素的阳极和平坦化介电表面之间设置有阳极接触敷金属。在一些实施例中，平坦化介电层
包括第三开口，在该第三开口中，在共同半导体层和平坦化介电表面之间设置有共同阴极接触敷金属。
55.在一些实施例中，共同阴极接触敷金属的形成一部分平坦化介电表面的表面与形成每个单片led像素的led子像素中的至少一者重叠。
56.在一些实施例中，单片led像素的一个led子像素比单片led像素的另一个led子像素在共同半导体层上具有更大的表面积。
57.在一些实施例中，共同半导体层上的每个led子像素的表面积可限定不大于100μm x100μm的面积。因此，在一些实施例中，单片led像素可以是单片微型led像素。例如，在一些实施例中，单片微型led像素可以限定不大于100μm x 100μm的发光表面。
附图说明
58.现在将结合以下非限制性附图描述本公开。当结合附图考虑时，通过参考详细描述，本公开的进一步优点是显而易见的，附图不是按比例的，以便更清楚地显示细节，其中相似的附图标记在遍及多个视图内指示相似元件，并且其中：
59.图1显示了根据本公开实施例的单片led像素的发光侧的轴测图；
60.图2显示了图1的单片led像素的接触侧的平面图；
61.图3显示了根据本公开实施例的形成单片led像素的方法中的第一中间步骤；
62.图4显示了根据本公开实施例的形成单片led像素的方法中的第二中间步骤；
63.图5显示了根据本发明实施例的形成单片led像素的方法中的第三中间步骤；
64.图6显示了根据本公开实施例的形成单片led像素的方法中的第四中间步骤；
65.图7显示了根据本公开实施例的形成单片led像素的方法中的第五中间步骤；
66.图8显示了根据本公开实施例的形成单片led像素的方法中的第六中间步骤；
67.图9显示了根据本公开实施例的形成单片led像素的方法中的第七中间步骤；
68.图10显示了根据本公开实施例的形成单片led像素的方法中的第八中间步骤；
69.图11显示了根据本公开实施例的形成单片led像素的方法中的第九中间步骤；
70.图12显示了根据本公开实施例的形成单片led像素的方法中的第十中间步骤；
71.图13显示了根据本公开实施例的形成单片led像素的方法中的第十一中间步骤；
72.图14显示了根据本公开实施例的形成单片led像素的方法中的第十二中间步骤；
73.图15显示了根据本公开实施例的形成单片led像素的方法中的第十三中间步骤；
74.图16显示了根据本公开实施例的形成单片led像素的方法中的第十四中间步骤；
75.图17显示了根据本公开实施例的形成单片led像素的方法中的第十五中间步骤；
76.图18显示了根据本公开实施例的形成单片led像素的方法中的第十六中间步骤；
77.图19显示了根据本公开实施例的单片led像素；
78.图20显示了与图4的中间步骤对应的中间步骤沿线b-b’的横截面；
79.图21显示了与图5的中间步骤对应的中间步骤沿线b-b’的横截面；
80.图22显示了与图7的中间步骤对应的中间步骤沿线b-b’的横截面；
81.图23显示了与图9的中间步骤对应的中间步骤沿线b-b’的横截面；
82.图24显示了与图10的中间步骤对应的中间步骤沿线b-b’的横截面；
83.图25显示了与图10的中间步骤对应的中间步骤沿线b-b’的横截面，还包括牺牲介
电层；
84.图26显示了与图11的中间步骤对应的中间步骤沿线b-b’的横截面；
85.图27显示了与图13的中间步骤对应的中间步骤沿线b-b’的横截面；
86.图28显示了与图14的中间步骤对应的处理基片步骤沿线b-b’的横截面；
87.图29显示了与图17的中间步骤对应的中间步骤沿线b-b’的横截面；和
88.图30显示了沿b-b’线的单片led像素的横截面。
具体实施方式
89.根据本公开的第一实施例，提供了单片led像素1。单片led像素1可以包括多个led子像素10、20、30。图1中示出了第一实施例的单片led像素的轴测示意图。图1的单片led像素包括三个led子像素10、20和30。三个led子像素10和20、30各自被配置为发射不同(峰值)波长的光。
90.图2示出了单片led像素1的平面图。接着，形成单片led像素1的方法将会参考图3至19和图20至30进行描述。图3至19示出了在形成单片led像素1的方法中的中间步骤期间沿着图2中所示的线a-a’的单片led像素的横截面。图20至30示出了在形成单片led像素1的方法的中间步骤期间沿着图2中所示的线b-b’的单片led像素的横截面。
91.根据第一实施例的形成单片led像素1的方法包括形成led子像素的中间阵列100。led子像素的中间阵列100包括形成在牺牲基片101上的多个led子像素103。
92.为了形成led子像素的中间阵列100，在牺牲基片101的第一主表面131上形成包括iii族氮化物的共同半导体层102。因此，形成单片led像素1的方法包括在牺牲基片101上形成包含iii族氮化合物的共同半导体102层。
93.牺牲基片101可以包括硅基片、碳化硅基片或蓝宝石基片。在图3的实施例中，牺牲基片101包括硅基片，该硅基片上形成有多个iii族氮化物缓冲层。
94.如图3所示，共同半导体层102可以形成在牺牲基片101的表面上作为基本上连续的膜。因此，共同半导体层102基本上覆盖牺牲基片101的所有表面。共同半导体层102可以包括n型掺杂的iii族氮化物半导体。例如，在图3的实施例中，共同半导体层102包括gan。图3中的共同半导体层102可以用任何合适的n型掺杂剂(例如si或ge)来进行n型掺杂。可以通过用于形成iii族氮化物的任何合适方法(例如金属有机化学气相沉积(metal-organo chemical vapour deposition，mocvd)或分子束磊晶(molecular beam epitaxy，mbe))将共同半导体层102形成在牺牲基片101上。
95.接下来，可以在共同半导体层102的表面132上形成led子像素的阵列。led子像素的阵列形成在共同半导体层102的与牺牲基片101相反的一侧上。每个led子像素103包括iii族氮化物层的堆叠。各种用于形成led子像素阵列的方法对于技术人员是已知的。
96.在图3的实施例中，led子像素阵列由iii族氮化物层的连续堆叠140形成。iii族氮化物层的沉积态连续堆叠140基本上覆盖了共同半导体层102的所有第二主表面132。随后，可以使用选择性移除工序对iii族氮化物层的连续堆叠140进行图案化，以限定led子像素103的阵列。一种可能的选择性移除工序包括使用光刻工序用掩模(mask)层涂覆iii族氮化物层的连续堆叠140，并蚀刻iii族氮化物层的连续堆叠140的待选择性移除的区域。在本公开的图4中示出了生成的led子像素103的阵列的示例。
97.在一些实施例中，例如如图3所示，iii族氮化物层的连续堆叠140可以包括iii族氮化物层的超点阵155、被配置为产生光的有源层156、电子阻挡层157和一个或多个p型半导体层158。有源层可以包括一个或多个量子阱层，所述量子阱层被配置为产生光。在图3的实施例中，每个led子像素的有源层被配置为产生具有至少380nm且不大于490nm的波长的光。
98.因此，由iii族氮化物层的连续堆叠140形成的每个led子像素103可以包括iii族氮化物层的超点阵155、配置为产生光的有源层156、电子阻挡层157和一个或多个p型半导体层158。led子像素的每个层的形成对于技术人员是已知的，例如，如至少gb 1811109.6中进一步讨论的。
99.虽然图3和图4的实施例使用选择性移除工序来限定led子像素的阵列，但应理解，本公开的方法不限于此类led子像素。例如，可使用选择性区域生长方法来限定包括iii族氮化物层堆叠的led子像素的阵列。合适的选择性区域生长方法的进一步细节可至少在gb1811109.6中找到。
100.如图4所示，每个led子像素103形成从共同半导体层102延伸的台面(mesa)结构。在共同半导体层102上每个led子像素103与其他led子像素103间隔开。如图4中所示，每个led子像素103之间的间隔可以不同。在图4的实施例中，用于形成同一单片led像素1的子像素的相邻led子像素103之间的间隔可以小于不同单片led像素的相邻led子像素之间的间隔。
101.在形成多个led子像素103之后，中间阵列100可以被进一步处理以包括对每个led子像素103的电接触。应当理解，技术人员知道用于形成对半导体器件的电接触的各种方法。因此，在形成单片led像素的方法期间，可以在不同阶段形成电接触。因此，涉及单片地形成包括多个led子像素的单片led像素的本公开不限于任何特定布置的电接触或形成电接触的方法。
102.如图5所示，多个第一电接触106可以形成在共同半导体层102上。第一接触层106被配置为提供与共同半导体层102的电接触。在一些实施例中，可以为每个单片led像素1提供单个第一接触层(即，共同接触)，或者在一些实施例中，可以为每个led子像素103提供第一接触层106。如图5所示，为每个led子像素103提供第一接触层106。第一接触层106可以包括用于形成与共同半导体层102欧姆接触的任何合适的材料。例如，第一接触层106可以包括钛、铝、氮化钛、金或铜中的一者或多者。在图5的实施例中，第一接触层106可以使用热蒸发来沉积，并且使用光刻法来图案化，使得第一接触层106设置在共同半导体层102上的led子像素103之间的空间中。在图5的实施例中，第一接触层106可在其形成后退火，以改善第一接触层106与共同半导体层102之间的接触的导电性。
103.接下来，可以在多个led子像素103上方形成第一钝化层107。第一钝化层107可以包括绝缘层，例如电介质。例如，在图5的实施例中，第一钝化层107可以包括二氧化硅或氮化硅。第一钝化层107可以使用等离子体增强化学气相沉积工艺、化学气相沉积工艺、物理气相淀沉积工艺、蒸发或原子层沉积来形成。
104.在形成第一钝化层107之后，可以使用例如光刻和蚀刻等的选择性移除工序通过第一钝化层107形成多个开口。可以提供该多个开口以提供用于形成与共同半导体层102和led子像素103的p型半导体层的电连接的区域。例如，在图5的实施例中，提供第一钝化层
107中的多个第一开口141，以允许形成与第一接触层106(即，及与共同半导体层102的电连接)接触的阴极接触层109，以及形成多个第二开口142，以允许形成与led子像素103的p型半导体层电接触的阳极接触层108。
105.阳极接触层108可以形成在led子像素103的p型半导体层上的第二开口142中。阳极接触层108可以被配置为与led子像素103的p型半导电层形成欧姆接触。例如，在一些实施例中，阳极接触层可以包括镍、银、钛、或氮化钛中的一种或多种。第二接触层108可以使用蒸发技术形成，并使用光刻方法图案化。因此，阳极接触层108可以设置成与钝化层中的多个第二开口142对齐，该第二开口与每个led子像素103的每个p型半导体层对齐。
106.在一些实施例中，每个单片led像素1的共同半导体层102可以被进一步处理，以提供串扰(cross-talk)减少特征。例如，在图1的实施例中，共同半导体层102经受选择性移除工序，以移除共同半导体层102的在每个单片led像素1的落在每个led子像素之间的区域中的部分。因此，共同半导体层102的在单片led像素1的两个相邻led子像素103之间的部分(即，未被相邻led子像素103覆盖的部分)可以被选择性地移除。图6中示出了这种串扰减少特征的示例，其中通过选择性移除工序来形成串扰减少沟槽111。如图6所示，使用选择性移除工序(即，蚀刻工序)从共同半导体层102的第二表面132向牺牲基片101的第一表面131蚀刻串扰减少沟槽111。串扰减少沟槽设置在形成部分单片led像素1的相邻led子像素103之间的区域中。有效地，串扰减少沟槽111用于分离共同半导体层102的与每个子像素103相对应的区域。这转而可以防止或减少来自一个led子像素103的光跨共同半导体层102行进，并通过另一个led子像素103的光提取特征发射。
107.可以使用任何合适的技术人员已知的光刻和蚀刻技术来形成串扰减少沟槽111，例如反应离子蚀刻(reactive ion etching，rie)或电感耦合等离子体蚀刻(inductively coupled plasma etching，icp)。
108.在形成可选的串扰减少特征之后，在led子像素的中间阵列100上方形成平坦化介电层。由于led子像素的中间阵列的拓扑结构(例如，串扰减少特征，led子像素130)和形成电接触的工序，可在一个或多个工序步骤中形成平坦化介电层。图7、8和9提供了根据第一实施例的形成平坦化介电层的方法的一个示例。技术人员将理解，形成平坦化介电层的其他方法是技术员已知的。
109.根据第一实施例，可以在图6所示的led像素的中间阵列上方形成第二钝化层112。第二钝化层112可以包括绝缘电介质，例如二氧化硅或氮化硅。第二钝化层112可以以与第一钝化层107类似的方式形成。第二钝化层112可以形成在中间结构上方，以提供第一平坦化表面215，该第一平坦化表面215大致与牺牲基片101的第一表面131对齐，在牺牲基片101上形成单片led像素1。第二钝化层112可以以这样的方式形成，即填充串扰减少沟槽111并也延伸超过led子像素103的暴露表面。
110.在形成第二钝化层112之后，可以在第二钝化层112中形成多个第三开口143，以形成第一接触敷金属114，以形成与阳极接触层和/或阴极接触层108、109的电接触。多个第三开口可以从钝化表面215延伸到第一和/或第二接触层106、108。图8中示出了这样的第一接触敷金属的示例，其中为每个第二接触层108形成第一接触敷金属114。
111.作为根据第一实施例形成平坦化介电层的一部分，在钝化表面215上形成第三钝化层115，例如如图9所示。第三钝化层115可以以与第二钝化层112类似的方式形成。第三钝
化层115在第三钝化层115的与第二钝化层112相反的一侧上提供第三钝化层表面217。
112.与第二钝化层112类似，第三钝化层115可进一步包括多个第四开口144，该多个第四开口144与每个led子像素对齐，用于提供接触敷金属。第四开口144随后可以填充有第二接触敷金属117，以形成与每个led子像素103的p型半导体层的电接触。每个第二接触敷金属117可以包括导电层的多重堆叠。例如，第二接触敷金属117可以包括钛、钨、金和铜中的一种或多种。
113.在形成第三钝化层115和各种接触敷金属之后，可以使用诸如化学机械抛光之类的抛光工艺进一步使第三钝化层表面217平坦化。提供cmp工艺可以降低第三钝化层表面217的表面粗糙度，以改善led子像素的中间阵列100与处理基片200的结合。因此，可以提供化学机械抛光工艺，以改善表面的平滑度，并减少表面中可能已经由于蚀刻和接触敷金属沉积工艺而形成的任何缺陷或不规则。
114.因此，本实施例的图7，8和9中所阐述的工序提供了一种在led子像素的阵列上形成平坦化介电层以提供平坦化介电表面(即，第三钝化层表面217)的方法，该平坦化介电表面大致与共同半导体层102的第二表面132对齐。尽管根据本公开的第一实施例的方法也包括对每个led子像素103的电接触的形成，但应理解，可以技术人员已知的各种其他方式提供电接触的形成。例如，可以在led子像素的中间阵列100上形成平坦化介电层之后提供电接触的形成。
115.在多个led子像素103上方形成平坦化介电表面217之后，通过蚀刻像素限定沟槽118的网格来将led子像素的中间阵列100部分地划分为多个单片led像素1。像素限定沟槽118通过以下步骤来形成：通过从平坦化介电表面217向牺牲基片101选择性地移除形成平坦化介电层的层。形成像素限定沟槽118的一个示例在本公开的图10中示出。如图10所示，每个单片led像素1包括至少两个led子像素103。像素限定沟槽118可以以与上述串扰减少沟槽111类似的方式形成。在形成像素限定沟槽118之后，应当理解，由于牺牲基片101的存在，多个单片led像素1保持固定布置。如此，由于牺牲基片101的存在，多个单片像素1仍然可以作为led子像素的中间阵列100的一部分来处理和对齐。
116.在形成像素限定沟槽118之后，在像素沟槽和平坦化介电表面217上形成牺牲介电层121，以形成大致与共同半导体层102的表面对齐的结合表面221。
117.在根据第一实施例的方法中，也可以在形成牺牲介电层121之前设置蚀刻停止层119。例如，如图11所示，在像素限定沟槽118和平坦化介电表面217上方形成蚀刻停止层119作为基本上连续的层。蚀刻停止层119可以具有穿过其形成的多个第五开口145。蚀刻停止层119的每个第五开口145都可以与平坦化介电表面217处存在的任何接触敷金属117对齐。在一些实施例中，蚀刻停止层119可以包括二氧化硅或氮化硅。蚀刻停止层119可以被配置为提供对随后的蚀刻工序有抗性的介电层，在该随后的蚀刻工序中牺牲介电层121将被移除。因此，蚀刻停止层119可增加选择性移除步骤的工序容差，其中该步骤中，牺牲介电层121随后将被移除。
118.在形成(可选的)蚀刻停止层119之后，可以在像素限定沟槽118和平坦化表面上方形成牺牲介电层121，以形成结合表面。牺牲介电层121的形成可以包括多阶段工序，多个层在该多阶段工序中形成。牺牲介电层121可以包括二氧化硅和氮化硅中的一种或多种。如图11所示，在牺牲介电层121中还可以形成多个第六开口146，以允许与多个led子像素103进
行电连接。每个第六开口146可以从结合表面延伸穿过牺牲介电层的厚度到达下方的层(例如，接触敷金属117)。牺牲介电层121中的多个第六开口146可以与每个接触敷金属117的至少一部分对齐。
119.在形成牺牲介电层121之后，可以使用化学机械抛光工序来进一步平坦化结合表面221。相应地，牺牲介电层121可以提供与共同半导体层102的第二表面132对齐的大致平坦的表面，用于将牺牲基片101上的多个单片led像素1结合到处理基片200。
120.图12中示出了处理基片200的示例。处理基片200提供了牺牲介电层121的结合表面221可以结合到的表面。
121.根据本公开的第一实施例，处理基片200提供处理基片表面210，该处理基片表面210将与图11所示的led子像素的中间阵列100的结合表面221接触。
122.在一些实施例中，例如，如图12所示，处理基片200包括第一电子晶片201。在一些实施例中，第一电子晶片201可以包括硅晶片或其他任何适合于形成电子电路的基片。在一些实施例中，例如图12所示的实施例，可以在第一电子晶片201的表面上提供多个电子层202、203、204、205。多个电子层可以包括金属层202、204和绝缘层203、205，以便在第一电子基片201上形成电连接和/或电路。因此，在一些实施例中，处理基片200可以是测试基片。测试基片可以被配置为提供对单片led像素1的电路的测试。下面将更详细地讨论测试基片。电子层202、203、204、205可以使用任何合适的技术(例如cvd、pecvd、热蒸发、pvd或ald)沉积在第一电子基片201上。
123.在一些实施例中，处理基片200可以包括牺牲处理介电层206。牺牲处理介电层206可以提供处理基片200的处理基片表面210以用于结合。牺牲处理介电层206可以被配置为与牺牲介电层121一起至少部分地被移除，以将单片led像素1从处理基片200分离。
124.在一些实施例中，例如，如图12所示，处理基片200还可以包括处理蚀刻停止层207。处理蚀刻终止层207可以设置在牺牲处理介电层206和处理基片200的其他层201、202、203、204之间。处理蚀刻停止层207可以被配置为提供表面，该表面对用于选择性地移除牺牲处理介电层的选择性移除工序更具抗性。因此，处理蚀刻停止层207提供了这样的层：其被配置为保护处理基片200的其他层免受选择性移除工序的影响。因此，处理蚀刻停止层207可以改善处理基片200的可重用性。
125.牺牲处理介电层206和处理蚀刻停止层207可以形成为包括二氧化硅和氮化硅中的至少一者或多者的介电层的堆叠。牺牲处理层206可以形成为在垂直于第一电子基片201的表面的方向上具有至少50nm的厚度。在一些实施例中，牺牲处理介电层206的厚度可以不大于1μm。处理蚀刻停止层207可以在垂直于第一电子基片201的表面的方向上具有至少20nm的厚度。在一些实施例中，处理蚀刻停止层207的厚度可以不大于100nm。
126.在本公开的一些实施例中，处理基片200可以提供一种这样的基片：在牺牲基片101的发光表面130被进一步处理的同时，多个单片led像素1被保持在该基片上。
127.在一些实施例中，例如如图13中的实施例，处理基片200可以是用于测试每个单片led像素1的测试基片。因此，测试基片可以包括第一电子基片201，该第一电子基片201包括被配置为向单片电子器件阵列的每个单片电子器件提供电力的电子测试电路。测试基片还可以包括布置在第一电子基片201上的多个测试基片电接触，以对应于led子像素的中间阵列的接触敷金属117的布置。在一些实施例中，牺牲处理介电层206形成在第一电子基片201
上，以提供处理结合表面，处理结合表面包括与每个测试基片电接触对齐的孔(apertures)。
128.在结合工序之后，测试基片可以被配置为通过从测试基片向led子像素阵列提供电力以测试每个led子像素来测试每个led像素103。因此，测试基片可以在测试基片电接触和led子像素的中间阵列的接触敷金属之间形成电路。因此，可以使用集成到形成单片led像素的方法中的测试工序来并行地测试每个led子像素。
129.在这样的实施例中，可以在处理基片200和每个单片led像素1之间形成电连接。在要形成彼此接触的两个基片之间形成电连接的各种方法对于技术人员是已知的。根据第一实施例的这种方法的一个示例在图13和图14中被示出。
130.如图13所示，可以在处理基片200的处理基片表面210中形成多个第七开口212。每个第七开口从处理基片表面210延伸穿过至处理基片200的电子层205、203中的一者或多者。多个第七开口212可以各自与每个led子像素103的金属接触中的一者对齐。也就是说，处理基片200上的开口212的布置对应于设置在led子像素的中间阵列100上的第六开口146的布置。
131.在一些实施例中，例如，如图13所示，可以在处理基片200的第七开口212内形成多个导电接触部分208。每个导电接触部分208可以从电子层203、205，沿与处理基片200垂直的方向延伸超出处理表面210。因此，导电接触部分208可以从处理表面210突出。导电接触部分208可以被配置为以这种方式从处理表面210延伸，即当处理表面210与结合表面121接触时，导电接触部分212在led子像素的中间阵列100的各种接触敷金属和处理基片200的第二接触之间形成电连接。在一些实施例中，导电接触部分208可以包括金属接触，例如钛、金、铜或锡中的一种或多种。
132.根据形成本公开的第一实施例的方法，处理基片200可以结合到牺牲介电层121的结合表面221。图14示出了处理基片200结合到led子像素的中间阵列100的示例。可以使用对齐结合器(未示出)将处理基片200结合到结合表面221。对齐结合器使得结合表面221能够平行于处理表面210布置，也能使处理基片200的导电接触部分212(如果存在)与牺牲介电层121的第六开口146对齐。对齐结合器然后被配置为使得两个表面接触，从而牺牲介电层121形成与处理基片200的处理基片表面210的结合。在一些实施例中，对齐结合器可以施加热和压力中的一者或多者以改善在处理基片表面210和结合表面221之间形成的结合。
133.例如，在一些实施例中，对齐结合器可以施加至少10kn的压缩力，以将处理基片200结合到led子像素的中间阵列100。在一些实施例中，对齐结合器可以施加至少20kn、30kn或40kn的压缩力。通过施加更大的压缩力，可以提高基片之间形成结合的可靠度。在一些实施例中，压机可以施加不大于45kn的压缩力，以降低在结合期间基片断裂或基片的其他不期望变形的风险。
134.在一些实施例中，对齐结合器还可以被配置为加热处理基片200和/或led子像素的中间阵列100。例如，对齐结合器可以被配置为将处理基片200及/或led子像素的中间阵列100加热到至少100℃的温度。在一些实施例中，对齐结合器可以被配置为将处理基片200和/或led子像素的中间阵列100加热到至少200℃、300℃、400℃或500℃的温度。对齐结合器可以被配置为在压缩下保持温度，并且可选地在一定温度下保持一段时间。在一些实施例中，时间段可以是至少：1分钟、2分钟、5分钟、10分钟或1小时。因此，可以使用压机来改善
在处理基片200和led子像素的中间阵列100之间的界面处的直接的熔融结合(fusion bonds)的形成。
135.将两个基片结合在一起的各种方法是已知的。例如在图14的实施例中，牺牲介电层121与牺牲处理介电层206形成直接结合。在其他实施例中，可以在处理基片200和/或led子像素的中间阵列100中的一者或两者上提供不同的结合技术和结合层，以便将处理基片200结合到结合表面221。对齐结合器还可以被配置为在导电接触部分212与每个led子像素103的第一接触和第二接触之间形成电连接。
136.在第一实施例中，如图14所示，可以理解，牺牲介电层121和牺牲处理介电层206可以分别跨牺牲基片101和第一电子晶片201延伸作为基本上连续的层。因此，牺牲介电层121和牺牲处理介电层206在led子像素的中间阵列100的结合表面的大部分上方形成直接结合，以便将晶片牢固地结合在一起。此外，可以通过导电接触部分208在处理基片200的电子层203、205和每个led子像素30之间形成低电阻接触结合。
137.一旦led子像素的中间阵列100结合到处理基片200，就可以进一步处理每个单片led像素1的发光侧，以分离每个单片led像素1，并为每个单片led像素1形成光提取特征。
138.因此，形成第一实施例的方法还包括穿过牺牲基片101的厚度选择性地移除牺牲基片101的与像素限定沟槽118的网格对齐的第一部分，以分离每个单片led像素。例如，如图15所示，牺牲基片101的第一部分被移除以在垂直于发光表面130的方向上限定穿过牺牲基片101的厚度的多个第八开口148。第八开口可以使用任何技术人员已知的选择性移除工序来形成，例如，包括对牺牲基片101的光刻和蚀刻工序。像素限定沟槽和牺牲基片101的第一部分包围每个单片led像素1。因此，通过移除牺牲基片101的与像素限定沟槽118对齐的第一部分，牺牲基片101不再将每个单片led像素1连接在一起。相反，在牺牲介电层121和处理基片200之间形成的结合用来保持处理基片200上的每个单片led像素1的相对位置。
139.形成第一实施例的方法还包括为每个单片led像素1形成光提取特征。在一些实施例中，每个单片像素1的光提取特征可以提高从每个单片led像素提取的光的效率。在一些实施例中，光提取特征可以调制每个单片led像素1发射的光。例如，光提取特征可以将颜色转换层提供给单片led像素1的一个或多个led子像素，使得单片led像素1可以输出具有至少两个不同(峰值)波长的光。
140.在一些实施例中，例如如图15所示，通过选择性地移除牺牲基片101的与每个led子像素103对齐的第二部分，来形成用于单片led像素1的每个子像素的第一光提取特征151。
141.可以在垂直于发光表面130的方向上穿过牺牲基片101的厚度选择性地移除牺牲基片的第二部分。因此，牺牲基片101的第二部分被移除以限定穿过牺牲基片101的厚度的多个第九开口149。通过移除牺牲基片101的第二部分，每个led子像素103的发光区域可以能够经由发光表面130更有效地输出光。
142.待选择性移除的牺牲基片101的每个第二部分与每个led子像素103对齐。因此，每个单片led像素1的牺牲基片101的多个第二部分可以被选择性地移除，以限定穿过牺牲基片101厚度的多个第九开口149。被选择性移除的第二部分的数量对应于每个单片led像素1的led子像素103的数量。如图15所示，第九开口149的面积可以至少与每个led子像素的发光面积一样大。因此，每个led子像素产生的光可以被引导穿过每个led子像素的各自的第
九开口149。
143.如图15所示，牺牲基片101的其余部分有效地将每个led子像素的每个发光表面与其他led子像素103的其他发光表面分开。因此，在一些实施例中，牺牲表面101的其余部分可以减少或消除led子像素之间的串扰。
144.在图15的实施例中，牺牲基片101的第二部分可以被选择性地移除，以便为每个led子像素形成容器容积151。因此，容器容积可以对应于在图15中所示的多个第九开口149。容器容积151可以是由通过牺牲介电层101形成的第九开口149和共同半导体层102的表面的暴露的第一部分170所限定的容积。每个容器容积151可以被设置为提供可以设置颜色转换层的容积。
145.在一些实施例中，例如如图16所示，可以在每个单片led像素1的至少一个容器容积151中提供第一颜色转换层160。第一颜色转换层160可以被配置为吸收第一波长的光并发射比第一波长长的第一转换光波长的转换光。因此，第一颜色转换层160可以被设置为将由led子像素发射的光转换成不同的、更长波长的光，第一颜色转换层160设置在led子像素上方。
146.在一些实施例中，第一颜色转换层160可以包括磷光体、有机分子或多个量子点。对于具有超过1mm2表面积的容器容积的led子像素阵列，较大颗粒尺寸的磷光体可以是有利的。对于具有小于1mm2表面积的容器容积的led子像素，例如单片微型led像素，由于更小的颗粒尺寸，使用包括量子点的颜色转换层可以是有利的。包括量子点的颜色转换材料对于本领域技术人员是已知的。用作颜色转换层的合适量子点的进一步细节可至少在guan-syun chen等人的“monolithic red/green/blue micro-leds with hbr and dbr structures”中找到。
147.在一些实施例中，第一颜色转换层160可以完全填充led子像素的容器容积151。在其他实施例中，第一颜色转换层160可以部分填充led子像素的容器容积。例如，如图16所示，第一颜色转换层160实质上填充第一容器容积的整个容积。
148.在一些实施例中，第一颜色转换层可以被配置为将具有约380nm至490nm的第一波长的光转换为具有至少500nm至650nm的第一转换光波长的第一转换光。也就是说，第一颜色转换层160可以被配置为将由led子像素103生成的实质上蓝色的可见光转换为实质上绿色的可见光以由所述led子像素输出。
149.在一些实施例中，例如如图16所示，每个单片led像素1还可包括第二颜色转换层161。第二颜色转化层161可设置在每个单片led像素1的容器容积中的至少一个其他容器容积中。第二颜色转化层161可以被配置为吸收第一波长的光并发射比第一转换光波长长的第二转换光波长的转换光。因此，除了第一颜色转换层160之外，还可以设置第二颜色转换层161，以便给单片led像素1提供另外的光颜色。也就是说，单片led像素1包括：不具有颜色转换层的led子像素、包括第一颜色转换层160的led子像素，和包括第二颜色转换层161的led子像素，单片led像素1可以输出包括三个不同峰值波长的光。例如，在图16的实施例中，单片led像素1可以被配置为输出包括实质上红色、绿色和蓝色分量的可见光。
150.第二颜色转换层161可以包括磷光体或多个量子点。因此，第二颜色转换层161可以以与第一颜色转换层160类似的方式形成。在一些实施例中，第二颜色转换层可以被配置为将具有至少380nm且至多490nm的波长的第一光转换为具有至少550nm且不大于680nm的
第二转换光波长的第二转换光。
151.回到图1和图2，应当理解，图3至图16所示的横截面示出了包括在单片led像素1内的三个led子像素中的两个led子像素。因此，应当理解，其他led子像素(图16中未示出)可以不包括第一或第二颜色转换层160、161。
152.在一些实施例中，容器容积151包括光散射介质(未示出)来代替颜色转换层。例如，在图1所示的实施例中，b子像素被配置为发射具有第一波长的光。因此，b子像素的容器容积151不包括颜色转换层160、161。在图1的实施例中，b像素的容器容积151包括光散射介质。光散射介质可以被配置为散射光，使得由b像素输出的光可以具有朗伯光分布，或者具有120度(或更宽)的全宽半峰(full width half max，fwhm)。因此，可以提供光散射介质以提高光提取效率和从b led子像素发射的光的视角。
153.在一些实施例中，可以穿过牺牲基片的厚度选择性地移除牺牲基片101的第二部分，使得共同半导体层102的表面的第一部分170暴露。在一些实施例中，例如，如图16所示，可以为每个单片led像素1形成第三光提取特征。可以通过对共同半导体层102的表面的第一部分170进行图案化以形成光散射特征171来形成第三光提取特征，光散射特征171被配置为提高每个led子像素的光提取效率。
154.例如，在图16的实施例中，通过选择性地移除共同半导体层102的第一部分170的区域以形成纹理表面，来形成光散射特征171。在共同半导体层102和每个容器容积之间的界面处提供纹理表面可有助于减少在共同半导体层102和容器容积151之间的界面处发生的全内反射。因此，通过对共同半导体层102的表面的第一部分170进行图案化而形成的光散射特征171被配置为提高每个led子像素的光提取效率。也就是说，可以通过减少在共同半导体层102和容器容积之间的界面处反射的光的比例来增加由每个led子像素输出的光的量。虽然在图16的实施例中使用选择性移除工序来图案化共同半导体层102的表面的第一部分170，但在其他实施例中，可以提供抗反射涂层或旨在提高来自发光二极管的光提取效率的其他类似的光学涂层。
155.在一些实施例中，例如，如图17所示，可以在每个单片led像素1的一些led子像素上方提供泵浦光反射器层压板(laminate)180。可以在包括第一颜色转换层和/或第二颜色转换层160，161的led子像素的容器容积上方提供泵浦光反射器层压板。泵浦光反射器层压板可以被配置为吸收第一波长的泵浦光并传送具有第一波长颜色转换波长和/或第二波长颜色转换波长的波长的光。有效地，泵浦光反射器层压板是带阻滤波器，其被配置为具有窄波长阻带和通带，该窄波长阻带包括第一波长的波长，该通带包括第一转换光波长和/或第二转换光波长。
156.合适的泵浦光反射器层压板的一个示例可以是分布式布拉格反射器。合适的分布式布拉格反射器的示例可以在us 11/508166中找到。当然，应该理解，对于不包括颜色转换层的led子像素(即，发射第一波长的led子像素，泵浦光反射器层压板可以不设置在所述led子像素上方)。在图17的实施例中，跨包括第一颜色转换层160和第二颜色转换层161的容器容积151提供了一个泵浦光反射器层压板180。例如，在图17中的实施例，泵浦光反射器层压板可以包括tio2(折射率为约2.6)和sio2(折射率为约1.5)的交替层。在其他实施例中，可以为每个容器容积151提供不同的泵浦光反射器层压板。
157.在形成光提取特征之后，牺牲介电层121可以被选择性地移除，以将每个单片led
像素1从处理基片200分离。例如，如图18所示，牺牲介电层121已经被选择性地移除。根据制造第一实施例的方法，牺牲处理介电层206也已经被选择性地移除。蚀刻停止层119和处理蚀刻停止层207提供了选择性移除工序可以更可靠地在其上结束的表面，以保护单片led像素1和处理基片200的其他层。
158.应当理解，在移除牺牲介电层121之后，每个单片led像素包括发光表面130和平坦化介电表面217。发光表面130与平坦化介电表面被由平坦化介电层、共同半导体层和牺牲基片的侧壁表面限定的侧壁分离。这些侧壁表面是由于在形成单片led像素1的方法期间执行先前的蚀刻工序而形成的。因此，平坦化介电层、共同半导体层和牺牲基片限定了围绕每个单片led像素1的发光表面的蚀刻侧壁。
159.如图18所示，在移除牺牲介电层121之后，单片led像素1仍然可以通过多个导电接触部分208来连接到处理基片。应当理解，导电接触部分208和每个单片led子像素1之间的连接可以是相对较弱的。因此，如图18所示，单片led子像素1可各自从处理基片剥离，导致导电接触部分208和单片led像素1之间的接触断裂。例如，拾取和放置传质机可以依次移除每个单片led像素1。在移除牺牲介电层121之后的每个单片led像素1之间的间隔可以为拾取和放置传质机提供空间，以更容易地操作每个单片led像素1。
160.因此，根据本公开的第一实施例，提供了单片led像素1。led像素1包括牺牲基片101、共同半导体层102、led子像素的阵列以及平坦化介电层。共同半导体层102包括设置在牺牲基片101上的iii族氮化物。led子像素的阵列设置在共同半导体层102的与牺牲基片101相反的一侧的共同半导体层102的表面上。led子像素的阵列的每个led子像素包括iii族氮化物层的堆叠。设置在led子像素的阵列上的平坦化介电层提供了大致与共同半导体层102的表面对齐的平坦化介电表面217。平坦化介电层、共同半导体层102和牺牲基片101限定了围绕单片led像素103的发光表面的蚀刻侧壁。单片led像素1还包括光提取特征，光提取特征包括第一开口，第一开口设置为穿过与每个led子像素对齐的牺牲基片的厚度。
161.图1和图2中示出了根据第一实施例的单片led像素1的示例。图19示出了单片led像素1沿a-a’线的横截面。从关于上文形成第一实施例的单片led像素1的方法所讨论的各种层的功能性，单片led像素1的进一步特征将是显而易见的。
162.接下来，将参考图2所示的沿着b-b’线的横截面，来提供形成根据第一实施例的单片led像素1的方法的描述。
163.如图2的平面图所示，单片led像素1包括四个接触敷金属117。接触敷金属117中的三者是阳极接触敷金属ar、ag、ab，三个led子像素103各一个阳极接触敷金属。因此，单片led像素包括图2所示的1对于红色、绿色和蓝色led子像素r、g、b中的每一者而言包括一个阳极接触敷金属ar、ag、ab。阳极接触敷金属ar、ag、ab中的每一者被配置为与三个led子像素103r、g和b的相应阳极形成电连接。
164.此外，如图2所示，单片led像素1包括共同阴极接触敷金属cc。共同阴极接触敷金属c
c’被配置为提供与led子像素103的每个阴极的电连接。因此，共同阴极接触敷金属cc可以提供有与共同半导体层102的单个接触点，或者在一些实施例中，例如在第一实施例中，与共同半导体层的多个接触点。因此，单片led像素1可以提供有用于每个led子像素的共同阴极接触敷金属cc和阳极接触敷金属ar、ag、ab，使得可以独立于其他led子像素r、g、b来控制led子像素r、g、b中的每一者。
165.如图2所示，在层中提供接触敷金属cc、ar、ag、ab，使得作为拾取和放置工序的一部分，单片led像素1可以安装在另一基片上。此外，为了将共同阴极接触敷金属cc集成到单片led像素1中，共同阴极可以被布置为与一个或多个led子像素重叠。现在将参考沿图2所示的b-b’线的横截面来描述这种布置的示例。
166.图20示出了沿着线b-b’形成本发明第一实施例的方法的中间步骤。如图20所示，提供了牺牲基片101。在牺牲基片101上提供共同半导体层102。然后在共同半导体层102上形成多个led子像素103。因此，图20的视图是本公开的图4所示的视图的替代视图。从图20和图1的视图中可以理解，图20所示的led子像素103具有与单片led像素1的其他led子像素103不同的表面积。例如，图20中所示的led子像素g的表面积是其他单片led像素1的led子像素r、b的表面积的至少两倍。led子像素g的表面积的增加是通过相对于其他led子像素r、b，延长led子像素g的与共同半导体层102的表面对齐的一个尺度来提供的。也就是说，图20中所示的led子像素103的尺寸与形成单片led像素1的其他led子像素103的尺寸不同。在第一实施例中，被配置为输出实质上绿色可见光的led子像素103g被提供为三个led子像素103中最大的led子像素。
167.接着，如图21所示，在led子像素103之间的区域中的共同半导体层102上形成多个第一电接触106。第一接触层106被配置为提供与共同半导体层102的电连接。如图20所示，在led子像素103的任一侧上，多个第一接触层被设置为一个。
168.此外，在多个led子像素103上方形成第一钝化层107。在与每个第一接触层106对齐的第一钝化层107中形成多个第一开口141。然后在第一钝化层107的第一开口141内形成阴极接触层109。因此，在每个第一接触层106上提供阴极接触层109。也在第一钝化层107中形成多个第二开口142。每个第二开口与led子像素103中的一者对齐。在多个第二开口142中形成阳极接触层108，以形成与每个led子像素103的阳极的电连接。因此，图21中所示的中间结构是图5中所示中间结构的替代视图。
169.在形成阴极接触层109和阳极接触层108之后，形成平坦化介电层。如上所述，在一些实施例中，形成平坦化介电层的工序的一部分可以包括：形成接触敷金属117以允许对每个单片led像素1的每个led子像素103进行电连接。如图22所示，平坦化介电层可以由多个钝化层构成。例如，如图22所示，在led子像素103的阵列上形成第二钝化层112。然后可以在第二钝化层112中形成多个第三开口143，以允许形成第一接触敷金属114，以形成与阳极接触层108和阴极接触层109的电连接。如图22中所示，在第三开口143中提供多个第一接触敷金属114。如图22中所示，多个第一接触敷金属114延伸穿过第二钝化层112到阳极接触层108，并且另一第一接触敷金属114延伸穿过第二钝化层112到阴极接触层109。
170.接着，如图23所示，在第二钝化层112上形成第三钝化层115。在第三钝化层115中形成第四开口144。第四开口144限定第三钝化层的区域，该区域中，为与每个led子像素103和共同的阴极的每个电接触提供第二接触敷金属117。如图23中的实施例所示，在第三钝化层115的第四开口144内提供共同的阴极接触敷金属cc，其在垂直于共同半导体层102的平面中与led子像素103重叠。通过提供与一个或多个led子像素重叠的共同的阴极接触敷金属cc，可以在单片led像素1内以更节省空间的方式提供共同的阴极接触敷金属。也就是说，共同的阴极接触敷金属cc与单片led像素1的发光表面的一部分重叠。因此，单片led像素的较大比例的发光表面130由每个led子像素的发光元件占据，而不是非发光表面部分，否则
需要提供非发光表面部分以提供用于共同的阴极接触敷金属cc的空间。
171.也如图23中所示，在第四开口144中的另一者中提供阳极接触敷金属ag，以形成图23中所示的led子像素g的阳极接触敷金属。
172.应当理解，图23中所示的结构是与本公开的图9中所示的中间结构沿b-b’线观看相同的中间结构。因此，可以理解，第三钝化层115、阴极接触敷金属和阳极接触敷金属形成单片led像素1的平坦化介电表面。
173.在形成阳极接触敷金属和阴极接触敷金属之后，形成单片led像素1的方法如上文关于图10和11所描述的继续。因此，如图24中所示，形成像素限定沟槽118。在图25中，在像素限定沟槽118和平坦化介电层上方形成蚀刻停止层119和牺牲介电层121，以形成如上所述关于图3和图11的led子像素的中间阵列100。
174.接着，如上所述将led子像素的中间阵列100结合到处理基片200。图27示出了处理基片200的这样的横截面：其对应于处理基片的要与单片led像素1的b-b’线对齐的部分。因此，处理基片200包括第一电子晶片201和多个电子层202、203、204，205。在第一实施例中，处理基片200还包括处理蚀刻停止层207和牺牲处理介电层206。
175.如图27所示，处理基片200被配置为用于测试每个单片led像素1的测试基片。如图27中所示，多个电子层202、203、204、205被布置为提供与阳极接触敷金属ag、ab、ar和阴极接触敷金属cc的电连接。
176.例如，处理基片200包括第一导电层203和第二导电层205。每个导电层可以包括导电材料，例如诸如金、铝、铜等的金属。
177.测试基片还可以包括第一绝缘层202和第二绝缘层204。第一绝缘层202和第二绝缘层204可以包括任何合适的介电材料，例如二氧化硅。第一绝缘层202可以提供表面，可以在该表面上设置第一导电层203。然后，可以在第一导电层203上方设置第二绝缘层204，以便封装第一导电层203。然后，可以将第二导电层205形成在第二绝缘层204上。因此，可以以图案形成电子层202、203、204、205的堆叠，以提供与led子像素的中间阵列的阳极接触敷金属ag、ab、ar和阴极接触敷金属cc中的每一者的电连接。因此，测试基片的多个电子层202、203、204、205可以被配置为为每个led子像素提供可以结合到led子像素的中间阵列100的电测试电路。也就是说，当测试基片结合到led子像素的中间阵列100时，多个电子层202、203、204、205被配置为向每个led子像素103提供电力。
178.如图27所示，在处理基片表面210中形成多个第七开口212，该多个第七开口212对应于设置在led子像素的中间阵列100上的阳极接触敷金属ag、ab、ar和阴极接触敷金属cc的布置。然后在处理基片200的每个第七开口212内形成多个导电接触部分208。
179.如上所述，led子像素的中间阵列100被配置为结合到测试基片。结合在一起的led子像素的中间阵列100和测试基片沿着b-b’线的视图如图28所示。因此，从图28中可以看出，阴极接触层109通过阴极接触敷金属cc电连接到测试基片的第一导电层203。led子像素g的阳极接触层108通过阳极接触敷金属ag电连接到测试基片的第二导电层205。
180.在将led子像素的中间阵列100结合到测试基片之后，led子像素的中间阵列100的发光表面130可以被进一步处理以形成光提取特征。例如，如图29所示，在牺牲基片101中形成容器容积151。容器容积151填充有第一颜色转换材料160，并且在容器容积151上方设置泵浦光反射器180。因此，图29所示的结构是图17所示的结构的不同视图。
181.最后，例如，如图30所示，可以例如使用传质拾取和放置机来从测试基片移除每个单片led像素1。
182.在一些实施例中，在移除牺牲介电层121和从测试基片释放每个单片led像素1之前，可以测试每个led子像素。作为测试程序的一部分，测试基片的第一导电层203和第二导电层205可以连接到电源。因此，可以跨第一导电层203和第二导电层205施加电压，以驱动电流通过led子像素的中间阵列100的每个led子像素。测试程序被配置为接通led子像素的中间阵列中的每个led。然后，测试分析设备(例如相机或其他光敏传感器)可以检测从led子像素的中间阵列100的led子像素发射的光。随后处理器可以使用测试分析设备记录的信息(例如，由相机记录的图像)来确定led子像素103中的任一者是或不可操作。中间阵列100内的被识别为包括一个或多个不可操作led子像素103的任何单片led像素1可以被识别并不用是任何后续拾取和放置工序。因此，测试基片200允许并行地测试单片led像素1的阵列。这种并行测试工序比每个单片led像素1从测试基片移除之后进行测试更为有效。因此，每个单片led像素1的并行测试工序可以集成到制造单片led像素1的方法中。
183.此外，如图30所示，在从测试基片移除单片led像素1之后，测试基片的测试电路基本不变。因此，测试基片可重复用于单片led像素1的进一步制造工序。在一些实施例中，测试基片包括用于从牺牲处理介电层结合到led子像素的中间阵列100的表面，可能需要在重复使用测试基片之前在测试基片上重新沉积牺牲处理介电层。
184.因此，根据本公开的第一实施例提供了单片led像素1。在一些实施例中，每个单片led像素可以是单片微型led像素。因此，每个led子像素可以是尺寸不大于100μm x 100μm的微型led子像素。在一些实施例中，共同半导体层上的每个led子像素的表面积可以限定不大于100μm x 100μm的面积。在一些实施例中，共同半导体层上每个led子像素的表面积可以限定不大于50μm x 50μm、30μm
×
30μm，20μm x20μm或10μm x10μm的面积。
185.尽管本文详细描述了本发明的优选实施例，但本领域技术人员将理解，在不脱离本发明或所附权利要求的范围的情况下，可以对其进行变化。