半导体装置的制作方法

1.本公开涉及在高频下使用的半导体装置。


背景技术：

2.在微波以上的高频率下动作的以gaas(gallium arsenide：砷化镓)等为主材料的场效应型晶体管，通常是为了控制漏极电流而需要向栅极端子施加负电压的耗尽型。
3.另一方面，存在一种使用自偏置电路来控制漏极电流而不需要负电压的方法。例如，在日本特开平10-51244号公报中公开有使用耗尽型场效应型晶体管的单电源的放大器。这里，通过将栅极端子与放大器电路的接地用端子连接，而使栅极端子的电位与放大器电路的基准电位相等，在源极端子与接地用端子之间连接电阻，使用电阻的由漏极电流而产生的电压降，来调整漏极电流。因此，使用自偏置电路的放大器不需要负电压，仅通过对漏极端子施加正电压就能进行动作。
4.专利文献1：日本特开平10-51244号公报
5.以高频率动作的晶体管的构造非常微小。因此，具有对于过大输入非常弱的性质。
6.在向使用自偏置电路的放大器过大地输入高频电力的情况下，不仅栅极端子处的电位的振幅变大，而且由于自偏置电路的电阻中的电压降而源极端子的电位的振幅也变大。
7.通常，以gaas等为主材料的场效应型晶体管的栅极构造为肖特基结。在晶体管的栅极和源极间的正向电压上升的情况下，栅极电流根据栅极电压而以指数函数的方式增加，导致栅极被破坏。
8.另一方面，在肖特基结的反方向也存在耐压破坏。在自偏置电路中，由于存在于源极端子的电阻的影响，在过大输入状态下，晶体管的栅极和源极间的反向电位差增大。不仅是正向电流，反向电压的上升也会产生破坏。
9.通常，晶体管能够承受的输入电力与晶体管尺寸成比例。然而，若为了应对过大输入而增大晶体管的尺寸，则对放大器电路的高频特性带来负面影响，在使用自偏置电路的放大器中引起消耗电流的增大，因此不是优选的选项。
10.另一方面，存在一种在输入部插入保护电路的方法。然而，若在输入部插入保护电路，则必然产生电路损耗。该电路损耗相对于一般放大器引起增益的降低，特别是在低噪声放大器中，存在导致噪声指数特性降低的问题。


技术实现要素：

11.本公开是为了解决上述那样的问题而做出的，其目的在于提供具备不降低噪声指数特性就提高对过大输入的耐性的电路结构的半导体装置。
12.本公开所涉及的半导体装置具备：n沟道耗尽型的晶体管，具有栅极端子以及源极端子；输入匹配电路，被输入高频电力，与栅极端子以及接地用端子连接，并且将栅极端子与接地用端子进行dc连接；自偏置电路，具备电阻以及电容，电阻的一端与源极端子连接，
电阻的另一端与接地用端子连接，并且电阻通过由在自身中流动的电流而引起的电压降来偏置晶体管，电容与电阻并联连接，在高频电力的频率下被视为短路；以及一级或在同一方向上串联连接成多级的二极管，最端部的阳极与源极端子连接，最端部的阴极与接地用端子连接。
13.根据本公开，能够提供不降低噪声指数特性就提高对过大输入的耐性的半导体装置。
附图说明
14.图1是表示本公开的实施方式1所涉及的半导体装置1的电路图。
15.图2是表示本公开的实施方式1所涉及的半导体装置1的栅极端子11的电位以及源极端子12的电位的计算结果的图。
16.图3是表示本公开的实施方式1所涉及的半导体装置1的栅极端子11的电位以及源极端子12的电位的计算结果的图。
17.图4是表示比较例所涉及的半导体装置的栅极端子11的电位以及源极端子12的电位的计算结果的图。
18.图5是表示本公开的实施方式1所涉及的半导体装置1中的栅极和源极间电位差的反向的最大值的输入电力依存性的图。
19.图6是表示本公开的实施方式2所涉及的半导体装置2的电路图。
20.图7是表示本公开的实施方式3所涉及的半导体装置3的电路图。
21.图8是表示本公开的实施方式4所涉及的半导体装置4的电路图。
22.图9是表示本公开的实施方式4的变形例所涉及的半导体装置5的电路图。
23.图10是表示本公开的实施方式5所涉及的半导体装置6的电路图。
24.图11是表示本公开的实施方式6所涉及的半导体装置7的电路图。
具体实施方式
25.实施方式1
26.使用图1至图6，对本公开的实施方式1中的半导体装置1进行说明。此外，在附图中，标注相同附图标记的部分是相同或与此相当的部分，这在说明书的全文中是通用的。以下，参照附图，对本公开的实施方式进行说明。
27.图1是表示实施方式1所涉及的半导体装置1的电路图。
28.实施方式1中的半导体装置1是在gaas基板之上集成电路元件而成的mmic(monolithic microwave integrated circuit：单片微波集成电路)。
29.半导体装置1具备晶体管10、电阻14、电容15、输入匹配电路24、输出匹配电路25、以及二极管31。半导体装置1具有rf电力输入端子21、接地用端子22、漏极电压供给端子23以及rf电力输出端子27。
30.晶体管10是具有栅极端子11、源极端子12、漏极端子13的n沟道耗尽型晶体管。
31.晶体管10的栅极端子11与输入匹配电路24连接。晶体管的漏极端子13与输出匹配电路25和漏极电压供给端子23连接。晶体管的源极端子12经由相互并联连接的电阻14、电容15以及二极管31而与接地用端子22连接。电阻14和电容15形成自偏置电路26。
32.输入匹配电路24与rf电力输入端子21连接。输入匹配电路24使rf电力输入端子21与栅极端子11匹配，将从rf电力输入端子21输入的高频电力以低损耗传递到栅极端子11。
33.输入匹配电路24与接地用端子22连接，接地用端子22与栅极端子11在输入匹配电路24的内部进行dc连接。因此，在接地用端子22接地的情况下，输入匹配电路24对栅极端子11赋予接地电位。
34.输出匹配电路25与rf电力输出端子27连接，使漏极端子13与rf电力输出端子27匹配。
35.二极管31为二极管31a和二极管31b在同一方向上串联连接的二级结构。最端部的阳极即二极管31a的阳极与源极端子12连接，最端部的阴极即二极管31b的阴极与接地用端子22连接。二极管31a的阴极与二极管31b的阳极连接。
36.电容15在从rf电力输入端子21输入的高频电力的频率下，其阻抗足够低，成为晶体管10的源极端子12被视为短路的值。
37.半导体装置1在其使用条件下，接地用端子22与基准电位连接。在实施方式1中，虽然基准电位为搭载有半导体装置1的电子设备的接地电位，但也可以为不是零的一定电位。漏极电压供给端子23与供给正的电压的半导体装置1的外部电源连接。其中，外部电源未图示。
38.若将电阻14的电阻值设为r，将在偏置条件下在晶体管10中流动的漏极电流设为id，则在偏置条件下，晶体管10的源极端子12的电位上升电阻14的电压降id
×
r。由于接地用端子22接地，所以栅极端子11的电位为接地电位。因此，在栅极和源极间在反向上产生电位差，而控制漏极电流id。预先决定电阻值r以使漏极电流id成为所希望的电流值。
39.二极管31为了在未向rf电力输入端子21输入高频电力的偏置条件下使电流几乎不流动，而例如优选配置为漏极电流id的100分之1以下，也可以根据需要通过串联连接而配置三级以上的二极管。另外，也可以为一级。
40.通过以使二极管31不流动电流的方式调整二极管31的级数，能够避免半导体装置1的偏置电流的温度依存性受二极管31的温度依存性的影响。因此，在利用二极管的温度依存性来调整半导体装置1的偏置电流的温度依存性的情况下，也可以使得在高频电力的非施加时流动漏极电流的方式设定二极管的级数。另外，在后述的提高能够得到栅极和源极间的反向电位差的抑制效果的电力的情况下，多级化也是有效的。
41.二极管31的尺寸越小，抑制栅极和源极间的反向电位差的效果越小，二极管31的尺寸越大，抑制效果越大。另一方面，若增大二极管31的尺寸，则在过大输入时在晶体管10的栅极和源极间流动的正向电流增加，有可能达到一般所说的由栅极和源极间的正向电流引起的破坏模式。因此，包含半导体装置1的芯片布局尺寸在内，适当地选定二极管31的尺寸。
42.在实施方式1中，二极管31被集成于半导体装置1。但是，例如在动作频率低的情况下，也可以不将二极管31集成化，而是将在半导体装置1的外部准备的二极管连接到源极端子12与接地用端子22之间，而构成半导体装置1。
43.在该情况下，二极管31能够通过与晶体管10不同的制作工序制成，因此能够选择对所需的耐电力效果具有最佳的特性的二极管来具备。
44.图2至图5表示与本公开的效果相关的计算例。另外，作为比较例，一并表示从图1
所示的半导体装置1去除二极管31后的半导体装置的计算结果。
45.半导体装置1以及比较例所涉及的半导体装置的计算条件都相同。
46.晶体管10是以gaas为主材料的n沟道耗尽型的fet，夹断电压vp为－0.5v，总栅极宽度为300um。
47.电阻14的电阻值r为30ω，电容15的电容值为3.3pf。
48.接地用端子22被接地。漏极电压供给端子23被供给 3v的电压，在晶体管10中流动12ma的无功电流。此时，在栅极漏极间也发生电压降，因此施加到晶体管10的漏极端子13与源极端子12之间的电压约为2.0v。
49.二极管31a以及31b为肖特基栅极二极管，二极管尺寸为40um，二极管的导通电压为0.7v。
50.向半导体装置1以及比较例所涉及的半导体装置输入的高频频率为5ghz。rf电力输入端子21和rf电力输出端子27分别在50ω形成终端。
51.半导体装置1以及比较例所涉及的半导体装置在5ghz下的增益约为10db，1db增益压缩时输出电力(p1db)约为0dbm，饱和输出电力约为10dbm。
52.图2是表示实施方式1所涉及的半导体装置1的栅极端子11的电位以及源极端子12的电位的计算结果的图。图2用虚线表示在向rf电力输入端子21输入－30dbm的高频电力的情况下的半导体装置1的栅极端子11的电位，用实线表示源极端子12的电位。图2的横轴表示时间，左纵轴表示源极端子12的电位，右纵轴表示栅极端子11的电位。
53.另外，在图2中，用圆圈表示比较例所涉及的半导体装置的栅极端子11的电位的计算结果，用方形表示源极端子12的电位的计算结果。
54.在图2中，半导体装置1的栅极端子11的电位(虚线)与比较例所涉及的半导体装置的栅极端子11的电位(圆圈)重叠。另外，半导体装置1的源极端子12的电位(实线)与比较例所涉及的半导体装置的源极端子12的电位(方形)重叠。即，半导体装置1以及比较例所涉及的半导体装置的栅极和源极间电位差vgs没有差别。当栅极端子11的电位上升时，源极端子12的电位也上升，栅极端子11与源极端子12的电位的移动几乎为同相。
55.接着，表示向半导体装置1以及比较例所涉及的半导体装置输入过大的电力的情况下的计算结果。图3是表示实施方式1所涉及的半导体装置1的栅极端子11的电位以及源极端子12的电位的计算结果的图。图4是表示比较例所涉及的半导体装置的栅极端子11的电位以及源极端子12的电位的计算结果的图。
56.图3以及图4是假定过大的输入而将超过饱和输出电力(约10dbm)约20db的 30dbm的高频电力输入到半导体装置1以及比较例所涉及的半导体装置的rf电力输入端子21的情况下的计算结果。
57.在图3以及图4中，虚线表示栅极端子11的电位，实线表示源极端子12的电位。图3以及图4的横轴表示时间，纵轴表示栅极端子11和源极端子12的电位。
58.在比较例所涉及的半导体装置中，如图4所示，在时刻70.5皮秒，栅极和源极间电位差vgs示出反向的最大值－20.7v。此时，栅极端子11的电位为－14.7v，源极端子12的电位为6.0v。
59.这样，在向半导体装置输入过大的高频电力，栅极和源极间的反向电位差变大的状态下，栅极端子11和源极端子12的电位的移动产生相位偏移，产生栅极端子11成为大的
负电压而源极端子12成为大的正电压的状况。
60.另一方面，如图3所示，半导体装置1在时刻72.3皮秒，栅极和源极间电位差vgs示出反向的最大值－12.4v。此时，栅极端子11的电位为－9.3v，源极端子12的电位为3.1v。
61.即，本公开的半导体装置1与比较例所涉及的半导体装置相比，栅极和源极间电位差vgs的反向的最大值减少。
62.图5是表示实施方式1所涉及的半导体装置1的栅极和源极间电位差的反向的最大值的输入电力依存性的图。
63.图5的横轴表示向半导体装置1输入的高频电力值，图5的纵轴表示栅极和源极间电位差vgs的反向的最大值。
64.图5的实线表示实施方式1所涉及的半导体装置1的栅极和源极间电位差vgs的反向的最大值。在图5中，用虚线一并表示比较例所涉及的半导体装置的栅极和源极间电位差vgs的反向的最大值。
65.如图5所示，半导体装置1以及比较例所涉及的半导体装置均随着输入电力的增加，而反向的栅极和源极间电位差vgs增大。
66.但是，通过将二极管31与自偏置电路26并联连接，而在输入电力为14dbm以上的情况下，实施方式1所涉及的半导体装置1与比较例所涉及的半导体装置相比，反向的栅极和源极间电位差vgs减少。
67.即，实施方式1所涉及的半导体装置1起到可减少对过大输入电力的破坏的可能性的效果。这里，二极管31配置在源极端子12与接地用端子22之间。因此，输入匹配电路24不会增加损耗，不会因半导体装置1具备二极管31而降低噪声指数特性。
68.如上所述，本公开的实施方式1的半导体装置1具备：n沟道耗尽型的晶体管10，具有栅极端子11和源极端子12；输入匹配电路24，被输入高频电力，与栅极端子11以及接地用端子22连接，将栅极端子11与接地用端子22进行dc连接；自偏置电路26，具有电阻14以及电容15，电阻14的一端与源极端子12连接，另一端与接地用端子22连接，并且通过由在自身中流动的电流而引起的电压降来偏置晶体管10，电容15与电阻14并联连接，在高频电力的频率下被视为短路；以及在同一方向上串联连接成二级的二极管31，最端部的阳极与源极端子12连接，最端部的阴极与接地用端子22连接。
69.根据这样的结构，不增加输入匹配电路24的损耗，在输入了过大的高频电力的情况下，能够减少反向的栅极和源极间电位差vgs。因此，起到不降低噪声指数特性就能够提高对过大输入的耐性的效果。
70.此外，实施方式1中的半导体装置1为一级放大器电路。在所希望的放大器电路为多级放大器的情况下，只要用于保护放大器免受过大输入的本公开所提出的电路仅存在于最前级，就能得到效果。这是因为通常在第二级以后，以能够承受前级的输入电力的规格设计。但是由于本公开所提出的电路不会对高频特性带来任何影响，所以不仅应用于最前级，也可以应用于后续级，应用于后续级也没有任何问题。
71.实施方式2
72.对实施方式2进行说明。半导体装置1与半导体装置2的不同点在于，在半导体装置1中，二极管31与自偏置电路26并联连接，但在半导体装置2中，串联连接的二极管31以及电阻32、与自偏置电路26并联连接。其他相同。
73.图6是表示本公开的实施方式2所涉及的半导体装置2的电路图。
74.如图6所示，电阻32的一端与源极端子12连接，电阻32的另一端与二极管31的阳极连接，二极管31的阴极与接地用端子22连接。
75.其中，二极管31与电阻32的连接关系也可以为电阻32与二极管31的阴极侧连接。即，二极管31经由电阻32而与源极端子12或接地用端子22连接即可。图6中的二极管31为一级的二极管，但也可以为在同一方向上串联连接成多级的二极管。
76.实施方式2与实施方式1同样地起到不降低噪声指数特性就能提高对过大输入的耐性的效果。
77.另外，在实施方式1中，二极管31的尺寸受反向电位差抑制效果和正向电流抑制效果的折衷的限制，但在实施方式2中，通过与二极管31串联连接的电阻32来抑制正向电流。
78.因此，在实施方式2中，在由于二极管31本身的耐电力特性而需要大尺寸的二极管的情况下，起到能够通过电阻32来抑制欲保护的晶体管10的正向电流破坏的效果。
79.对其他部分省略说明。
80.实施方式3
81.对实施方式3进行说明。在半导体装置1中，二极管31与自偏置电路26并联连接。另一方面，在半导体装置3中，具有3组串联连接的二极管以及开关的保护电路29与自偏置电路26并联连接。在这一点上，半导体装置3与半导体装置1不同。其他相同。
82.图7是表示本公开的实施方式3所涉及的半导体装置3的电路图。
83.二极管31和开关33a、二极管41和开关33b、二极管42a以及42b和开关33c分别形成组。这些3组的二极管以及开关构成保护电路29。
84.在二极管31和开关33a的组中，开关33a的一端与源极端子12连接，另一端与二极管31的阳极连接。二极管31的阴极与接地用端子22连接。
85.另一方面，在二极管41和开关33b的组中，开关33b的一端与接地用端子22连接，另一端与二极管41的阴极连接。二极管41的阳极与源极端子12连接。
86.另外，在二极管42a、42b以及开关33c的组中，开关33c的一端与源极端子12连接，另一端与二极管42a的阳极连接。而且，二极管42a的阴极与二极管42b的阳极连接，二极管42b的阴极与接地用端子22连接。
87.这样，若各组中的二极管的阳极侧的端与源极端子12连接，阴极侧的端与接地用端子22连接，则各组中的二极管与开关的连接顺序是任意的。另外，各组的二极管可以如二极管31以及41那样是一级的二极管，也可以如二极管42a以及42b那样是在同一方向上串联连接成二级的二极管，还可以在同一方向上串联连接成多级。
88.在如以上那样构成的实施方式3中，也与实施方式1同样起到不降低噪声指数特性就能提高对过大输入的耐性的效果。
89.并且，在实施方式3中，将分别连接有开关的二极管31、41和42a以及42b与自偏置电路26并联连接。因此，起到能够通过开关切换连接来切换所需的耐电力效果的效果。
90.另外，通过将二极管31、41、和42a以及42b设为特性、尺寸不同的二极管或设为外置，能够选择对所需的耐电力效果最佳的二极管来具备。并且，在由于频率比较高并且外置而对特性出现影响的情况下，也可以预先集成二极管，根据需要切换开关来使用。
91.此外，在图7中示出了将串联连接一级以上的二极管和开关而成的电路与自偏置
电路26并联连接的例子，但即使对自偏置电路26并联配置如实施方式2所示那样将电阻、二极管以及开关串联连接而成的电路，也能够同样切换耐电力效果。
92.对其他部分省略说明。
93.实施方式4
94.对实施方式4进行说明。实施方式4所涉及的半导体装置4使用增强型的晶体管16，来代替耗尽型的晶体管10。
95.在仅以正电压使用需要负偏置的耗尽型晶体管的情况下，需要如实施方式1那样利用电压降的自偏置电路。与此相对，由于增强型的晶体管能够通过正的栅极偏置来控制在晶体管中流动的漏极电流，所以例如对于移动终端用途等的使用便利性良好。
96.在源极与接地之间连接电阻，利用在电阻中流动的电流所引起的电压降来进行偏置的自偏置一般不用于增强型的晶体管，通常增强型的晶体管直接接地。
97.然而，如上述那样，若在输入部插入保护电路，则必然产生电路损耗，对于一般放大器引起增益的降低。特别是在低噪声放大器中，存在导致噪声指数特性降低的问题。但是，在输入部不插入保护电路的情况下，对于向晶体管的过大输入，有可能因正向电流而产生破坏。
98.为此，在实施方式4中，通过将并联连接的电阻20、电容15以及二极管31连接于增强型的晶体管16的源极端子18，来保护晶体管16免受过大的输入。
99.图8是表示本公开的实施方式4所涉及的半导体装置4的电路图。
100.半导体装置4具备晶体管16、电阻20、电容15、输入匹配电路35、输出匹配电路25、以及二极管31。另外，半导体装置4具有rf电力输入端子21、接地用端子22、漏极电压供给端子23、rf电力输出端子27以及栅极电压供给端子28。即，半导体装置4在具备晶体管16、电阻20、栅极电压供给端子28、输入匹配电路35这一点上与半导体装置1不同。
101.晶体管16是具有栅极端子17、源极端子18、以及漏极端子19的n沟道增强型的晶体管。
102.栅极端子17与输入匹配电路35连接，输入匹配电路35与rf电力输入端子21、接地用端子22以及栅极电压供给端子28连接。
103.输入匹配电路35使rf电力输入端子21与栅极端子17匹配，将从rf电力输入端子21输入的高频电力以低损耗传递到栅极端子17。
104.栅极端子17在输入匹配电路35的内部与栅极电压供给端子28进行dc连接。在实施方式4中，栅极端子17与接地用端子22未dc连接。
105.晶体管的漏极端子19与输出匹配电路25和漏极电压供给端子23连接。
106.输出匹配电路25与rf电力输出端子27连接，使漏极端子19与rf电力输出端子27匹配。
107.晶体管的源极端子18经由相互并联连接的电阻20、电容15以及二极管31而与接地用端子22连接。
108.二极管31为二极管31a与二极管31b在同一方向上串联连接的二级结构。最端部的阳极即二极管31a的阳极与源极端子18连接，最端部的阴极即二极管31b的阴极与接地用端子22连接。二极管31a的阴极与二极管31b的阳极连接。
109.电容15在从rf电力输入端子21输入的高频电力的频率下，其阻抗足够低，成为晶
体管16的源极端子18被视为短路的值。
110.半导体装置4在其使用条件下，接地用端子22与基准电位连接。在实施方式4中，虽然基准电位为使用半导体装置4的电子设备的接地电位，但也可以为不是零的一定电位。
111.漏极电压供给端子23与供给正的电压的半导体装置4的外部电源连接。其中，外部电源未图示。
112.半导体装置4在其使用条件下，栅极电压供给端子28与供给正的电压的半导体装置4的外部电源(未图示)连接。栅极端子17在输入匹配电路35的内部与栅极电压供给端子28进行dc连接，因此向栅极端子17供给栅极偏置电压。
113.在实施方式4中，能够通过栅极偏置电压来控制晶体管16的漏极电流，因此与实施方式1中的电阻14相比，实施方式4的电阻20的电阻值r具有自由度，电阻值r能够基于耐电力效果来决定。
114.如以上那样，实施方式4所涉及的半导体装置4具备：n沟道增强型的晶体管16，具有栅极端子17以及源极端子18；输入匹配电路35，被输入高频电力，与栅极端子17和栅极电压供给端子28连接，将栅极端子17与栅极电压供给端子28进行dc连接；电容15，与源极端子18和接地用端子22连接，在输入于栅极端子17的高频电力的频率下被视为短路；电阻20，与电容15并联连接；以及在同一方向上串联连接成二级的二极管31，最端部的阳极与源极端子18连接，最端部的阴极与接地用端子22连接。
115.根据这样的结构，不增加输入匹配电路35的损耗，在输入了过大的高频电力的情况下，能够减少反向的栅极和源极间电位差vgs。因此，起到不降低噪声指数特性就能提高对过大输入的耐性的效果。
116.图9是表示本公开的实施方式4的变形例所涉及的半导体装置5的电路图。
117.在半导体装置5中，代替半导体装置4中的二极管31，而具备栅极端子和漏极端子被连接在一起的n沟道增强型的晶体管51。晶体管51的栅极端子和漏极端子与源极端子18连接，晶体管51的源极端子与接地用端子22连接。
118.栅极端子和漏极端子被连接在一起的增强型的晶体管51与二极管相同，表现出在正的阈值电压下上升的整流特性。因此，变形例所涉及的半导体装置5起到不降低噪声指数特性就能提高对过大输入的耐性的效果。
119.然而，作为化合物半导体二极管而经常使用的肖特基势垒二极管的上升电压，由于依赖于构成二极管的金属和半导体的肖特基势垒φb，因此难以使其大幅变化，也难以用相同的半导体工序来制作不同的二极管特性。
120.另一方面，栅极端子和漏极端子被连接在一起的增强型晶体管的上升电压，能够通过半导体工序进行某种程度的控制。因此，作为实施方式4的变形例的半导体装置5起到容易得到所希望的耐电力效果的效果。
121.另外，由于肖特基势垒二极管的上升电压、与栅极端子和漏极端子被连接在一起的增强型的晶体管的上升电压不同，因此通过组合两者，起到进一步增加耐电力效果的控制自由度的效果。
122.对其他部分省略说明。
123.实施方式5
124.对实施方式5进行说明。
125.图10是表示本公开的实施方式5所涉及的半导体装置6的电路图。
126.半导体装置5与半导体装置6的不同点如下。在半导体装置5中，二极管31与并联连接的电阻20以及电容15并联连接，并且连接到源极端子18与接地用端子22之间。另一方面，在半导体装置6中，串联连接的二极管31以及电阻32与并联连接的电阻20以及电容15并联连接，并且连接到源极端子18与接地用端子22之间。其他相同。
127.如图10所示，电阻32的一端与源极端子18连接，电阻32的另一端与二极管31的阳极连接，二极管31的阴极与接地用端子22连接。二极管31与电阻32的连接关系也可以为电阻32与二极管31的阴极侧连接。即，只要二极管31经由电阻32而与源极端子12或接地用端子22连接即可。图10中的二极管31为一级二极管，但也可以为在同一方向上串联连接成多级的二极管。
128.在实施方式4中，二极管31的尺寸受反向电位差抑制效果和正向电流抑制效果的折衷的限制。与此相对，在实施方式5中，通过对二极管31串联连接的电阻32来抑制正向电流。
129.因此，在实施方式5中，与实施方式4同样起到不降低噪声指数特性就能提高对过大输入的耐性的效果。并且，在实施方式5中，在由于二极管31本身的耐电力特性而需要大尺寸的二极管的情况下，起到能够通过电阻32来抑制欲保护的晶体管16的正向电流破坏的效果。
130.对其他部分省略说明。
131.实施方式6
132.对实施方式6进行说明。
133.在半导体装置4中，二极管31与并联连接的电阻20以及电容15并联连接。另一方面，如图11所示，在半导体装置7中，具有3组串联连接的二极管以及开关的保护电路29与并联连接的电阻20以及电容15并联连接。在这一点上，半导体装置7与半导体装置4不同。其他相同。
134.图11是表示本公开的实施方式6所涉及的半导体装置7的电路图。
135.二极管31和开关33a、二极管41和开关33b、二极管42a以及42b和开关33c分别形成组。这些3组的二极管以及开关构成保护电路29。
136.在二极管31以及开关33a的组中，开关33a的一端与源极端子18连接，另一端与二极管31的阳极连接。二极管31的阴极与接地用端子22连接。
137.另一方面，在二极管41以及开关33b的组中，开关33b的一端与接地用端子22连接，另一端与二极管41的阴极连接。二极管41的阳极与源极端子18连接。
138.另外，在二极管42a、42b以及开关33c的组中，开关33c的一端与源极端子18连接，另一端与二极管42a的阳极连接。而且，二极管42a的阴极与二极管42b的阳极连接，二极管42b的阴极与接地用端子22连接。
139.这样，若各组中的二极管的阳极侧的端与源极端子18连接，阴极侧的端与接地用端子22连接，则各组中的二极管与开关的连接顺序是任意的。另外，各组的二极管可以如二极管31以及41那样是一级二极管，也可以如二极管42a以及42b那样是在同一方向上串联连接成二级的二极管，还可以在同一方向上串联连接成多级。
140.在如以上那样构成的实施方式6中，也与实施方式4同样起到不降低噪声指数特性
就能提高对过大输入的耐性的效果。
141.并且，在实施方式6中，将分别连接有开关的二极管31、41和42a以及42b与并联连接的电阻20以及电容15并联连接。因此，起到能够通过开关切换连接来而切换所需的耐电力效果的效果。
142.另外，通过将二极管31、41、和42a以及42b设为特性、尺寸不同的二极管或设为外置，能够选择对所需的耐电力效果最佳的二极管来具备。并且，在由于频率比较高并且外置而对特性出现影响的情况下，也可以预先集成二极管，根据需要切换开关来使用。
143.此外，图11示出了将串联连接一级以上的二极管和开关而成的电路与并联连接的电阻20以及电容15并联连接的例子，但即使对并联连接的电阻20以及电容15并联配置实施方式5所示那样的将电阻、二极管以及开关串联连接而成的电路，也能够同样切换耐电力效果。
144.对其他部分省略说明。
145.在实施方式1至6中叙述的本公开中的半导体装置在高频下的电力传送方面优异，输入匹配电路的损耗不增加，噪声指数特性不降低，因此特别适合于高频半导体装置，尤其适合于低噪声放大器。
146.此外，本公开中的半导体装置为mmic，但半导体装置的形式也可以是晶体管与其他电路不是一体的所谓分立结构。半导体的材料也可以不是gaas，例如可以是氮化镓，也可以是硅。二极管虽然为肖特基二极管，但例如也可以是pn结二极管。
147.此外，本公开并不限定于上述的实施例，而是包含各种变形例。例如，上述的实施例是为了容易理解地说明本公开而进行的详细说明，未必限定于具备所说明的全部结构。另外，可以将某个实施例的结构的一部分置换为其他实施例的结构，也可以将其他实施例的结构添加到某个实施例的结构中。并且，也可以对各实施例的结构的一部分进行其他结构的追加、删除以及置换。
148.附图标记说明
149.1～7...半导体装置；10、16...晶体管；11、17...栅极端子；12、18...源极端子；13、19...漏极端子；14、20、32...电阻；15...电容；21...rf电力输入端子；22...接地用端子；23...漏极电压供给端子；24、35...输入匹配电路；25...输出匹配电路；26...自偏置电路；27...rf电力输出端子；28...栅极电压供给端子；29...保护电路；31、41、42a、42b...二极管；33a、33b、33c...开关。