模数转换器的制作方法

1.本公开涉及一种低功耗逐次逼近型模数转换器。


背景技术：

2.逐次逼近型模数转换器的精度通常受到电容失配以及电路热噪声的限制。近年来，提出了各种解决方法来增强逐次逼近型模数转换器的动态性能。例如申请人的专利申请cn112134565a中提供了一种低功耗逐次逼近型模数转换器，在该转换器中采用了冗余电容等，并且对一阶项噪声进行了滤波。在此基础上为了更好地降低功耗以及提供更好地性能，在此基础上继续提出了一种更高精度的低功耗模数转换器。


技术实现要素：

3.为了解决上述技术问题之一，尤其是为了降低功耗及提高精度的问题，本公开提供了一种模数转换器。
4.根据本公开的一个方面，一种模数转换器，包括：
5.第一电容阵列和第二电容阵列，所述第一电容阵列和第二电容阵列分别为正极电容阵列和负极电容阵列，并且包括电容和与电容连接的开关，通过所述开关的切换将电容连接至不同的电压，所述第一电容阵列包括第一低位段电容和第一高位段电容，所述第二电容阵列包括第二低位段电容和第二高位段电容；
6.环路滤波器，所述环路滤波器包括第一路径和第二路径，所述第一路径和第二路径分别连接所述第一电容阵列和第二电容阵列，并且所述路径用于一阶项整形滤波，而所述第二路径用于二阶项整形滤波；
7.比较器，所述比较器包括第一组输入端和第二组输入端，所述第一组输入端用于连接所述第一电容阵列和所述第二电容阵列，所述第二组输入端用于连接所述环路滤波器的输出；
8.逻辑控制器，所述逻辑控制器根据所述比较器的输出信号，来控制所述第一电容阵列和第二电容阵列的开关以进行逐次逼近式模数转换；以及
9.动态元件匹配电路，所述动态元件匹配电路用于根据所述逻辑控制器的输出来控制所述第一高位段电容的高三位电容的开关和第二高位段电容的高三位电容的开关。
10.根据本公开的至少一个实施方式，所述比较器由预放大电路及锁存电路构成。
11.根据本公开的至少一个实施方式，第一电容阵列的第一低位段电容包括三位电容，而第一高位段电容包括七位电容，第二电容阵列的第二低位段电容包括三位电容，而第二高位段电容包括七位电容，所述第一低位段电容和第二低位段电容根据逻辑控制器的输出信号进行控制，所述第一高位段电容和第二高位段电容中除了高三位电容之外的其余位电容根据逻辑控制器的输出信号进行控制。
12.根据本公开的至少一个实施方式，所述环路滤波器的第一路径包括开关、电容和第二运算放大器，通过开关的导通和断开，将所述模数转换器的第一电容阵列和第二电容
阵列的转换完的残差电压采集至电容上，并且所述第二运算放大器用于对所述残差电压进行有源积分并且将有源积分后的电压输出至所述比较器中。
13.根据本公开的至少一个实施方式，第一电容阵列的电压通过两个串联开关连接至第二运算放大器的第一输入端，第二电容阵列的电压通过两个串联开关连接至第二运算放大器的第二输入端，在所述第一输入端的两个串联开关的连接点与所述第二输入端的两个串联开关的连接点之间连接电容。
14.根据本公开的至少一个实施方式，所述环路滤波器的第二路径包括开关、第一电容、第一运算放大器、第二电容和第二运算放大器，通过开关的导通和断开，将所述模数转换器的第一电容阵列和第二电容阵列的转换完的残差电压采集至第一电容上，并且通过第一运算放大器处理将第一电容的电压转换至第二电容，并且所述第二运算放大器用于对所述残差电压进行有源积分并且将有源积分后的电压输出至所述比较器中。
15.根据本公开的至少一个实施方式，第一电容阵列的电压通过两个第一串联开关连接至第一运算放大器的第一输入端，第二电容阵列的电压通过两个第二串联开关连接至第一运算放大器的第二输入端，在两个第一串联开关的连接点与两个第二串联开关的连接点之间连接第一电容，并且所述第一运算放大器的第一输出端通过两个第三串联开关连接至所述第二运算放大器的第一输入端，所述第一运算放大器的第二输出端通过两个第四串联开关连接至所述第二运算放大器的第二输入端，在两个第三串联开关的连接点与两个第四串联开关的连接点之间连接第二电容。
16.根据本公开的至少一个实施方式，所述第一运算放大器、第二运算放大器共用一个衬底。
17.根据本公开的至少一个实施方式，在所述第一运算放大器和第二运算放大器中，第一nmos晶体管的栅极作为第二输入端，第二nmos 晶体管的栅极作为第一输入端，第一nmos晶体管的漏极连接第三 nmos晶体管的源极，第二nmos晶体管的漏极连接第四nmos晶体管的源极，第三nmos晶体管的栅极与第四nmos晶体管n4的栅极连接，第一nmos晶体管的源极和第二nmos晶体管的源极连接第五 nmos晶体管的漏极和第六nmos晶体管的漏极，并且第五nmos晶体管的源极和第六nmos晶体管的源极接地，其中第五nmos晶体管的栅极连接共模反馈电压，第六nmos晶体管的栅极连接偏置电压，第三 nmos晶体管的漏极与第一pmos晶体管的漏极连接，并且作为运算放大器的第一输出端，第四nmos晶体管的漏极与第二pmos晶体管的漏极连接，并且作为运算放大器的第二输出端，第一pmos晶体管的栅极与第二pmos晶体管的栅极连接，第一pmos晶体管的源极连接第三 pmos晶体管的漏极，第二pmos晶体管的源极连接第四pmos晶体管的漏极，第三pmos晶体管的栅极与第四pmos晶体管的栅极连接，第三pmos晶体管的源极与第四pmos晶体管的源极连接至输入电压。
18.根据本公开的至少一个实施方式，所述预放大电路包括两组输入端，其中第一组输入端接收所述第一电容阵列和第二电容阵列的电压信号，第二组输入端可以接收所述环路滤波器的输出信号。
附图说明
19.附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本
说明书的一部分。
20.图1示出了根据本公开的实施方式的模数转换器的框图。
21.图2示出了根据本公开的实施方式的模数转换器的示意图。
22.图3示出了根据本公开的实施方式的环路滤波器的示意图。
23.图4示出了根据本公开的实施方式的运算放大器的示意图。
24.图5示出了根据本公开的实施方式的比较器的示意图。
25.图6示出了根据本公开的实施方式的比较器测试结果图。
26.图7示出了根据本公开的实施方式的时序控制示意图。
27.图8示出了根据本公开的实施方式的模数转换器的功耗示意图。
28.图9-11示出了根据本公开的实施方式的模数转换器的性能示意图。
具体实施方式
29.下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
30.需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
31.除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
32.在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。
33.当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
34.为了描述性目的，本公开可使用诸如“在
……
之下”、“在
……
下方”、“在
……
下”、“下”、“在
……
上方”、“上”、“在
……
之上”、“较高的”和“侧 (例如，如在“侧壁”中)”等的空间相对术语，从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此，示例性术语“在
……
下方”可以包含“上方”和“下方”两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
35.这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个 (种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
36.根据本公开的一个实施方式，提供了一种低功耗逐次逼近型模数转换器(sar adc)。
37.图1示出了根据本公开的一个实施方式的模数转换器。如图1所示，该模数转换器可以包括第一电容阵列100、第二电容阵列200、环路滤波器300、比较器400、逻辑控制器500、和动态元件匹配电路600。
38.第一电容阵列100可以为正极电容阵列。第二电容阵列200可以为负极电容阵列。对于两个电容阵列的具体形式可以参见下面关于图2的描述。此外在各个电容中可以包括多个电容，并且包括与电容连接的各个开关，通过开关的导通或断开来使得电容连接到对应的电压。环路滤波器300的输入端可以分别连接第一电容阵列和第二电容阵列，并且输出端与比较器400连接。比较器400可以有两组输入，其中一组输入用于接收第一电容阵列和第二电容阵列的电压信号，而另一组输入可以连接环路滤波器的输出端，以便实现相减操作。逻辑控制器500比较器的输出结果，来控制第一电容阵列100和第二电容阵列200的开关以进行逐次逼近式模数转换。
39.第一电容阵列100可以包括第一低位段电容和第一高位段电容。在本公开中，第一低位段电容可以包括三个电容，而第一高位段电容可以包括7个电容。第一高位段电容中的高位电容可以采用温度计码控制。在本公开可以利用动态元件匹配电路600来进行高位电容误差平均。第二电容阵列200可以包括第二低位段电容和第二高位段电容。在本公开中，第二低位段电容可以包括三个电容，而第二高位段电容可以包括7 个电容。第二高位段电容中的高位电容可以采用温度计码控制。在本公开可以利用动态元件匹配电路600来进行高位电容误差平均。作为一个实施例，动态元件匹配电路600可以是数据权重平均(dwa)模块，数据权重平均模块连接逻辑控制器的输出，并且对高位电容和进行采用温度计码编码方式控制。
40.图2示出了根据本公开的实施方式的具体实现方式。下面将参照图2 来详细地描述本公开的实施方式。
41.第一电容阵列100为正极电容阵列，可以包括第一高位段电容b1-b7 (msb)，第一低位段电容b8-b10(lsb)。其中第一高位段电容b1-b7 中高三位电容b1-b3可以采用温度计码控制。第二电容阵列200为负极电容阵列，可以包括第二高位段电容b1-b7(msb)，第二低位段电容 b8-b10(lsb)。其中第二高位段电容b1-b7中高三位电容b1-b3可以采用温度计码控制。
42.第一电容阵列100的电容b4-b10和第二电容阵列200的电容b4-b10 与对应的开关连接，通过控制各个开关导通与断开，在电压vrn和vrp 之间进行切换。第一电容阵列100的电容b1-b3和第二电容阵列200的电容b1-b3与对应的开关连接，在电压vrn、vrp和vi之间进行切换。
43.第一
44.比较器400包括第一输入端和第二输入端，第一输入端和第二输入端分别接收第一电容阵列100的电压和第二电容阵列200的电压，并且比较第一电容阵列100和第二电容阵列200之间的电压的大小，并且将比较结果提供至逻辑控制器500。此外，比较器400还包括第三输入端和第三输入端。第三输入端连接环路滤波器300的第一输出端，第四输入端连接环路滤波器300的第二输出端。
45.环路滤波器300的第一输入端连接第一电容阵列100，第二输入端连接第二电容阵列200。环路滤波器300对电容阵列的余量电压进行噪声整形。在本公开中，环路滤波器300用于实现一阶项整形滤波功能和二阶项整形滤波的功能。
46.图3提供了根据本公开的环路滤波器300的具体实现方式。如图3 所示，环路滤波器300可以设置两条路径，其中第一路径为上侧vip/vin 至voutn/voutp的路径，第二路径为下侧vip/vin至voutn/voutp 的路径。
47.在第一路径中，vip端连接第一电容阵列100，vin端连接第二电容阵列200。vip端和vin端的电压经过开关及电容将其转换至第二运算放大器ota2的两个输入端。第二运算放大器对残差电压进行有源积分并且将积分后的电压输出至比较器。在第一路径中可以实现一阶项的整形滤波。在第一路径中，vip端通过两个串联开关连接至第二运算放大器的一个输入端，vin端通过两个串联开关连接至第二运算放大器的另一输入端，在两种串联开关的连接点之间连接电容2c。
48.在第二路径中，vip端连接第一电容阵列100，vin端连接第二电容阵列200。vip端和vin端的电压经过开关及电容将其转换至第一运算放大器ota1的两个输入端。第一运算放大器用于将第一电容阵列和第二电容阵列的转换完的残差电压采集至电容c(两个电容c的一端接地 vss)上。并且通过开关将电容c的电压转换至第二运算放大器的两个输入端，第二运算放大器用于对残差电压进行有源积分并且将有源积分后的电压输出至比较器中。第一电容阵列的电压通过两个第一串联开关连接至第一运算放大器的第一输入端，第二电容阵列的电压通过两个第二串联开关连接至第一运算放大器的第二输入端，在两个第一串联开关的连接点与两个第二串联开关的连接点之间连接第一电容，并且所述第一运算放大器的第一输出端通过两个第三串联开关连接至所述第二运算放大器的一个输入端，所述第一运算放大器的第二输出端通过两个第四串联开关连接至所述第二运算放大器的第二输入端，在两个第三串联开关的连接点与两个第四串联开关的连接点之间连接第二电容
49.在本公开中，运算放大器采用套筒型cascode结构(共源共栅结构放大器)来提升运放的增益。另外第一运算放大器和第二运算放大器可以采用同一基底(cell)。
50.图4示出了根据本公开的结构的运算放大器的电路图。其中，以第二运算放大器为例进行说明，第一运算放大器的结构可以相同。
51.运算放大器可以包括nmos晶体管及pmos晶体管。第一nmos 晶体管n1的栅极可以作为负输入端vinn，第二nmos晶体管n2的栅极可以作为正输入端vinp。第一nmos晶体管n1
n型场效应晶体管n17的栅极可以连接第一p型场效应晶体管p11的漏极，第十n型场效应晶体管n20的栅极可以连接第二p型场效应晶体管 p12。
59.第七n型场效应晶体管n17的漏极与第八n型场效应晶体管n18 的漏极连接。第九n型场效应晶体管n19的漏极及第十n型场效应晶体管n20的漏极连接。第七n型场效应晶体管n17的漏极与第八n型场效应晶体管n18的漏极与第三p型场效应晶体管p13的漏极连接。第八 n型场效应晶体管n18的栅极连接第三p型场效应晶体管p13的栅极，并且连接至第九n型场效应晶体管n19的漏极。第九n型场效应晶体管 n19的栅极连接第四p型场效应晶体管p14的栅极，并且连接至第八n 型场效应晶体管n18的漏极。第三p型场效应晶体管p13的源极和第四 p型场效应晶体管p14的源极连接第五p型场效应晶体管p15的漏极，并且第五p型场效应晶体管p15的栅极连接时钟信号clkn。第五p型场效应晶体管p15的源极连接电压vdd。
60.此外第九n型场效应晶体管n19的漏极还可以与第六p型场效应晶体管p16和第十一n型场效应晶体管n21的串联电路连接，具体地，第九n型场效应晶体管n19的漏极连接第六p型场效应晶体管p16和第十一n型场效应晶体管n21的栅极，第六p型场效应晶体管p16和第十一 n型场效应晶体管n21的漏极连接，第六p型场效应晶体管p16的源极连接电压vdd，第十一n型场效应晶体管n21的源极接地vss。
61.第八n型场效应晶体管n18的漏极与第七p型场效应晶体管p17和第十二n型场效应晶体管n22的栅极连接，第七p型场效应晶体管p17 的源极连接电压vdd，第七p型场效应晶体管p17和第十二n型场效应晶体管n22的漏极连接，第十二n型场效应晶体管n22的源极接地vss。
62.第七p型场效应晶体管p17和第十二n型场效应晶体管n22的漏极还与第八p型场效应晶体管p18和第十三n型场效应晶体管n23的栅极连接。第八p型场效应晶体管p18的源极连接电压vdd，第八p型场效应晶体管p187和第十三n型场效应晶体管n23的漏极连接，第十三n 型场效应晶体管n23的源极接地vss。此外，第八p型场效应晶体管p187 和第十三n型场效应晶体管n23的漏极作为信号输出端op。
63.图6示出了根据图5的电路设计的比较器电路的offset情况，从图中可以看出，其offset的标准差为1.3mv。
64.此外对于与图5中的时钟信号clkn和clkn的生成可以采用时钟信号clkn进行生成，其中在图5的左下方示出了生成电路。
65.在图7中，示出了模数转换转换的时序图。如图7所示，一次转换需要16个同步时钟周期，其中1-2周期内进行输入信号采样(f-sample)； 3-12周期进行10次sar逻辑转换(sar conversion)；在转换完成前，f_amp用于控制将电容的余差电压信号接入环路滤波器中；f_ef 用于滤波器中运放的建立；f_ef2用于一次电荷转移实现二阶滤波效果。 f_amp、f_ef和f_ef2对应电路的位置如图3所示。
66.在本公开中，申请人对所提出的模数转换器进行了测量。其中模拟电源avdd为5v，其中主要用于滤波器和比较器电路，而数字电压dvdd 为5v，主要用于逻辑电路时钟电路等。根据测量结果可以得知，模数转换器的总功耗为1.458mw，例如图8所示。因此可以有效地降低了模数转换器的整体功耗，实现了低功耗的目的。
67.此外，为了测试本公开的模数转换器，在电容中加入1％的随机失配后，开启动态元件匹配电路和不开启动态元件匹配电路的测试结果可以如图9和图10所示。如图所示，在
开启动态元件匹配电路的情况下，模数转换器的有效位数可以为13bit，在不开启动态元件匹配电路的情况下，模数转换器的有效位数可以为11.6bit。此外在输入信号为0.8verf(参考电压)的正弦波的情况下，模数转换器的频谱如图11所示，有效位约为 16bit。根据测试结果可以看出，根据本公开的电容阵列及环路滤波器、比较器等，可以实现低功耗的目的且能够很好地实现模数转换目的。
68.在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/ 方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/ 方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
69.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
70.本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。