一种大尺寸晶圆中深能级缺陷态的检测方法

1.本发明涉及半导体技术领域，特别是涉及一种大尺寸晶圆中深能级缺陷态的检测方法。


背景技术：

2.硅是集成电路的主体材料，随着半导体制程的不断缩小，对硅的质量和尺寸提出了愈来愈高的要求。晶圆主要有2英寸(50mm)、3英寸(75mm)、4英寸(100mm)、6英寸(150mm)、8英寸(200mm)和12英寸(300mm)等规格。晶圆的尺寸(直径)越大，每一个晶圆上可制造的芯片数量就越多，单位芯片的成本就降低。
3.硅在拉晶过程中不可避免会引入一些杂质或缺陷，这些杂质缺陷会在禁带中形成缺陷态能级。这些深能级缺陷态对材料和器件的性能有着重要的影响，譬如，位于禁带中的深能级缺陷态俘获电子后不能及时释放将严重影响硅器件的可靠性；因此需要对晶圆生产过程中的晶圆内缺陷态进行抽样检测，但是晶圆的尺寸越大，深能级的缺陷态检测的难度越高。
4.以300mm大尺寸晶圆为例，其缺陷表征的手段有：hcl刻蚀后sem检测、铜修饰后蚀刻显影和热氧化后形貌表征、瞬态电容检测方式等方法，但是这些表征方法都无法准确探测到能级较深的缺陷态，同时也很难测得浓度和能级位置。
5.以传统的瞬态电容检测方式为例，测量时与待检测晶圆的一个表面形成肖特基结，另一个表面形成欧姆结，构成肖特基二极管结构，此肖特基二极管的漏电流较大，瞬态电容电压会通过漏电流快速释放，无法形成形态完整的瞬态电容谱曲线；而且漏电流大也影响了测量时测量电压的大小及测量时的温度范围，无法精准的检测到更深能级的缺陷。
6.因此，如何通过有效的测量方法，精确地探测深能级缺陷的能级位置和浓度，对于研究深能级缺陷对300mm大尺寸晶圆材料和器件的影响具有重要意义。


技术实现要素：

7.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大尺寸晶圆中深能级缺陷态的检测方法，用于解决现有大尺寸晶圆的能级缺陷态测量技术无法准确探测到晶圆中深能级的缺陷态，同时也很难检测到缺陷态的浓度和能级位置的问题。
8.为实现上述目的及其他相关目的，本发明提供一种大尺寸晶圆中深能级缺陷态的检测方法，所述检测方法包括以下步骤：
9.所述检测方法包括以下步骤：
10.提供待检测晶圆；
11.对所述待检测晶圆底面刻蚀形成若干个互不连接的刻蚀区，所述待检测晶圆底面未经刻蚀的区域被所述刻蚀区间隔划分为若干个未刻蚀区，所述刻蚀区的表面粗糙度大于未刻蚀区的表面粗糙度；
12.于所述待检测晶圆底面形成底面金属层，其中，位于所述刻蚀区的底面金属层与
所述待检测晶圆之间呈欧姆接触，位于所述未刻蚀区的底面金属层与所述待检测晶圆之间呈肖特基接触；
13.于所述待检测晶圆顶面形成图形化的顶面金属层，其中，所述顶面金属层与所述待检测晶圆之间呈肖特基接触；
14.测量所述待检测晶圆的深能级瞬态电容谱曲线，利用所述深能级瞬态电容谱曲线作出阿伦尼乌斯曲线，并从中得到所述待检测晶圆的深能级缺陷的能级位置及浓度信息。
15.可选地，将n个所述刻蚀区及k个与其相邻的所述未刻蚀区定义为一个测试组，各所述测试组上覆盖的所述底面金属层之间互不连接；其中，n为大于等于1的整数，k为大于等于1的整数。
16.可选地，所述刻蚀区呈长条状，每个所述刻蚀区的宽度介于0.01mm～1mm之间。
17.可选地，位于所述未刻蚀区的所述底面金属层与所述待检测晶圆接触形成底面肖特基结，所述顶面金属层与所述待检测晶圆接触形成顶面肖特基结，所述底面肖特基结的势垒高度与所述顶面肖特基结的势垒高度不同。
18.可选地，所述待检测晶圆的直径大于等于300mm。
19.可选地，得到所述待检测晶圆的深能级缺陷的能级位置及浓度信息的方法包括：
20.提供深能级瞬态谱测试装置；
21.设置所述深能级瞬态谱测试装置的测试电压小于所述待检测晶圆的顶面肖特基结的开启电压，并基于所述深能级瞬态谱测试装置测量得到多子陷阱深能级瞬态电容谱曲线；
22.设置所述深能级瞬态谱测试装置的测试电压大于所述待检测晶圆的顶面肖特基结的开启电压，并基于所述深能级瞬态谱测试装置测量得到少子陷阱和多子陷阱共有深能级瞬态电容谱曲线；
23.对所述多子陷阱深能级瞬态电容谱曲线、所述少子陷阱和多子陷阱共有深能级瞬态电容谱曲线进行包络解析，得到少子陷阱深能级瞬态电容谱曲线；
24.利用所述多子陷阱深能级瞬态电容谱曲线及所述少子陷阱深能级瞬态电容谱曲线作出阿伦尼乌斯曲线，并从中得到所述待检测晶圆的深能级缺陷的能级位置及浓度信息。
25.可选地，所述阿伦尼乌斯曲线满足下述方程：
[0026][0027]
式中，en为电子从深能级发射的热发射率，t为温度，k为常数，σn为俘获截面，ec为导带能级，e
t
为缺陷态能级，k为玻尔兹曼常数。
[0028]
可选地，对所述待检测晶圆以不同的温度进行温度扫描，测量深能级缺陷随温度分布的深能级瞬态电容谱曲线；其中，所述温度介于50k～500k之间。
[0029]
可选地，测量得到少子陷阱和多子陷阱共有深能级瞬态电容谱曲线的步骤中，所述测试电压介于2v～10v之间。
[0030]
如上所述，本发明的一种大尺寸晶圆中深能级缺陷态的检测方法，通过在所述待检测晶圆的底面形成欧姆接触及肖特基接触，在所述待检测晶圆的顶面形成肖特基接触，分别位于两个表面的顶面肖特基结、底面肖特基结共同形成了双肖特基二极管结构，所述
双肖特基二极管结构的漏电流较低，使得本发明所述测量方法能够测量到更深能级的缺陷态；并且漏电流低也使得本发明所述测量方法能够以更高的测量电压测量，降低低能级缺陷态对测量结果的干扰；同时，漏电流低拓宽了测量时的测量温度范围，使得深能级缺陷中电子激发概率更高，能够得到关于深能级缺陷态浓度和能级位置更准确的信息。
附图说明
[0031]
图1显示为本发明所述大尺寸晶圆中深能级缺陷态的检测方法的流程示意图。
[0032]
图2显示为本发明所述待检测晶圆结构示意图。
[0033]
图3显示为本发明所述待检测晶圆形成刻蚀区及未刻蚀区后的结构示意图。
[0034]
图4显示为本发明所述待检测晶圆形成底面金属层后的结构示意图。
[0035]
图5显示为本发明所述待检测晶圆形成已图形化的顶面金属层后的结构示意图。
[0036]
图6显示为对比示例一中采用传统瞬态电容检测方法检测获得的深能级瞬态电容谱曲线。
[0037]
图7显示为对比示例一中采用本发明所述检测方法检测获得的深能级瞬态电容谱曲线。
[0038]
图8显示为对比示例一中采用本发明所述检测方法检测作出的阿伦尼乌斯曲线。
[0039]
图9显示为对比示例二中采用传统瞬态电容检测方法检测获得的深能级瞬态电容谱曲线。
[0040]
图10显示为对比示例二中采用本发明所述检测方法检测获得的深能级瞬态电容谱曲线。
[0041]
图11显示为对比示例二中采用本发明所述检测方法检测作出的阿伦尼乌斯曲线。
[0042]
元件标号说明
[0043]
100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
待检测晶圆
[0044]
110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底面
[0045]
111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
刻蚀区
[0046]
112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
未刻蚀区
[0047]
120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶面
[0048]
200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底面金属层
[0049]
201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底面欧姆结
[0050]
202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底面肖特基结
[0051]
300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
图形化的顶面金属层
[0052]
301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶面肖特基结
具体实施方式
[0053]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0054]
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例
作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0055]
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于
……
之间”表示包括两端点值。
[0056]
在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0057]
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
[0058]
参阅图1，本实施例提供一种大尺寸晶圆中深能级缺陷态的检测方法，所述检测方法包括步骤1)～步骤5)。
[0059]
步骤1)：如图2所示，提供待检测待检测晶圆100。
[0060]
本实施例中，所述待检测晶圆100材料为硅，其禁带宽度仅1.1ev，临界击穿场强为0.3mv/cm，硅为窄禁带材料，本检测方法属于对窄禁带材料的深能级缺陷态进行检测。
[0061]
具体的，所述待检测晶圆100的直径大于等于300mm。
[0062]
本实施例中，待检测晶圆100的尺寸愈大，其材料中缺陷态表征就愈发困难，本实施例检测方法适用的待检测晶圆尺寸至少大于等于300mm。
[0063]
步骤2)：于所述待检测晶圆100底面110刻蚀形成若干个互不连接的刻蚀区111，所述待检测晶圆底面110未经刻蚀的区域被所述刻蚀区间隔为若干个未刻蚀区112，所述刻蚀区111的表面粗糙度大于未刻蚀区112的表面粗糙度。
[0064]
本实施例中，如图3所示，定义所述待检测晶圆100的其中一个表面为底面110，另一个表面为顶面120；所述底面110采用刻蚀工艺刻蚀形成刻蚀凹坑，以使得刻蚀区111的表面粗糙度大于未刻蚀区112。采用的刻蚀工艺法可以是湿化学腐蚀、电容耦合等离子体刻蚀、电感耦合等离子体刻蚀和机械物理刻蚀等方法。
[0065]
具体的，所述刻蚀区111呈长条状，每个所述刻蚀区111的宽度介于0.01mm～1mm之间。
[0066]
本实施例中，每个所述刻蚀区111的左侧和右侧分别是一个未刻蚀区112(未刻蚀区也呈长条状)，所述未刻蚀区112的左侧和右侧分别是一个刻蚀区111，刻蚀区111和未刻蚀区112互相间隔、阵列排布，每个刻蚀区及每个未刻蚀区的宽度介于0.01mm～1mm之间，所述刻蚀区内刻蚀形成的凹坑深度介于100nm～10μm之间。
[0067]
步骤3)：如图4所示，于所述待检测晶圆100底面110形成底面金属层200，其中，位于所述刻蚀区111的底面金属层200与所述待检测晶圆100之间呈欧姆接触，位于所述未刻蚀区112的底面金属层200与所述待检测晶圆100之间呈肖特基接触。
[0068]
本实施例中，位于所述刻蚀区111的所述底面金属层200与所述待检测晶圆100接
触形成底面欧姆结201，位于所述未刻蚀区112的所述底面金属层200与所述待检测晶圆100接触形成底面肖特基结202。其中，形成所述底面金属层200的方法可以包括但不限于磁控溅射、分子束外延、电子束蒸镀等方法；形成的底面金属层200的厚度介于50nm～1000nm之间，其材质可以包括但不限于au、ag、al、ti、ni、w、tin、cu及这些金属的合金等。
[0069]
具体的，将n个所述刻蚀区111及k个与其相邻的所述未刻蚀区112定义为一个测试组，各所述测试组上覆盖的所述底面金属层200之间互不连接；其中，n为大于等于的整数，k为大于等于的整数。
[0070]
本实施例中，可以采用刻蚀方式刻蚀底面金属层200，刻蚀后的底面金属层200被区分为不同的区域，不同的区域间互不连接，实现隔离；也可以在形成底面金属层200的步骤中采用掩膜层的方式，于测试组上方覆盖底面金属层，各测试组之间的间隔区域内不形成底面金属层或者形成隔离墙结构，实现隔离。
[0071]
步骤4)：如图5所示，于所述待检测晶圆100顶面120形成图形化的顶面金属层300，其中，所述顶面金属层300与所述待检测晶圆100之间呈肖特基接触。
[0072]
本实施例中，所述图形化的顶面金属层300与所述待检测待检测晶圆100接触形成若干个互不连接的顶面肖特基结301，若干个顶面肖特基结301呈阵列排布，与待检测晶圆底面的测试组上下对应，如图5所示，每个顶面肖特基结301至少对应一个测试组，测试组内的底面肖特基结202与硅材料、顶面肖特基结301共同形成了呈三层结构的双肖特基接触二极管，双肖特基接触二极管结构能够有效减小测量时产生的漏电流。并且，每个顶面肖特基结301及其对应的测试组共同构成一个检测区，测量不同的检测区可以得到待检测晶圆100不同区域的深能级缺陷。其中，所述顶面金属层300图形化的方法依次包括镀膜工艺、涂覆工艺、曝光工艺、刻蚀工艺。
[0073]
具体的，底面肖特基结202及顶面肖特基结301的势垒高度既可以相同，也可以不同。当底面肖特基结202及顶面肖特基结301的势垒高度不同时，两边的肖特基结开启电压不同，更高的肖特基结开启电压使得测试时的测试电压设定值更高。
[0074]
本实施例中，所述底面肖特基结201的势垒高度与所述顶面肖特基结301的势垒高度不同。作为示例，可以通过选用不同的金属材料使得所述底面肖特基结201的势垒高度与所述顶面肖特基结301的势垒高度不同，也可以通过掺杂的方式使得所述底面肖特基结201的势垒高度与所述顶面肖特基结301的势垒高度不同。优选的，底面金属层与顶面金属层选用不同的金属，使得底面肖特基结201的势垒高度与所述顶面肖特基结301的势垒高度不同。
[0075]
步骤5)：测量所述待检测晶圆100的深能级瞬态电容谱曲线，使用所述深能级瞬态电容谱曲线作出阿伦尼乌斯曲线，得到所述待检测晶圆100的深能级缺陷的能级位置及浓度信息。
[0076]
本实施例中，测量时，所述底面金属层200内的底面肖特基结202及底面欧姆结201接地，顶面金属层300内的顶面肖特基结301与测试电压接口连接，双肖特基接触二极管结构能够有效减小测量时产生的漏电流，接地的底面欧姆结201能够确保测量时测得的电容值变化是由深能级缺陷引发的。所述深能级瞬态电容谱可以采用标准深能级瞬态电容谱、拉普拉斯变换深能级瞬态电容谱、傅里叶变换深能级瞬态电容谱、常电容深能级瞬态电压谱、双脉冲深能级瞬态电容谱等方法进行测量。
[0077]
具体的，得到所述待检测晶圆100的深能级缺陷的能级位置及浓度信息的方法包括：步骤51)～步骤55)。
[0078]
步骤51)：提供深能级瞬态谱测试装置。
[0079]
本实施例中，所述深能级瞬态谱测试装置可以是深能级瞬态谱测试仪，也可以是电学探针台，测量时对所述待检测晶圆以不同的温度进行温度扫描，测量深能级缺陷随温度分布的深能级瞬态电容谱曲线；其中，扫描的温度最低应≥50k，扫描的温度最高应≤500k。
[0080]
步骤52)：设置所述深能级瞬态谱测试装置的测试电压小于所述待检测晶圆100的顶面肖特基结301的开启电压，并基于所述深能级瞬态谱测试装置测量得到多子陷阱深能级瞬态电容谱曲线。
[0081]
本实施例中，当顶面金属层300的金属材料选定后，就可以通过其与硅材料的势垒高度计算出不同温度下的肖特基结开启电压，并进一步选定测量时温度的范围，设定测试电压小于开启电压(最高测量温度对应的肖特基结开启电压)，测量多子陷阱深能级瞬态电容谱曲线。
[0082]
并且，因为底面肖特基结202、硅材料及顶面肖特基结301形成了双肖特基接触二极管结构，其漏电流小，因此在高温度区间测试时(漏电流大小与温度大小正相关)，待检测晶圆两端形成的电容板之间电势下降较慢，使得形成的电容谱曲线表征完整；而且，温度愈高，愈深能级的缺陷态中的电子被激发的概率就愈高，愈能够精准的测量到深能级缺陷态。
[0083]
步骤53)：设置所述深能级瞬态谱测试装置的测试电压大于所述待检测晶圆100的顶面肖特基结301的开启电压，并基于所述深能级瞬态谱测试装置测量得到少子陷阱和多子陷阱共有深能级瞬态电容谱曲线。
[0084]
本实施例中，设定测试电压大于开启电压(最低测量温度对应的肖特基结开启电压)；因为底面肖特基结202、硅材料及顶面肖特基结301形成了双肖特基接触二极管结构，其漏电流小，因此测量时，所述测试电压设置较大时，待检测晶圆两端形成的电容板间电势能够更久的维持在高电压区间，能够更好的获得深能级信息(免除浅能级信息干扰)。作为示例，测量得到少子陷阱和多子陷阱共有深能级瞬态电容谱曲线的步骤中，测试电压介于2v～10v之间(包括两个端点值)。
[0085]
步骤54)：对所述多子陷阱深能级瞬态电容谱曲线、所述少子陷阱和多子陷阱共有深能级瞬态电容谱曲线进行包络解析，得到少子陷阱深能级瞬态电容谱曲线。
[0086]
步骤55)：利用所述多子陷阱深能级瞬态电容谱曲线及少子陷阱深能级瞬态电容谱曲线作出阿伦尼乌斯曲线，并从中得到所述待检测晶圆100的深能级缺陷的能级位置及浓度信息。
[0087]
具体的，所述阿伦尼乌斯曲线满足下述方程：
[0088][0089]
式中，en为电子从深能级发射的热发射率，t为温度，k为常数，σn为俘获截面，ec为导带能级，e
t
为缺陷态能级，k为玻尔兹曼常数。
[0090]
本实施例中，利用阿伦尼乌斯曲线的斜率可以获得缺陷态的能级位置，从截距可以获得缺陷态的俘获截面，而从深能级瞬态电容谱的峰值强度可以得出缺陷态的浓度。
[0091]
为了更好的展示本实施例所述的一种大尺寸晶圆中深能级缺陷态的检测方法的有益效果，本实施例还提供两个对比示例进行说明。
[0092]
对比示例一
[0093]
本对比示例中：待检测晶圆100的尺寸为300mm。
[0094]
采用传统的瞬态电容检测方法检测，于待检测晶圆100的上表面形成顶面金属ni层，厚度为100nm，顶面金属ni层与硅材料呈肖特基接触；将待检测晶圆100的下表面全部刻蚀后，形成底面金属al层，厚度为100nm，底面金属ni层与硅材料呈欧姆接触，以标准深能级瞬态电容谱技术进行测量，施加的测量电压分别为0.2v及5v，测量时温度扫描范围为50k～300k，使用264hz及352hz这两个参数进行两次测量，两次测量得到的待检测晶圆100的深能级瞬态电容谱曲线如图6所示，其信号曲线不规则，曲线具有很大的波动，无法通过该测试曲线得到阿伦尼乌斯曲线；
[0095]
采用本实施例提供的深能级缺陷态的检测方法检测，顶面金属层300采用厚度为100nm的金属ni，每个顶面电极301的宽度为1mm；底面金属层200采用厚度为100nm的金属al，底面欧姆结宽度为0.1mm，底面肖特基结202宽度为0.1mm；每个顶面肖特基结301对应5个底面欧姆结及5个底面肖特基结202，测量时温度扫描范围为50k～300k，施加的测量电压分别为0.2v及5v，使用264hz及352hz这两个参数进行两次测量，两次测量得到的待检测晶圆100的深能级瞬态电容谱曲线如图7所示，显示为规则的深能级信号曲线，并以此可计算得出阿伦尼乌斯曲线(如图8所示)。
[0096]
对比示例二
[0097]
本对比示例中：待检测晶圆100的尺寸为300mm。
[0098]
采用传统的瞬态电容检测方法检测，于待检测晶圆100的上表面形成顶面金属ni层，厚度为150nm，顶面金属ni层与硅材料呈肖特基接触；将待检测晶圆100的下表面全部刻蚀后，形成底面金属al层，厚度为150nm，底面金属al层与硅材料呈欧姆接触，以标准深能级瞬态电容谱技术进行测量，施加的测量电压分别为0.2v及6v，测量时温度扫描范围为50k～300k，使用176hz及264hz这两个参数进行两次测量，两次测量得到的待检测晶圆100的深能级瞬态电容谱曲线如图9所示，其信号曲线不规则，曲线具有很大的波动，无法通过该测试曲线得到阿伦尼乌斯曲线；
[0099]
采用本实施例提供的深能级缺陷态的检测方法检测，顶面金属层300采用厚度为150nm的金属ni，每个顶面电极301的宽度为1mm；底面金属层200采用厚度为150nm的金属al，底面欧姆结宽度为0.1mm，底面肖特基结202宽度为0.1mm；每个顶面肖特基结301对应5个底面欧姆结及5个底面肖特基结202，测量时温度扫描范围为50k～300k，施加的测量电压分别为0.2v及6v，使用176hz及264hz这两个参数进行两次测量，两次测量的待检测晶圆100的深能级瞬态电容谱曲线如图10所示，并且，即使增加测试频率(352hz)，依旧可得到规则的深能级信号曲线，并以此可计算得出阿伦尼乌斯曲线(如图11所示)。
[0100]
综上所述，本发明的一种大尺寸晶圆中深能级缺陷态的检测方法，通过在所述待检测晶圆的底面形成欧姆接触及肖特基接触，在所述待检测晶圆的顶面形成肖特基接触，分别位于两个表面的顶面肖特基结、底面肖特基结共同形成了双肖特基二极管结构，所述双肖特基二极管结构的漏电流较低，使得本发明所述测量方法能够测量到更深能级的缺陷态；并且漏电流低也使得本发明所述测量方法能够以更高的测量电压进行测量，降低低能
级缺陷态对测量结果的干扰；同时，漏电流低拓宽了测量时的测量温度范围，使得深能级缺陷中电子激发概率更高，能够得到关于深能级缺陷态浓度和能级位置更准确的信息。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0101]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。