半导体结构的制备方法、半导体结构和存储器与流程

1.本技术涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法、半导体结构和存储器。


背景技术：

2.mram(magnetic random access memory)是一种非易失性(non-volatile)的磁性随机存储器。它拥有高速读取写入能力和高集成度的特点，且可以被无限次的重复写入。
3.mram包括阵列排布的多个磁性隧道结(magnetic tunnel junction，简称mtj)，mtj器件可以根据器件内的磁性材料改变自身的电阻状态，其包括两个铁磁层和位于两个铁磁层之间的薄绝缘层。当mtj器件的结两端施加电压时，两个铁磁层的磁矩方向相同，电子可以隧穿薄绝缘层，mtj器件导通。相关技术中，采用条形掩膜图案和光刻蚀的方式制备阵列排布的mtj器件。
4.然而，上述的制备方法难以制备高密度的mtj器件，且难以调整mtj器件的尺寸，mtj器件的制备难度较大。


技术实现要素：

5.本技术提供一种半导体结构的制备方法、半导体结构和存储器，便于制备具有高密度的磁性隧道结的半导体结构，并且能够有效调整磁性隧道结的尺寸，降低半导体结构的制备难度。
6.为了实现上述目的，第一方面，本技术提供一种半导体结构的制备方法，包括：
7.提供衬底；
8.在衬底上依次形成磁性复合层和转移掩膜层；
9.在转移掩膜层上进行多次掩膜刻蚀过程，以在转移掩膜层中形成阵列排布的多个掩膜图案，至少部分掩膜图案之间转移掩膜层形成转移图案；
10.沿转移图案刻蚀磁性复合层，以形成阵列排布的多个柱状结构，柱状结构形成磁性隧道结；相邻的柱状结构之间具有间隙隔离。
11.在上述的半导体结构的制备方法中，可选的是，多次掩膜刻蚀所采用掩膜图案形状相同，掩膜图案的形状包括点状。
12.在上述的半导体结构的制备方法中，可选的是，在转移掩膜层上进行多次掩膜刻蚀过程包括：
13.在转移掩膜层上依次形成第一复合掩膜层和第一初始掩膜层；
14.沿第一初始掩膜层刻蚀第一复合掩膜层和转移掩膜层，以在转移掩膜层中形成第一掩膜图案；
15.在转移掩膜层上依次形成第二复合掩膜层和第二初始掩膜层，第二复合掩膜层覆盖第一掩膜图案；
16.沿第二初始掩膜层刻蚀第二复合掩膜层和转移掩膜层，以在转移掩膜层中形成第
二掩膜图案。
17.在上述的半导体结构的制备方法中，可选的是，第一掩膜图案包括阵列排布的多个第一孔洞，第二掩膜图案包括阵列排布的多个第二孔洞。
18.第一孔洞和第二孔洞在转移掩膜层中互不重合，位于第一孔洞和第二孔洞之间的转移掩膜层形成转移图案。
19.在上述的半导体结构的制备方法中，可选的是，第一孔洞和一部分第二孔洞位于同一行，位于同一行的第一孔洞和第二孔洞沿行方向交替排布；
20.另一部分第二孔洞位于相邻两行第一孔洞之间，且与相邻两行的第一孔洞对应设置，与相邻两行的第二孔洞错位设置。
21.在上述的半导体结构的制备方法中，可选的是，第一孔洞和第二孔洞位于不同行，第一孔洞和第二孔洞沿对角方向交替排布。
22.在上述的半导体结构的制备方法中，可选的是，第一复合掩膜层包括第一硬掩膜层和第一填充掩膜层，第一填充掩膜层位于第一硬掩膜层的远离衬底的一侧；
23.在转移掩膜层上形成第一复合掩膜层包括：在转移掩膜层上形成第一硬掩膜层；在第一硬掩膜层上形成第一填充掩膜层；
24.沿第一初始掩膜层刻蚀第一复合掩膜层包括：沿第一初始掩膜层刻蚀第一填充掩膜层；沿第一初始掩膜层刻蚀第一硬掩膜层。
25.在上述的半导体结构的制备方法中，可选的是，第一初始掩膜层包括阵列排布的多个第一初始掩膜图案；
26.沿第一初始掩膜层刻蚀第一复合掩膜层包括：沿第一初始掩膜图案刻蚀第一填充掩膜层；沿第一初始掩膜图案刻蚀第一硬掩膜层。
27.在上述的半导体结构的制备方法中，可选的是，第二复合掩膜层包括第二硬掩膜层和第二填充掩膜层，第二填充掩膜层位于第二硬掩膜层的远离衬底的一侧；
28.在转移掩膜层上形成第二复合掩膜层包括：在转移掩膜层上形成第二硬掩膜层；在第二硬掩膜层上形成第二填充掩膜层；
29.沿第二初始掩膜层刻蚀第二复合掩膜层包括：沿第二初始掩膜层刻蚀第二填充掩膜层；沿第二初始掩膜层刻蚀第二硬掩膜层。
30.在上述的半导体结构的制备方法中，可选的是，第二初始掩膜层包括阵列排布的多个第二初始掩膜图案；
31.沿第二初始掩膜层刻蚀第二复合掩膜层包括：沿第二初始掩膜图案刻蚀第二填充掩膜层；沿第二初始掩膜图案刻蚀第二硬掩膜层。
32.在上述的半导体结构的制备方法中，可选的是，在衬底上形成磁性复合层之后，形成转移掩膜层之前还包括：
33.形成图案转移层，图案转移层位于磁性复合层和转移掩膜层之间；
34.沿转移图案刻蚀磁性复合层之前还包括：
35.沿转移图案刻蚀图案转移层。
36.在上述的半导体结构的制备方法中，可选的是，磁性复合层包括依次层叠设置的第二磁性层、绝缘层和第一磁性层；第一磁性层位于第二磁性层的远离衬底的一侧；
37.在衬底上形成磁性复合层包括：在衬底上形成第二磁性层；在第二磁性层上形成
绝缘层；在绝缘层上形成第一磁性层；
38.沿转移图案刻蚀磁性复合层包括：沿转移图案依次刻蚀第一磁性层、绝缘层和第二磁性层。
39.在上述的半导体结构的制备方法中，可选的是，第一掩膜图案与第一初始掩膜图案形状和尺寸均相同，第二掩膜图案与第二初始掩膜图案的形状和尺寸均相同。
40.在上述的半导体结构的制备方法中，可选的是，第一初始掩膜图案和第二初始掩膜图案的形状均包括圆点，第一初始掩膜图案的圆点直径与第二初始掩膜图案的圆点直径相等。
41.第二方面，本技术提供一种半导体结构，半导体结构通过上述的半导体结构的制备方法制备而成。
42.第三方面，本技术提供一种存储器，包括上述的半导体结构。
43.在上述的存储器中，可选的是，半导体结构有多个，多个半导体结构阵列排布，相邻两个半导体结构的磁性隧道结之间设置有隔离结构。
44.本技术提供的半导体结构的制备方法、半导体结构和存储器，在衬底上形成磁性复合层和转移掩膜层，通过在转移掩膜层上进行多次掩膜刻蚀过程，在转移掩膜层中形成多个掩膜图案；通过在掩膜图案之间形成转移图案，利用转移图案刻蚀磁性复合层，从而形成柱状结构，柱状结构形成磁性隧道结。通过在相邻的柱状结构之间形成间隙隔离，提高磁性隧道结的稳定性。通过多次的掩膜刻蚀过程，可以有效提高形成磁性隧道结的密度，通过调整掩膜刻蚀图案的尺寸，从而调整形成磁性隧道结的尺寸，因此可以有效减小具有磁性隧道结的半导体结构的制备难度。
45.本技术的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
46.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
47.图1为本技术实施例提供的半导体结构的制备方法的流程示意图；
48.图2为本技术实施例提供的半导体结构的形成第一初始掩膜层的俯视图；
49.图3为图2中a-a’的截面图；
50.图4为图2中b-b’的截面图；
51.图5为本技术实施例提供的半导体结构的磁性复合层的结构示意图；
52.图6为本技术实施例提供的半导体结构的形成第一掩膜图案的俯视图；
53.图7为图6中c-c’的截面图；
54.图8为图6中d-d’的截面图；
55.图9为本技术实施例提供的半导体结构的形成第二初始掩膜层的俯视图；
56.图10为图9中e-e’的截面图；
57.图11为图9中f-f’的截面图；
58.图12为本技术实施例提供的半导体结构的形成第二掩膜图案的俯视图；
59.图13为图12中g-g’的截面图；
60.图14为图12中h-h’的截面图；
61.图15为本技术实施例提供的半导体结构的形成转移图案的俯视图；
62.图16为本技术实施例提供的半导体结构的刻蚀图案转移层的俯视图；
63.图17为图16中i-i’的截面图；
64.图18为图16中j-j’的截面图；
65.图19为本技术实施例提供的半导体结构的形成柱状结构的结构示意图；
66.图20为本技术实施例提供的半导体结构的形成柱状结构的截面图；
67.图21为本技术实施例提供的半导体结构的形成另一种第二初始掩膜层的俯视图；
68.图22为图21中的k-k’的截面图；
69.图23为图21中的l-l’的截面图；
70.图24为本技术实施例提供的半导体结构的形成另一种第二掩膜图案的俯视图；
71.图25为图24中的m-m’的截面图；
72.图26为图24中的n-n’的截面图；
73.图27为本技术实施例提供的半导体结构的形成另一种转移图案的俯视图；
74.图28为本技术实施例提供的半导体结构的形成另一种柱状结构的俯视图；
75.图29为图28中的o-o’的截面图；
76.图30为图28中的p-p’的截面图；
77.图31为本技术实施例提供的半导体结构的形成另一种柱状结构的结构示意图。
78.附图标记说明：
79.100、衬底；200、磁性复合层；200a、柱状结构；201、第一磁性层；202、绝缘层；203、第二磁性层；203a、磁性基层；203b、第一复合层；203c、第一磁性中间层；203d、第二复合层；203e、第二磁性中间层；203f、磁性本体层；300、转移掩膜层；301、第一掩膜图案；302、第二掩膜图案；303、转移图案；400、第一复合掩膜层；400a、第一硬掩膜层；400b、第一填充掩膜层；401、第一初始掩膜层；500、第二复合掩膜层；500a、第二硬掩膜层；500b、第二填充掩膜层；501、第二初始掩膜层；600、图案转移层；700、间隙隔离。
具体实施方式
80.本技术的发明人在实际研究过程中发现，mram包括阵列排布的多个存储单元，每个存储单元可以mtj和晶体管。因此，在mram中，多个存储单元的多个磁性隧道结也呈阵列排布。mtj可以根据器件内的磁性材料改变自身的电阻状态，其包括两个铁磁层和位于两个铁磁层之间的薄绝缘层，两个铁磁层分别为参考层和自由层。mtj通过晶体管与外部电路连接，当晶体管导通时，外部电路的电压信号通过晶体管施加在mtj器件的结两端，这样，可以逆转自由层的磁矩方向，当自由层和参考层的磁矩方向相同时，电子可以隧穿薄绝缘层，mtj器件导通。
81.相关技术中，采用条形掩膜图案和光刻蚀的方式制备阵列排布的mtj器件。条形掩膜图案可以为两层，两层条形掩膜图案层叠设置，两者的延伸方向相互交叉，在交叉重叠处形成用于刻蚀mtj的掩膜图案，通过光刻蚀将该掩膜图案转移至mtj预制层，从而在mtj预制
层中形成阵列排布的多个mtj。
82.在上述的方案中，为了提高所制备的mtj的密度，会通过提高条形掩膜图案的密度实现。或者，为了调整所制备的mtj的尺寸，会通过调整条形掩膜图案的尺寸实现。然而，提高条形掩膜图案的密度或者调整条形掩膜图案的尺寸，均会导致条形掩膜图案在光刻蚀过程中产生衍射现象，使得条形掩膜图案转移时成像精度较低，从而难以制备高密度的mtj，或者难以调整mtj的尺寸，导致mtj的制备难度较大。
83.有鉴于此，本技术实施例提供的半导体结构的制备方法、半导体结构和存储器，在衬底上形成磁性复合层和转移掩膜层，通过在转移掩膜层上进行多次掩膜刻蚀过程在转移掩膜层中形成多个掩膜图案；通过在掩膜图案之间形成转移图案，利用转移图案刻蚀磁性复合层，从而形成柱状结构，柱状结构形成磁性隧道结。通过在相邻的柱状结构之间形成间隙隔离，提高磁性隧道结的稳定性。通过多次的掩膜刻蚀过程，可以有效提高形成磁性隧道结的密度，通过调整掩膜刻蚀图案的尺寸，从而调整形成磁性隧道结的尺寸，因此可以有效减小具有磁性隧道结的半导体结构的制备难度。
84.为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术的优选实施例中的附图，对本技术实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本技术一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本技术，而不能理解为对本技术的限制。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。下面结合附图对本技术的实施例进行详细说明。
85.图1为本技术实施例提供的半导体结构的制备方法的流程示意图，参照图1所示，第一方面，本技术实施例提供一种半导体结构的制备方法，包括：
86.s100：提供衬底。衬底100可以为后续结构和工艺提供结构基础，该衬底100的材料可以包括硅、锗、硅锗、碳化硅，绝缘体上硅衬底以及绝缘体上锗衬底中任一者或多者。在本实施例中，衬底100的至少部分为硅衬底，硅材料可以为单晶硅。衬底100可以通过化学气相沉积法(chemical vapor deposition，简称cvd)制备。
87.s200：在衬底上依次形成磁性复合层和转移掩膜层。
88.图2为本技术实施例提供的半导体结构的形成第一初始掩膜层的俯视图，图3为图2中a-a’的截面图，图4为图2中b-b’的截面图，图5为本技术实施例提供的半导体结构的磁性复合层的结构示意图。结合图2至图5所示，转移掩膜层300位于磁性复合层200的远离衬底100的一侧。磁性复合层200和转移掩膜层300均可以通过沉积的方式形成。
89.其中，转移掩膜层300的材料可以为多晶硅。
90.参照图5所示，磁性复合层200包括依次层叠设置的第二磁性层203、绝缘层202和第一磁性层201；第一磁性层201位于第二磁性层203的远离衬底100的一侧。在衬底100上形成磁性复合层200包括：在衬底100上形成第二磁性层203；在第二磁性层203上形成绝缘层202；在绝缘层202上形成第一磁性层201。第一磁性层201可以作为自由层(free layer)，第二磁性层203可以作为参考层(pinned layer)。沿远离衬底100的方向，第二磁性层203可以包括依次层叠设置的磁性基层203a(seed layer)、第一复合层203b、第一磁性中间层203c、第二复合层203d、第二磁性中间层203e和磁性本体层203f。
91.其中，第一复合层203b和第二复合层203d可以均为co和pt复合层([co(x)/pt(y)]mmultilayer)。第一磁性中间层203c的材料可以包括但不限于ru或ir，第二磁性中间层203e的材料可以包括但不限于ta。磁性本体层203f和第一磁性层201的材料均可以包括但不限于cofeb复合层。绝缘层202可以作为隧道阻挡层(tunnel barrier)，用于隔离第一磁性层201和第二磁性层203，其材料可以包括但不限于mgo。
[0092]
作为一种可实现的实施方式，结合图2和图3所示，在衬底100上形成磁性复合层200之后，形成转移掩膜层300之前还包括：形成图案转移层600，图案转移层600位于磁性复合层200和转移掩膜层300之间。该图案转移层600可以作为刻蚀磁性复合层200过程中的过渡层，不仅可以保护磁性复合层200，避免刻蚀转移掩膜层300的过程中，损伤磁性复合层200，而且可以将多次掩膜刻蚀转移至转移掩膜层300上的掩膜图案，通过一次刻蚀过程全部转移至磁性复合层200上，减小沿多次掩膜刻蚀过程形成的掩膜图案刻蚀磁性复合层200的难度。
[0093]
该图案转移层600可以为包括氧化物的掩膜层，其可以通过沉积的方式形成。氧化物的材料可以包括但不限于氧化硅、氧化锗、氧化硅锗。
[0094]
s300：在转移掩膜层上进行多次掩膜刻蚀过程，以在转移掩膜层中形成阵列排布的多个掩膜图案，至少部分掩膜图案之间转移掩膜层形成转移图案。
[0095]
其中，多次掩膜刻蚀所采用掩膜图案形状相同，掩膜图案的形状包括点状。
[0096]
需要说明的是，在本实施例中多次掩膜刻蚀过程以两次掩膜刻蚀过程为例说明。在一些实施例中，为提高形成磁性隧道结的密度，掩膜刻蚀的过程数量还可以为三次或者更多次，本实施例对此并不加以限制。
[0097]
在本实施例中，第一次掩膜刻蚀过程可以包括：在转移掩膜层300上依次形成第一复合掩膜层400和第一初始掩膜层401。参照图3和图4所示，第一初始掩膜层401位于第一复合掩膜层400的远离衬底100的一侧。
[0098]
其中，第一复合掩膜层400包括第一硬掩膜层400a和第一填充掩膜层400b，第一填充掩膜层400b位于第一硬掩膜层400a的远离衬底100的一侧。第一硬掩膜层400a和第一填充掩膜层400b均可以通过沉积的方式形成，第一硬掩膜层400a的材料可以为旋涂硬掩膜(spin on hardmask，简称soh)，第一填充掩膜层400b的材料可以为sion。
[0099]
在转移掩膜层300上形成第一复合掩膜层400包括：在转移掩膜层300上形成第一硬掩膜层400a；在第一硬掩膜层400a上形成第一填充掩膜层400b。沿第一初始掩膜层401刻蚀第一复合掩膜层400包括：沿第一初始掩膜层401刻蚀第一填充掩膜层400b；沿第一初始掩膜层401刻蚀第一硬掩膜层400a。
[0100]
具体的，第一初始掩膜层401包括阵列排布的多个第一初始掩膜图案。沿第一初始掩膜层401刻蚀第一复合掩膜层400包括：沿第一初始掩膜图案刻蚀第一填充掩膜层400b；沿第一初始掩膜图案刻蚀第一硬掩膜层400a。参照图2所示，第一初始掩膜层401的图案可以包括多个点状图形，多个点状图形阵列排布。第一初始掩膜层401可以为光刻胶，其材料可以为对光(例如，紫外光)敏感的有机化合物，例如聚乙烯醇肉桂酸脂。
[0101]
图6为本技术实施例提供的半导体结构的形成第一掩膜图案的俯视图，图7为图6中c-c’的截面图，图8为图6中d-d’的截面图。结合图6至图8所示，形成第一复合掩膜层400和第一初始掩膜层401之后，还包括：沿第一初始掩膜层401刻蚀第一复合掩膜层400和转移
掩膜层300，以在转移掩膜层300中形成第一掩膜图案301。
[0102]
需要说明的是，上述的刻蚀可以为光刻蚀，可以选用紫外光，将第一初始掩膜层401的图案依次转移至第一复合掩膜层400和转移掩膜层300。参照图6所示，第一初始掩膜层401的图案转移至转移掩膜层300上，形成第一掩膜图案301。
[0103]
在本实施例中，第二次掩膜刻蚀过程可以包括：在转移掩膜层300上依次形成第二复合掩膜层500和第二初始掩膜层501，第二复合掩膜层500覆盖第一掩膜图案301。
[0104]
图9为本技术实施例提供的半导体结构的形成第二初始掩膜层的俯视图，图10为图9中e-e’的截面图，图11为图9中f-f’的截面图。结合图9至图11所示，第二初始掩膜层501位于第二复合掩膜层500的远离衬底100的一侧。
[0105]
其中，第二复合掩膜层500包括第二硬掩膜层500a和第二填充掩膜层500b，第二填充掩膜层500b位于第二硬掩膜层500a的远离衬底100的一侧。第二硬掩膜层500a和第二填充掩膜层500b均可以通过沉积的方式形成，第二硬掩膜层500a的材料可以为旋涂硬掩膜soh，第二填充掩膜层500b的材料可以为sion。
[0106]
在转移掩膜层300上形成第二复合掩膜层500包括：在转移掩膜层300上形成第二硬掩膜层500a；在第二硬掩膜层500a上形成第二填充掩膜层500b。沿第二初始掩膜层501刻蚀第二复合掩膜层500包括：沿第二初始掩膜层501刻蚀第二填充掩膜层500b；沿第二初始掩膜层501刻蚀第二硬掩膜层500a。
[0107]
具体的，第二初始掩膜层501包括阵列排布的多个第二初始掩膜图案。沿第二初始掩膜层501刻蚀第二复合掩膜层500包括：沿第二初始掩膜图案刻蚀第二填充掩膜层500b；沿第二初始掩膜图案刻蚀第二硬掩膜层500a。参照图9所示，第二初始掩膜层501的图案可以包括多个点状图形，多个点状图形阵列排布。需要指出的是，第二初始掩膜层501的图案与第一初始掩膜层401的图案在衬底100上的正投影相互错位设置。这样，可以保证后续形成的第一掩膜图案301和第二掩膜图案302可以围成转移图案303。
[0108]
图12为本技术实施例提供的半导体结构的形成第二掩膜图案的俯视图，图13为图12中g-g’的截面图，图14为图12中h-h’的截面图。结合图12至图14所示，沿第二初始掩膜层501刻蚀第二复合掩膜层500和转移掩膜层300，以在转移掩膜层300中形成第二掩膜图案302。
[0109]
需要说明的是，上述的刻蚀也可以为光刻蚀，将第二初始掩膜层501的图案依次转移至第二复合掩膜层500和转移掩膜层300。参照图12所示，第二初始掩膜层501的图案转移至转移掩膜层300上，形成第二掩膜图案302。
[0110]
其中，基于在h-h’截面线的位置，仅有第二掩膜图案302，因此在h-h’截面图中显示出间隔排布的第二掩膜图案302。在g-g’截面线的位置，第一掩膜图案301和第二掩膜图案302同时存在，且相互抵接连通，因此在g-g’截面图的位置，并不存在转移掩膜层300。
[0111]
图15为本技术实施例提供的半导体结构的形成转移图案的俯视图，参照图15所示，第一掩膜图案301和第二掩膜图案302形成掩膜图案，部分掩膜图案之间围成有转移图案303。具体的，第一掩膜图案301包括阵列排布的多个第一孔洞，第二掩膜图案302包括阵列排布的多个第二孔洞。第一孔洞和第二孔洞在转移掩膜层300中互不重合，位于第一孔洞和第二孔洞之间的转移掩膜层300形成转移图案。
[0112]
在本实施例中，第一孔洞和一部分第二孔洞位于同一行，位于同一行的第一孔洞
和第二孔洞沿行方向交替排布；
[0113]
另一部分第二孔洞位于相邻两行第一孔洞之间，且与相邻两行的第一孔洞对应设置，与相邻两行的第二孔洞错位设置。
[0114]
需要说明的是，列方向可以是图15中y示出的方向，行方向可以是图15中x示出的方向。沿-y方向的第一行掩膜图案中，同时包括第一掩膜图案301的第一孔洞和第二掩膜图案302的第二孔洞，两者可以相互连通。位于第二行的掩膜图案中，仅存在第二掩膜图案302的第二孔洞。
[0115]
作为一种可实现的实施方式，第一初始掩膜图案和第二初始掩膜图案的形状均包括圆点，第一初始掩膜图案的圆点直径与第二初始掩膜图案的圆点直径相等。这样，可以提高后续形成柱状结构200a的结构规整性，减小制备难度。
[0116]
当然，在一些实施例中，第一初始掩膜图案的圆点直径与第二初始掩膜图案的圆点直径可以不等。在制程中，可以通过调整第一初始掩膜图案的圆点直径与第二初始掩膜图案的圆点直径，从而调整所形成的第一掩膜图案301的第一孔洞和第二掩膜图案302的第二孔洞的尺寸，即调整转移图案303的尺寸，最终调整磁性隧道结的尺寸。这样，可以降低调整磁性隧道结的尺寸的难度，降低半导体结构的制备难度。
[0117]
在形成转移图案303之后，还包括：s400：沿转移图案刻蚀磁性复合层，以形成阵列排布的多个柱状结构，柱状结构形成磁性隧道结；相邻的柱状结构之间具有间隙隔离。
[0118]
图16为本技术实施例提供的半导体结构的刻蚀图案转移层的俯视图，图17为图16中i-i’的截面图，图18为图16中j-j’的截面图。参照图16至图18所示，沿转移图案303刻蚀磁性复合层200之前，还包括：沿转移图案303刻蚀图案转移层600。该刻蚀过程可以为光刻蚀，沿转移图案303刻蚀，去除未被转移图案303覆盖的图案转移层600，保留被转移图案303覆盖的图案转移层600。之后，再通过湿法刻蚀的方式去除图案转移层600，即形成了图17和图18的结构。
[0119]
图19为本技术实施例提供的半导体结构的形成柱状结构的结构示意图，图20为本技术实施例提供的半导体结构的形成柱状结构的截面图。结合图19和图20所示，具体的，沿转移图案303刻蚀磁性复合层200包括：沿转移图案303依次刻蚀第一磁性层201、绝缘层202和第二磁性层203。
[0120]
在本实施例中，参照图19所示，所形成的柱状结构200a可以排布呈方形(图19中虚线框出的部分)，这样，可以提高柱状结构200a排布的规整性，提高磁性隧道结的结构稳定性。
[0121]
需要说明的是，相邻柱状结构200a之间的间隙隔离700，可以是相邻柱状结构200a间隔设置，相邻柱状结构200a之间具有空隙，该空隙形成间隙隔离700。当然，也可以在相邻柱状结构200a之间填充隔离材料，隔离材料可以选用绝缘材料，该隔离材料形成间隙隔离700。本实施例对间隙隔离700的具体结构并不加以限制。间隙隔离700可以有效阻隔相邻的柱状结构200a之间的电信号传输，从而保证柱状结构200a内的电信号传输的稳定性，提高半导体结构的性能稳定性。进一步地，在间隙隔离700为隔离材料形成的情况中，间隙材料可以为柱状结构200a提供支撑作用力，避免柱状结构200a倾斜或者坍塌，从而提高柱状结构200a以及半导体结构的结构稳定性。
[0122]
下面介绍本技术实施例提供的另一种结构的掩膜图案，与上述实施例中的掩膜图
案相比，两者第二掩膜图案302的排布方式有所不同。
[0123]
本实施例中第一次掩膜刻蚀过程与上述实施例的第一次掩膜刻蚀过程相同，此处不再赘述。特别的是，本实施例中第二掩膜刻蚀过程有所不同。具体的，图21为本技术实施例提供的半导体结构的形成另一种第二初始掩膜层的俯视图，图22为图21中的k-k’的截面图，图23为图21中的l-l’的截面图。参照图21至图23所示，第二初始掩膜层501的点状图案与第一初始掩膜层401的点状图案在衬底100上的正投影同样相互错开，但是本实施例中，第二初始掩膜层501的点状图案在衬底100上的正投影与第一初始掩膜层401的点状图案在衬底100上的正投影分别位于不同行，且相互错开。
[0124]
本实施例中的第一初始掩膜层401与第二初始掩膜层501的点状图案转移至转移掩膜层300上，形成掩膜图案。图24为本技术实施例提供的半导体结构的形成另一种第二掩膜图案的俯视图，图25为图24中的m-m’的截面图，图26为图24中的n-n’的截面图。结合图24至图26所示，第一掩膜图案301的第一孔洞和第二掩膜图案302的第二孔洞位于不同行，第一孔洞和第二孔洞沿对角方向交替排布。
[0125]
图27为本技术实施例提供的半导体结构的形成另一种转移图案的俯视图，参照图27所示，列方向为图27中y示出的方向，行方向为图27中x示出的方向，对角方向为图27中q示出的方向，q方向、x方向和y方向均位于同一平面，q方向为x方向和y方向形成阵列的对角方向。沿-y方向的第一行掩膜图案中，仅存在第一掩膜图案301的第一孔洞。位于第二行的掩膜图案中，仅存在第二掩膜图案302的第二孔洞，且不同行的第一掩膜图案301的第一孔洞和第二掩膜图案302的第二孔洞相互错开。
[0126]
第一掩膜图案301的第一孔洞和第二掩膜图案302的第二孔洞沿对角的q方向或者与该q方向平行的方向依次交替排布。
[0127]
图28为本技术实施例提供的半导体结构的形成另一种柱状结构的俯视图。图29为图28中的o-o’的截面图，图30为图28中的p-p’的截面图。形成转移图案303之后，可以沿该刻蚀孔刻蚀图案转移层600和磁性复合层200，该步骤与上述第一种实施例相同，此处不再赘述。
[0128]
图31为本技术实施例提供的半导体结构的形成另一种柱状结构的结构示意图。参照图31所示，所形成的柱状结构200a可以排布呈六边形(图31中虚线框出的部分)，这样，可以提高柱状结构200a排布的密度，以及在衬底100上面积利用率，从而提高磁性隧道结的排布密度。
[0129]
第二方面，本技术实施例提供一种半导体结构，半导体结构通过上述的制备方法制备而成。该半导体结构可以即为磁性隧道结。
[0130]
第三方面，本技术实施例提供一种存储器，包括上述的半导体结构。该存储器可以为mram存储器，其可以包括多个存储单元，多个存储单元呈阵列排布，每个存储单元可以包括晶体管和上述的磁性隧道结，磁性隧道结通过晶体管与外部电路连接，当晶体管导通时，外部电路的电压信号通过晶体管施加在磁性隧道结的结两端，这样，可以逆转磁性隧道结中的自由层的磁矩方向，当自由层和参考层的磁矩方向相同时，电子可以隧穿薄绝缘层202，磁性隧道结导通，外部电路的电压信号在存储单元中完成存储。
[0131]
作为一种可实现的实施方式，半导体结构有多个，多个半导体结构阵列排布，相邻两个半导体结构的磁性隧道结之间设置有隔离结构。基于存储单元成阵列排布，因此各存
储单元中的磁性隧道结也呈阵列排布。相邻磁性隧道结之间的隔离结构可以选用绝缘材料制成，可以有效阻隔相邻磁性隧道结之间的电信号传输，从而保证各个存储单元的性能稳定。与上述的间隙隔离700有所不同，此处隔离结构可以是形成于衬底100中的浅沟道隔离(shallow trench isolation，简称sti)，其可以形成于磁性隧道结制备之前，主要用于阻隔相邻存储单元之间的信号干扰。
[0132]
本技术的半导体结构和存储器中其他技术特征与上述半导体结构的制备方法的实施例相同，并能达到相同的技术效果，在此不再一一赘述。
[0133]
上述的描述中，需要理解的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
[0134]
本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0135]
最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。