一种发光控制电路、显示面板及显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种发光控制电路、显示面板及显示装置。


背景技术：

2.现有的显示器中，有机电致发光显示器(organic electroluminescentdisplay，oled)作为一种主动发光的显示器，凭借其低功耗、高色饱和度、广视角等特点，已经逐渐成为显示领域的主流；其中，为了实现oled显示器的显示功能，通常需要向oled显示器的显示区域输入发光控制信号，以有助于实现画面的显示。
3.发光控制信号通过发光控制电路输出，发光控制电路与像素电路连接，从而控制像素发光，稳定的发光控制信号有助于oled显示器的稳定显示，并且稳定的发光控制信号还有助于oled显示器的准确显示。
4.因此，如何控制发光控制电路稳定地输出发光控制信号，以满足准确且稳定的显示需求，为本领域技术人员亟待解决的技术问题。


技术实现要素：

5.本发明提供了一种发光控制电路、显示面板及显示装置，以满足准确且稳定的显示需求。
6.根据本发明的一方面，提供了一种发光控制电路，其特征在于，包括：滤波模块、第一控制模块、第二控制模块以及输出模块；
7.所述第一控制模块分别与信号输入端、第一时钟端和第二时钟端电连接；所述第一控制模块还与所述输出模块电连接于第一节点，以及与所述滤波模块电连接于第二节点；所述第一控制模块用于根据所述信号输入端的输入信号、所述第一时钟端的第一时钟信号以及所述第二时钟端的第二时钟信号，分别控制所述第一节点和所述第二节点的电位；
8.所述第二控制模块分别与所述第一时钟端、所述第二时钟端、第一电平端、第二电平端和第一控制模块电连接；所述第二控制模块还与所述输出模块电连接于第三节点；所述第二控制模块用于在所述第一控制模块、所述第一时钟信号、所述第二时钟信号、所述第一电平端的第一电平信号以及所述第二电平端的第二电平信号的控制下，控制所述第三节点的电位；
9.所述输出模块还分别与所述第一电平端、所述第二电平端和信号输出端电连接；所述输出模块用于根据所述第一电平信号和所述第一节点的电位，控制所述信号输出端输出发光控制信号的使能电平，根据所述第二电平端的第二电平信号和所述第三节点的电位，控制所述信号输出端输出所述发光控制信号的非使能电平；其中，所述发光控制信号的使能电平和非使能电平分时输出；
10.所述滤波模块还与所述第一节点电连接；所述滤波模块具有单向导通特性。
11.根据本发明的另一方面，提供了一种显示面板，其特征在于，包括：阵列排布的多
个像素电路和级联的多个上述的发光控制电路；
12.每一级所述发光控制电路的信号输出端与位于同一行的至少部分所述像素电路电连接；除最后一级的所述发光控制电路之外，其余每一级所述发光控制电路的信号输出端与下一级所述发光控制电路的信号输入端电连接，第一级所述发光控制电路的信号输入端接收起始脉冲信号。
13.根据本发明的另一方面，提供了一种显示装置，其特征在于，包括：上述的显示面板。
14.本发明实施例的技术方案，通过第一控制模块分别控制第一节点和第二节点的电位，且通过设置电连接于第一节点与第二节点之间的滤波模块，以稳定第一节点的电位，使得第一节点在某些时刻免受第二节点的电位的影响，提高第一节点电位的稳定性，以在输出模块根据第一节点的电位输出发光控制信号的使能电平至信号输出端时，能够提高信号输出端所输出的发光控制信号的稳定性，从而在采用该发光控制信号控制显示面板中的发光元件的发光状态时，能够提高发光元件的发光稳定性，进而提高显示面板的显示效果；同时，通过第二控制模块控制第三节点的电位，从而在显示面板中发光元件的非发光阶段，能够使输出模块根据第三节点的电位控制信号输出端输出发光控制信号的非使能电平，以使对应的发光元件处于非发光的状态，即通过第二控制模块与第一控制模块协同工作，控制显示面板中的发光元件稳定准确地发光，进而提高显示效果。
15.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
16.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为本发明实施例提供的一种显示面板的结构示意图；
18.图2为本发明实施例提供的一种发光控制电路的结构示意图；
19.图3为本发明实施例提供的又一种发光控制电路的结构示意图；
20.图4为本发明实施例提供的又一种发光控制电路的结构示意图；
21.图5为本发明实施例提供的又一种发光控制电路的结构示意图；
22.图6为本发明实施例提供的又一种发光控制电路的结构示意图；
23.图7是与图6对应的一种发光控制电路的驱动时序图；
24.图8为本发明实施例提供的又一种发光控制电路的结构示意图；
25.图9为本发明实施例提供的又一种发光控制电路的结构示意图；
26.图10为本发明实施例提供的又一种发光控制电路的结构示意图；
27.图11是相关技术的一种发光控制电路对应的信号仿真图；
28.图12为本发明实施例提供的又一种发光控制电路的结构示意图；
29.图13是与图12所示的发光控制电路对应的一种信号仿真图；
30.图14为本发明实施例提供的又一种发光控制电路的结构示意图；
31.图15为本发明实施例提供的又一种发光控制电路的结构示意图；
32.图16是与图15对应的一种发光控制电路的驱动时序图；
33.图17为本发明实施例提供的又一种发光控制电路的结构示意图；
34.图18为本发明实施例提供的又一种发光控制电路的结构示意图；
35.图19为本发明实施例提供的又一种发光控制电路的结构示意图；
36.图20为本发明实施例提供的又一种发光控制电路的结构示意图；
37.图21为本发明实施例提供的又一种发光控制电路的结构示意图；
38.图22为本发明实施例提供的又一种发光控制电路的结构示意图；
39.图23为本发明实施例提供的一种发光驱动器的结构示意图；
40.图24是本发明实施例提供的一种发光驱动器的驱动时序图
41.图25为本发明实施例提供的一种像素电路的结构示意图；
42.图26是与图25对应的一种像素电路的驱动时序图；
43.图27是本发明实施例提供的又一种显示面板的结构示意图；
44.图28是与图25对应的另一种像素电路的驱动时序图；
45.图29为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
46.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
47.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
48.图1为根据本发明实施例公开的一种显示面板的结构示意图。如图1 所示，显示面板10可包括显示区11和围绕显示区11的非显示区12，显示区11包括多个像素p、以及与多个像素p连接的多条扫描线sl1至sln、多条数据线dl1至dlm和多条发光控制线el1至eln；非显示区12设置有扫描驱动器20、发光驱动器30、数据驱动器40和时序控制器50。其中，多条扫描线sl1至sln的数量和多条发光控制线el1至eln的数量可均为 n，或者，多条扫描线sl1至sln的数量和多条发光控制线el1至eln的数量可以根据需求设置，比如，每行像素p与多条扫描线连接，多行像素 p共用一条发光控制线，等等，多条数据线dl1至dlm的数量可为m，n 和m是大于零的自然数，此时，多个像素p的数量可为n
×
m。
49.时序控制器50可从外部图形装置的图像源接收输入控制信号和输入图像信号。时序控制器50基于输入图像信号生成与显示面板10的操作条件对应的图像数据rgb和数据驱
动控制信号dsc，并且将图像数据rgb和数据驱动控制信号供给数据驱动器40。其中，数据驱动控制信号dcs可包括源起始脉冲信号和时钟信号，源起始脉冲信号可控制数据的采样起始时间点，时钟信号用于控制采样操作，以使数据驱动器40响应于数据驱动控制信号dsc，并将图像数据rgb转换为模拟格式的数据信号(数据电压) 供给到多个数据线dl1至dlm。
50.时序控制器50还可基于输入控制信号生成用于控制扫描驱动器20的驱动时序的扫描驱动控制信号scs、用于控制发光驱动器30的驱动时序的发光驱动控制信号ecs。其中，扫描驱动控制信号scs可包括扫描起始脉冲信号和时钟信号，扫描起始脉冲信号可控制扫描信号的第一时序，时钟信号用于使扫描起始脉冲移位，以在扫描驱动器20响应于扫描驱动控制信号scs时，可将扫描信号供给到多个扫描线sl1至sln；发光驱动控制信号ecs可包括发光控制起始脉冲信号和时钟信号，发光控制起始脉冲信号可控制发光控制信号的第一时序，时钟信号用于使发光控制起始脉冲移位，以在发光驱动器30响应于发光驱动控制信号ecs时，可将发光控制信号供给到多个发光控制线el1至eln。
51.在一帧图像的显示阶段，扫描驱动器20依次向各条扫描线sl1至sln 提供扫描信号的使能电平，以使数据驱动器40提供的数据信号能够通过各条数据线dl1至dlm一一对应地提供至各像素p；显示面板10的各像素 p还可从外部(例如电源)接收第一驱动电源pvdd和第二驱动电源pvee，以在发光驱动器30依次开始向各条发光控制线el1至eln提供发光控制信号的使能电平时，可控制接收到发光控制信号的使能电平的像素p从第一驱动电源pvdd到第二驱动电源pvee形成通路，使得其根据数据信号生成的驱动电流控制其中的发光元件进行发光。
52.其中，发光驱动器30可以包括多个级联设置的发光控制电路，每个发光控制电路的信号输出端可对应于一条发光控制线，在发光控制电路向发光控制线提供发光控制信号的使能电平时，控制与该条发光控制线电连接的像素p中发光元件进行发光；而当发光控制电路向发光控制线提供发光控制信号的非使能电平时，控制与该条发光控制线电连接的像素p中发光元件处于非发光状态。为提高显示面板10的显示效果，要求像素p中的发光元件在非发光阶段，处于非发光状态，以及在发光阶段，能够稳定发光。
53.为提高显示面板10的显示效果，本发明实施例提供一种发光控制电路，包括：滤波模块、第一控制模块、第二控制模块以及输出模块。第一控制模块分别与信号输入端、第一时钟端和第二时钟端电连接；第一控制模块还与输出模块电连接于第一节点，以及与滤波模块电连接于第二节点；第一控制模块用于根据信号输入端的输入信号、第一时钟端的第一时钟信号以及第二时钟端的第二时钟信号，分别控制第一节点和第二节点的电位。第二控制模块分别与第一时钟端、第二时钟端、第一电平端、第二电平端和第一控制模块电连接；第二控制模块还与输出模块电连接于第三节点；第二控制模块用于在第一控制模块、第一时钟信号、第二时钟信号、第一电平端的第一电平信号以及第二电平端的第二电平信号的控制下，控制第三节点的电位。输出模块还分别与第一电平端、第二电平端和信号输出端电连接；输出模块用于根据第一电平信号和第一节点的电位，控制信号输出端输出发光控制信号的使能电平，根据第二电平端的第二电平信号和第三节点的电位，控制信号输出端输出发光控制信号的非使能电平。其中，发光控制信号的使能电平和非使能电平分时输出。滤波模块还与第一节点电连接；滤波模块具有单向导通特性。
54.采用上述技术方案，通过第一控制模块分别控制第一节点和第二节点的电位，且
通过设置电连接于第一节点与第二节点之间的滤波模块，以稳定第一节点的电位，使得第一节点在某些时刻免受第二节点的电位的影响，提高第一节点电位的稳定性，以在输出模块根据第一节点的电位输出发光控制信号的使能电平至信号输出端时，能够提高信号输出端所输出的发光控制信号的稳定性，从而在采用该发光控制信号控制显示面板中的发光元件时，能够提高发光元件的发光稳定性，进而提高显示面板的显示效果；同时，通过第二控制模块控制第三节点的电位，从而在显示面板中发光元件的非发光阶段，能够使输出模块根据第三节点的电位控制信号输出端输出发光控制信号的非使能电平，以使对应的发光元件处于非发光阶段，即通过第二控制模块与第一控制模块协同工作，控制显示面板中的发光元件稳定准确地发光，进而提高显示效果。
55.以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
56.图2为本发明实施例提供的一种发光控制电路的结构示意图，如图2 所示，该发光控制电路310包括滤波模块300、第一控制模块100、第二控制模块200以及输出模块400。
57.第一控制模块100分别与信号输入端in、第一时钟端ck和第二时钟端ckb电连接；第一控制模块100还与输出模块400电连接于第一节点n1，以及与滤波模块300电连接于第二节点n2；第一控制模块100用于根据信号输入端in的输入信号vin、第一时钟端ck的第一时钟信号ck1以及第二时钟端ckb的第二时钟信号ck2，分别控制第一节点n1和第二节点n2 的电位。
58.第二控制模块200分别与第一时钟端ck、第二时钟端ckb、第一电平端vgl、第二电平端vgh和第一控制模块100电连接；第二控制模块200 还与输出模块400电连接于第三节点n3；第二控制模块200用于在第一控制模块100、第一时钟信号ck1、第二时钟信号ck2、第一电平端vgl的第一电平信号vgl以及第二电平端vgh的第二电平信号vgh的控制下，控制第三节点n3的电位。
59.输出模块400还分别与第一电平端vgl、第二电平端vgh和信号输出端out电连接；输出模块400用于根据第一电平信号vgl和第一节点n1 的电位，控制信号输出端out输出发光控制信号em的使能电平，根据第二电平端vgh的第二电平信号vgh和第三节点n3的电位，控制信号输出端out输出发光控制信号em的非使能电平。其中，发光控制信号em的使能电平和非使能电平分时输出。
60.滤波模块300还与第一节点n1电连接；滤波模块300用于稳定第一节点n1的电位，以使得输出模块400根据第一电平信号vgl和第一节点 n1的电位，控制信号输出端out稳定输出发光控制信号em的使能电平，进而在显示面板中像素接收到稳定的发光控制信号的使能电平时，能够控制其发光元件稳定地发光，提高显示面板的显示发光稳定性。
61.其中，第一时钟信号ck1可为高电平信号(例如vgh)和低电平信号 (例如vgl)交替进行的脉冲信号；同样的，第二时钟信号ck2也可以为高电平信号vgh和低电平信号vgl交替进行的脉冲信号；通常一个高电平信号vgh和与其连续的一个低电平信号vgl构成一个脉冲周期，第二时钟信号ck2与第一时钟信号ck1可相差半个周期，即在第一时钟信号ck1为高电平信号vgh时，第二时钟信号ck2可为低电平信号vgl，反之，在第一时钟信号ck1为低电平信号vgl时，第二时钟信号ck2可为高电平信号 vgh。低电平信号vgl可以为第一时钟信号ck1
和第二时钟信号ck2的使能电平，高电平信号vgh为第一时钟信号ck1和第二时钟信号ck2的非使能电平；或者，高电平信号vgh可以为第一时钟信号ck1和第二时钟信号 ck2的使能电平，低电平信号vgl为第一时钟信号ck1和第二时钟信号ck2 的非使能电平。可以理解的是，第一时钟信号ck1和第二时钟信号ck2的使能电平和非使能电平的高低可以根据需要进行设置，本发明实施例对此不做具体限定。
62.第一电平端vgl的第一电平信号vgl与第二电平端vgh的第二电平信号vgh可以为固定信号，例如当第一电平端vgl的第一电平信号vgl为低电平信号(例如vgl)时，第二电平端vgh的第二电平信号vgh可以为高电平信号(例如vgh)；反之，当第一电平端vgl的第一电平信号vgl为高电平信号vgh时，第二电平端vgh的第二电平信号vgh可以为低电平信号vgl。可以理解的是，第一电平端vgl的第一电平信号vgl和第二电平端vgh的第二电平信号vgh可以根据需要进行设置，本发明实施例对此不做具体限定。在一可选的实施例中，发光控制信号em的使能电平为低电平，发光控制信号em的非使能电平为高电平，此时，第一电平端vgl的第一电平信号vgl为低电平信号vgl，第二电平端vgh的第二电平信号vgh 为高电平信号vgh，其中，低电平信号vgl的电压值小于高电平信号vgh 的电压值，进一步地，低电平信号vgl的电压值为负值，高电平信号vgh 的电压值为正值，以与发光控制信号em的使能电平和非使能电平相匹配。
63.示例性的，第一控制模块100可以在第一时钟信号ck1的使能电平的控制下，控制输入信号vin传输至第一节点n1，以使得第一节点n1的电位与输入信号vin相匹配；第一控制模块100还可以控制第二节点n2的电位，且当输入信号vin在第一时钟信号ck1的控制下传输至第一节点n1 时，第二节点n2的电位也能够与输入信号vin相匹配，而在第一时钟信号ck1为非使能电平时，输入信号vin无法传输至第一节点n1，第二节点 n2的电位可与第二时钟信号ck2相匹配。同时，由于第一时钟信号ck1 与第二时钟信号ck2相反，即在第一时钟信号ck1为非使能电平时，第二时钟信号ck2为使能电平，因此，在输入信号vin无法传输至第一节点n1 时，第二节点n2的电位将与第二时钟信号ck2的使能电平相匹配。
64.滤波模块300电连接于第一节点n1和第二节点n2之间，滤波模块300 具有单向导通特性，可以根据第一节点n1的电位和第二节点n2的电位之间的电压关系，选择性地连通第二节点n2和第一节点n1，以选择性地将第二节点n2的、满足要求的电位反馈至第一节点n1，实现稳定第一节点 n1的电位的作用。示例性地，滤波模块300可以在输入信号vin无法传输至第一节点n1，第二节点n2为与第二时钟信号ck2的使能电平相匹配的电位时，控制第一节点n1的电位也匹配为第二时钟信号ck2的使能电平。如此，在第一时钟信号ck1为使能电平，以控制输入信号vin的使能电平传输至第一节点n1时，第一节点n1可以为输入信号vin的使能电平，而在第一时钟信号ck1为非使能电平，输入信号vin的使能电平无法传输至第一节点n1时，滤波模块300控制第一节点n1为第二时钟信号ck2的使能电平相匹配的电位，使得第一节点n1的电位不会随着时间的推移而向非使能电平变化，第一节点n1能够为持续稳定的使能电平，实现稳定第一节点n1的电位的作用。同时，当第一节点n1为持续稳定的使能电平时，输出模块400能够在第一节点n1的使能电平的控制下，控制第一电平端 vgl的第一电平信号vgl传输至信号输出端out，使得信号输出端out能够稳定地输出发光控制信号em的使能电平，从而在该发光控制信号em的使能电平控制显示面板中的像素进行发光时，能够提高显示面板中像素的发光稳定性，进而提高显示面板的显示效果。
65.相应的，第二控制模块200在第一控制模块100、第一时钟信号ck1、第二时钟信号ck2、第一电平信号vgl以及第二电平信号vgh的控制下，控制第三节点n3的电位，以在第三节点n3的电位为使能电平时，可以控制输出模块400将第二电平端vgh的第二电平信号vgh传输至信号输出端 out，使得信号输出端out输出发光控制信号em的非使能电平。如此，在显示面板中的像素无需发光时，发光控制信号em的非使能电平能够控制显示面板中的像素处于非发光状态。
66.本发明实施例通过第一控制模块100控制第一节点n1的的电位与输入信号vin相匹配，控制第二节点n2的的电位与输入信号vin相匹配，并在输入信号vin无法传输至第一节点n1和第二节点n2时，可使得第二节点n2的电位可与第二时钟信号ck2的使能电平相匹配，通过滤波模块 300，可以在输入信号vin无法传输至第一节点n1时，控制第一节点n1 的电位与第二时钟信号ck2的使能电平相匹配，使得第一节点n1的电位不会随着时间的推移而向非使能电平变化，第一节点n1能够为持续稳定的使能电平。如此，输出模块400可以根据第一节点n1的使能电平，将第一电平端vgl的第一电平信号vgl传输至信号输出端out，使得信号输出端out能够稳定地输出发光控制信号em的使能电平，从而在采用该发光控制信号em的使能电平控制显示面板中的发光元件进行发光时，能够提高发光元件的发光稳定性，进而提高显示面板的显示效果。本发明实施例还通过第二控制模块200控制第三节点n3的电位，在第三节点n3的电位为使能电平时，输出模块400可以根据第二节点n2的使能电平，将第二电平端vgh的第一电平信号vgh传输至信号输出端out，使输出端out 输出发光控制信号em的非使能电平，能够使显示面板中对应的发光元件处于非发光阶段；通过设置第二控制模块200与第一控制模块100和滤波模块300协同工作，可以控制显示面板中的发光元件稳定、准确地发光，进而提高显示效果。
67.可以理解的是，使能电平和非使能电平的高低与其所控制的模块的结构相关，例如，当模块包括晶体管且晶体管为p沟道晶体管时，使能电平为低电平，非使能电平为高电平；而当模块包括晶体管且晶体管为n沟道晶体管时，使能电平为高电平，非使能电平为低电平。在本发明实施例中可根据实际需要限定使能电平和非使能电平的高低。为便于描述，在没有特殊说明的情况下，本发明实施例均以使能电平为低电平，非使能电平为高电平为例。
68.可选的，图3为本发明实施例提供的又一种发光控制电路的结构示意图，如图3所示，滤波模块300包括滤波晶体管m300，滤波晶体管m300 电连接于第一节点n1与第二节点n2之间，且滤波晶体管m300的栅极与源极电连接。
69.示例性的，如图3所示，滤波晶体管m300可为p沟道晶体管，其有源层可包括低温多晶硅。此时，滤波晶体管m300的漏极与第一节点n1电连接，滤波晶体管m300的栅极和源极均与第二节点n2电连接，当第二节点n2的电位低于第一节点n1的电位时，滤波晶体管m300可以处于导通状态，由第一节点n1到第二节点n2形成通路，第二节点n2的电位能够拉低第一节点n1的电位。如此，在输入信号vin和第一时钟信号ck1均为使能电平时，第一节点n1的电位为与输入信号vin的使能电平相匹配的低电平，而在第一时钟信号ck1为非使能电平时，第二时钟信号ck2为使能电平，第二节点n2的电位匹配于第二时钟信号ck2的使能电平，使得第二节点n2的电位可低于第一节点n1的电位，滤波晶体管m300能够处于导通状态，由第一节点n1到第二节点n2形成通路，滤波晶体管m300 能够将第一节点n1的电位拉低至与第
二节点n2的电位相匹配，从而在即使输入信号vin的使能电平未传输至第一节点n1时，第一节点n1的电位也能够保持为使能电平，使得信号输出端out能够稳定输出发光控制信号 em。
70.可以理解的是，如图4所示，滤波晶体管m300也可为n沟道晶体管，其有源层可包括金属氧化物，此时,其漏极与第二节点n2电连接，其栅极和源极均与第一节点n1电连接，如此，同样可以在第二节点n2的电位低于第一节点n1的电位时，使滤波晶体管m300处于导通状态，同样能够实现与滤波晶体管m300为p沟道晶体管时相同的效果，相同之处可参照上文的描述，在此不再赘述。
71.需要说明的是，上述以使能电平为低电平，非使能电平为高电平为例对滤波模块300具体为p沟道的滤波晶体管m300的情况进行了示例性的说明，此时，当第二节点n2的电位低于第一节点n1的电位时，滤波晶体管m300导通。相应的，本发明实施例中使能电平也可以为高电平，而非使能电平为低电平，此时，滤波模块300的滤波晶体管m300会在第二节点n2的电位高于第一节点n1的电位时导通，如此同样能够达到稳定第一节点n1处电位的目的，其技术原理与使能电平为低电平，非使能电平为高电平情况类似，可参考上文的描述，在此不再赘述。
72.可选的，如图5所示，第一控制模块100包括第一节点控制单元110、第二节点控制单元120和电荷泵单元130。第一节点控制单元110分别与信号输入端in、第一时钟端ck和第一节点n1电连接；第一节点控制单元 110用于根据输入信号vin和第一时钟信号ck1，控制第一节点n1的电位；第二节点控制单元120与第一时钟端ck和第二节点n2电连接；第二节点控制单元120用于根据第一时钟信号ck1，控制第二节点n2的电位；电荷泵单元130分别与第二节点n2和第二时钟端ckb电连接；电荷泵单元130 用于控制由第二时钟端ckb耦合至第二节点n2的信号量。
73.具体的，第一节点控制单元110可在第一时钟端ck的第一时钟信号 ck1的控制下，控制输入信号端in的输入信号vin向第一节点n1传输的传输路径，及在第一时钟信号ck1为使能电平时，输入信号vin可通过第一节点控制单元110传输至第一节点n1，而在第一时钟信号ck1为非使能电平时，输入信号vin无法通过第一节点控制单元110传输至第一节点n1。第二节点控制单元120也可在第一时钟信号ck1的控制下，控制第二节点 n2的电位，在一示例性的实施例中，第二节点控制单元120还与信号输入端in电连接，以使得第二节点控制单元120根据第一时钟信号ck1，控制输入信号vin向第二节点n2传输的传输路径，即在第一时钟信号ck1为使能电平时，输入信号vin可通过第二节点控制单元120传输至第二节点 n2，使得第二节点n2的电位与第一节点n1的电位相当；而在第一时钟信号ck1为非使能电平vgh时，输入信号vin无法通过第二节点控制单元120 传输至第二节点n2，第二节点n2的电位不再受第二节点控制单元120的控制，此时，可由电荷泵单元130控制第二时钟端ckb的第二时钟信号ck2 耦合至第二节点n2，并控制由第二时钟端ckb耦合至第二节点n2的信号量，以使第二节点n2的电位能够低于第一节点n1的电位，从而在第二节点n2的电位能够低于第一节点n1的电位时，由滤波模块300下拉第一节点n1的电位，使得第一节点n1的电位能够维持在小于或等于低电平vgl 的使能电平范围内。
74.示例性的，如图6所示，电荷泵单元130可以包括第一电容c1,第一电容c1的第一极与第二时钟端ckb电连接，第一电容c1的第二极与第二节点n2电连接。
75.其中，在第二节点n2的电位受控于第二节点控制单元120时，第一时钟端ck的第一时钟信号ck1为使能电平vgl，第二时钟端ckb的第二时钟信号ck2为非使能电平vgh，即第一电容c1的第一极保持为第二时钟信号ck2的非使能电平，第一电容c1的第二极和第二节点n2的电位均可与第一节点n1的电位相当，例如第二节点n2的电位为va；而在第二节点 n2的电位不再受第二节点控制单元120的控制时，第一时钟端ck的第一时钟信号ck1为非使能电平vgh，第二时钟端ckb的第二时钟信号ck2为使能电平vgl，即第二时钟端ckb会由非使能电平vgh跳变为使能电平vgl，使得第一电容c1的第一极的电压变化量δv为-(vgh-vgl)，由于第一电容 c1的耦合作用，会使得第一电容c1的第二极的电压随之发生δv的变化量，即第二节点n2的电位随之变化δv，此时，第二节点n2的电位将会降为va-(vgh-vgl)，使得第二节点n2的电位va-(vgh-vgl)低于第一节点 n1的电位va，滤波模块300的滤波晶体管m300导通，以使第一节点n1 的电位向第二节点n2的电位靠近，使得第一节点n1的电位不会随着时间的推移而向非使能电平变化，从而能够将第一节点n1的电位长期维持在小于或等于非使能电平的范围内，进而能够提高第一节点n1的电位的稳定性。
76.需要说明的是，图6中仅示例性的示出了电荷泵单元130包括第一电容c1，而在本发明实施例中，电荷泵单元130也可以包括其它有源和/或无源器件，在能够实现电荷泵单元130的作用的前提下，本发明实施例对电荷泵单元130的结构不做具体限定。相应的，第一控制模块100中的第一节点控制单元110和第二节点控制单元130也可以包括有源器件和/或无源器件，本发明实施例对此不做具体限定。其中，有源器件例如包括晶体管等，无源器件例如包括但不限于电容、电阻、电感等。以下就第一节点控制单元110和第二节点控制单元130的典型示例对本发明实施例进行示例性的说明。
77.可选的，继续参考图6，第一节点控制单元110包括第一晶体管m1，第一晶体管m1的栅极与第一时钟端ck电连接，第一晶体管m1的第一极与信号输入端in电连接，第一晶体m1管的第二极与第一节点n1电连接。如此，第一时钟端ck的第一时钟信号ck1能够控制第一晶体管m1导通或关闭，以在第一晶体管m1处于导通状态时，将信号输入端in的输入信号 vin传输至第一节点n1。
78.其中，第一晶体管m1可为p沟道晶体管，也可为n沟道晶体管。当第一晶体管m1为p沟道晶体管时，第一时钟信号ck1的使能电平为能够控制第一晶体管m1处于导通状态的低电平vgl，第一时钟信号ck1的非使能电平为能够控制第一晶体管m1处于关闭状态的高电平vgh；而当第一晶体管m1为n沟道晶体管时，第一时钟信号ck1的使能电平为能够控制第一晶体管m1处于导通状态的高电平vgh，第一时钟信号ck1的非使能电平为能够控制第一晶体管m1处于关闭状态的低电平vgl。
79.如图6所示，以第一晶体管m1为p沟道的晶体管为例，第一时钟信号ck1为低电平vgl时，第一晶体管m1导通，并控制信号输入端in的输入信号vin传输至第一节点n1；而当第一时钟信号ck1为高电平vgh时，第一晶体管m1关闭，信号输入端in的输入信号vin无法传输至第一节点 n1。
80.可选的，继续参考图6，当第二节点控制单元120还与信号输入端in 电连接，且用于根据第一时钟信号ck1，将输入信号in提供至第二节点 n2时，第二节点控制单元120可包括第二晶体管m2，第二晶体管m2的栅极与第一时钟端ck电连接，第二晶体管m2的第一极与信号输入端in电连接，第二晶体管m2的第二极与第二节点n2电连接。如此，第二晶体管 m2
同样可以在第一时钟端ck的第一时钟信号ck1的控制下导通或关闭，并在第二晶体管m2处于导通状态时，能够将信号输入端in的输入信号vin 传输至第二节点n2。
81.其中，第二晶体管m2的沟道类型与第一晶体管m1的沟道类型相同，即当第一晶体管m1为n沟道晶体管时，第二晶体管m2同样为n沟道晶体管，当第一晶体管m1为p沟道晶体管时，第二晶体管m2同样为p沟道晶体管，以在第一时钟信号ck1为使能电平时，能够同时控制第一晶体管m1 和第二晶体管m2处于导通状态，使得信号输入端in的输入信号通过第一晶体管m1和第二晶体管m2分别传输至第一节点n1和第二节点n2；而在第一时钟信号ck1为非使能电平时，同时控制第一晶体管m1和第二晶体管m2处于关闭状态，信号输入端in的输入信号无法传输至第一节点n1 和第二节点n2，第一节点n1和第二节点n2在电荷泵单元130和滤波模块 300的共同控制下维持稳定。
82.可选的，继续参考图5，输出模块400可以包括第一输出单元410和第二输出单元420；第一输出单元410分别与第一节点n1、第一电平端vgl 和信号输出端out电连接；第一输出单元410用于根据第一节点n1的电位，控制信号输出端out输出发光控制信号em的使能电平；第二输出单元420分别与第三节点n3、第二电平端vgh和信号输出端out电连接；第二输出单元420用于根据第三节点n3的电位，控制信号输出端out输出发光控制信号em的非使能电平。
83.具体的，第一输出单元410可在第一节点n1的电位的控制下，控制第一电平端vgl的第一电平信号vgl向信号输出端out的传输路径，且在第一节点n1的电位为第一输出单元410的使能电平时，第一输出单元410 能够将第一电平信号vgl传输至信号输出端out，使得信号输出端out输出发光控制信号em的使能电平。第二输出单元420可在第三节点n3的电位的控制下，控制第二电平端vgh的第二电平信号vgh向信号输出端out 的传输路径，且在第三节点n3的电位为第二输出单元420的使能电平时，第二输出单元420能够将第二电平信号vgh传输至信号输出端out，使得信号输出端out输出发光控制信号em的非使能电平。
84.示例性的，如图6所示，第一输出单元410可以包括第一输出晶体管 m410，第二输出单元420可以包括第二输出晶体管m420；第一输出晶体管 m410的栅极与第一节点n1电连接，第一输出晶体管m410的第一极与第一电平端vgl电连接，第一输出晶体管m410的第二极与信号输出端out电连接；第二输出晶体管m420的栅极与第三节点n3电连接，第二输出晶体管m420的第一极与第二电平端vgh电连接，第二输出晶体管m420的第二极与信号输出端out电连接。如此，第一输出晶体管m410可在第一节点 n1的电位的控制下导通或关闭，第二输出晶体管m420可在第三节点n3 的控制下导通或关闭，此时，可在信号输出端out需要输出发光控制信号 em的使能电平时，使第一节点n1的电位控制第一输出晶体管m410处于导通状态，而在信号输出端out需要输出发光控制信号em的非使能电平时，使第三节点n3的电位控制第二输出晶体管m420处于导通状态。其中，第一输出晶体管m410可以为n沟道晶体管，也可以为p沟道晶体管；同样的，第二输出晶体管m420可以为n沟道晶体管，也可以为p沟道晶体管，本发明实施例对此不做具体限定。
85.示例性的，以第一晶体管m1、第二晶体管m2、第一输出晶体管m410 和第二输出晶体管m420均为p沟道晶体管为例，图7是与图6对应的一种发光控制电路的驱动时序图，结合参考图6和图7，在t1阶段，输入信号vin为高电平，第一时钟信号ck1为高电平vgh，第一晶体管m1和第二晶体管m2均关闭，高电平的输入信号vin无法传输至第一节点n1和第二节点n2，
此时，在第一电容c1和滤波模块300的协同作用下使得第一节点n1和第二节点n2的电位可能向低电平跳变，但通过第二控制模块200 控制第三节点n3的电位，并由该第三节点n3的电位对第二输出晶体管 m420进行控制，可以使第二电平信号vgh通过第二输出晶体管m410传输至信号输出端out，控制信号输出端out输出发光控制信号em的非使能电平。
86.在t2阶段，输入信号vin为高电平，第一时钟信号ck1为低电平vgl，第一晶体管m1和第二晶体管m2均导通，高电平的输入信号vin能够分别传输至第一节点n1和第二节点n2，此时，第一节点n1和第二节点n2的电位均为高电平，第一输出晶体管m410在第一节点n1的高电平的控制下，无法传输第一电平端vgl的第一电平信号vgl至信号输出端out，此时，通过第二控制模块200控制第三节点n3的电位，并由该第三节点n3的电位对第二输出晶体管m420进行控制，同样能够控制信号输出端out输出发光控制信号em的非使能电平。
87.在t3阶段，输入信号vin为低电平，第一时钟信号ck1为高电平vgh，第一晶体管m1和第二晶体管m2均关闭，此时，同样由第二控制模块200 控制第三节点n3的电位，并由该第三节点n3的电位对第二输出晶体管 m420进行控制，以使信号输出端out输出发光控制信号em的非使能电平。
88.在t4阶段，输入信号vin仍为低电平，第一时钟信号ck1再次变为低电平vgl，第一晶体管m1和第二晶体管m2导通，输入信号vin分别通过第一晶体管m1和第二晶体管m2传输至第一节点n1和第二节点n2，使得第一节点n1和第二节点n2的电位与输入信号vin相当，即第一节点n1 和第二节点n2由高电平向低电平变化，第一输出晶体管m410能够在第一节点n1的低电平的控制下，将第一电平端vgl的第一电平vgl传输至信号输出端out，以使信号输出端out开始输出发光控制信号em的使能电平；此时，第一电容c1的第一极的电位与第二时钟信号ck2的高电平vgh保持一致，第一电容c1的第二极的电位与第二节点n2的电位保持一致；同时，由于第一节点n1和第二节点n2的电位相当，因此滤波模块300的滤波晶体管m300处于关闭状态。
89.在t5阶段，输入信号in仍为低电平，第一时钟信号ck1变为高电平 vgh，第一晶体管m1和第二晶体管m2均关闭；此时，第二时钟信号ck2 由t4阶段的高电平vgh跳变为低电平vgl，使得第一电容c1的第一极的电位变化了-(vgh-vgl)，由于第一电容c1的耦合作用，第二节点n2的电位会随之变化-(vgh-vgl)，使得第二节点n2的电位由与第一节点n1 的电位相当变为比第一节点n1的电位低(vgh-vgl)，从而能够满足滤波模块300中滤波晶体管m300的导通条件；且在滤波晶体管m300导通时，滤波晶体管m300能够将第一节点n1的电位拉低至与第二节点n2的电位相当，使得第一输出晶体管m410在更低的第一节点n1的电位的控制下，保持传输第一电平端vgl的第一电平信号vgl至信号输出端out，从而使得信号输出端out保持输出发光控制信号em的使能电平。
90.在t5阶段之后，只要输入信号in保持为低电平，第一节点n1的电位就会随着第一时钟信号ck1和第二时钟信号ck2的交替变化，而在低电平和更低电平之间交替变化，从而能够使得信号输出端out稳定且持续地输出发光控制信号em的使能电平，进而能够使得显示面板中的像素能够稳定且持续地发光，提高显示面板的显示效果。
91.其中，为确保第三节点n3的电位能够在t1-t3阶段，甚至更长的阶段中控制第二输出晶体管m420处于导通状态，第二输出单元420中还可以包括电容c400，电容c400电连接于第二电平端vgh和第三节点n3之间，以对第三节点n3的电位进行存储，维持第三节点n3的电
位的稳定。
92.可以理解的是，在t4阶段、t5阶段、以及t5阶段之后的其它阶段中，通过控制第一节点n1保持低电平，即可确保输出模块300准确传输第一电平端vgl的第一电平信号vgl，使得信号输出端out能够稳定输出发光控制信号em的使能电平。但是，由于晶体管中具有自由电子的存在，使得即使在晶体管处于关闭状态下，也会有微小的电流流经晶体管的第一极和第二极，即在第一晶体管m1处于关闭状态时，第一晶体管m1中会有微小的电流流过，这将影响第一节点n1的电位。
93.在一可选的实施例中，图8为本发明实施例提供的又一种发光控制电路的结构示意图，如图8所示，第一晶体管m1可以包括第一子晶体管m11 和第二子晶体管m12；第一子晶体管m11的第一极与信号输入端in电连接，第一子晶体管m11的第二极与第二子晶体管m12的第一极电连接，第二子晶体管m12的第二极与第一节点n1电连接；第一子晶体管m11的栅极和第二子晶体管m12的栅极均与第一时钟端ck电连接。此时，第一晶体管 m1为由第一子晶体管m11和第二子晶体管m12构成的双栅晶体管，且第一子晶体管m11和第二子晶体管m12均可以在第一时钟端ck的第一时钟信号ck1的控制下导通或关闭；在第一时钟端ck的第一时钟信号ck1控制第一子晶体管m11和第二子晶体管m12处于关闭状态时，第一晶体管m1 可以具有较小的漏电流，从而能够减小因第一晶体管m1处于关闭状态时漏电流对第一节点n1的电位的影响，进而能够稳定第一节点n1的电位，提高信号输出端out所输出的发光控制信号em的稳定性。
94.可选的，继续参考图8，第二晶体管m2也可以包括第三子晶体管m21 和第四子晶体管m22；第三子晶体管m21的第一极与信号输入端in电连接，第三子晶体管m21的第二极与第四子晶体管m22的第一极电连接，第四子晶体管m22的第二极与第二节点n2电连接，第三子晶体管m21的栅极和第四子晶体管m22的栅极均与第一时钟端ck电连接。此时，第二晶体管 m2也为由第三子晶体管m21和第四子晶体管m22构成的双栅晶体管，以在第二晶体管m2处于关闭状态时具有较小的漏电流，从而改善漏电流影响第二节点n2的电位的问题，提高第二节点n2的电位的稳定性，同样能够提高信号输出端out所输出的发光控制信号em的稳定性。
95.为便于附图和技术方案的描述，在没有特殊说明的前提下，均以第一节点控制单元和第二节点控制单元中的晶体管为单栅的晶体管为例，对本发明实施例的技术方案进行示例性的说明。
96.可以理解的是，上述以第二节点控制单元120直接与信号输入端in 电连接为例，对第一控制模块的工作情况进行了示例性的说明，而在本发明实施例中第二节点控制单元的连接方式不限于此。
97.可选的，图9为本发明实施例提供的又一种发光控制电路的结构示意图，图9与图5相同之处可参照上述对图5的描述，此处仅对图9与图5 不同之处进行示例性的说明。如图9所示，第二节点控制单元120还可分别与第一时钟端ck、第一电平端vgl、以及第一节点n1电连接，以使其根据第一时钟信号ck1和第一节点n1的电位，将第一电平信号vgl提供至第二节点n2。
98.具体的，当发光控制电路为发光驱动器中第一级发光控制电路时，信号输入端in的输入信号vin为发光控制起始脉冲信号，该发光控制起始脉冲信号由时序控制器提供；而当发光控制电路为发光驱动器中其它级发光控制电路时，其信号输入端in的输入信号vin
为当前级发光控制电路的上一级发光控制电路的信号输出端输出的发光控制信号。由于第二节点控制单元120的一端所电连接的第二节点n2的电位为随着第二时钟信号 ck2的跳变而变化的信号，且第二节点n2的变化可能会影响第二节点控制单元120的其它端的信号随之振荡；因此通过将第二节点控制单元120分别与第一时钟端ck、第一电平端vgl、以及第一节点n1电连接，使得第二节点控制单元120不直接与信号输入端in电连接，能够改善因第二节点n2的电位变化对信号输入端in的输入信号vin的影响，还可减少信号输入端in的带载量，从而当该输入信号vin为上一级发光控制电路的信号输出端输出的发光控制信号时，能够提高上一级发光控制电路所输出的发光控制信号的准确性和稳定性。同时，通过第一节点n1的电位控制第二节点控制单元120，在第一时钟信号ck1和第一节点n1的电位的控制下，第二节点控制单元120将第一电平信号vgl传输至第二节点n2，使得第二节点n2的电位不会直接被输入信号vin影响，从而能够确保当前级发光控制电路的第二节点n2的电位准确性和稳定稳定性。
99.可选的，图10为本发明实施例提供的又一种发光控制电路的结构示意图，图10与图6相同之处可参照上述对图6的描述，此处仅对图10与图6不同之处进行示例性的说明。如图10所示，第二节点控制单元120 可以包括第三晶体管m3和第四晶体管m4；第三晶体管m3的第一极与第一电平端vgl电连接，第三晶体管m3的第二极与第四晶体管m4的第一极电连接，第四晶体管m4的第二极与第二节点n2电连接；第三晶体管m3的栅极与第一节点n1电连接，第四晶体管m4的栅极与第一时钟端ck电连接。
100.如此，第三晶体管m3可在第一节点n1的电位的控制下导通或关闭，第四晶体管m4可在第一时钟信号ck1的控制下导通或关闭，且在第三晶体管m3和第四晶体管m4同时导通时，第一电平vgl能够依次通过第三晶体管m3和第四晶体管m4传输至第二节点n2。
101.示例性的，以第一节点控制单元110包括第一晶体管m1，且第一晶体管m1、第三晶体管m3和第四晶体管m4均为pmos晶体管为例。在第一时钟信号ck1为低电平vgl时，第一晶体管m1和第四晶体管m4导通，输入信号vin通过导通的第一晶体管m1传输至第一节点n1，若此时输入信号 vin也为低电平，则第三晶体管m3会在该低电平的输入信号vin的控制下导通，使得第一电平信号vgl依次通过第三晶体管m3和第四晶体管m4传输至第二节点n2，使得第二节点n2的电位和第一节点n1的电位均为低电平；而在第一时钟信号ck1为高电平时，第一晶体管m1和第四晶体管m4 关闭，输入信号vin不会传输至第一节点n1，即使第一节点n1的电位维持低电平，第三晶体管m3处于导通状态，第一电平信号vgl仅通过第三晶体管m3传输至第四晶体管m4的第一极，而无法传输至第二节点n2，使得第二节点n2的电位能够在电荷泵单元130和第二时钟信号ck2的控制下降，并在第二节点n2的电位下降时，能够通过滤波模块300下拉第一节点n1的电位，使得第一节点n1的电位为较低的电平，进而使得输出模块400在具有较低电平的第一节点n1的电位的控制下，准确、快速地传输第一电平信号vgl至信号输出端out，使得信号输出端out能够稳定输出发光控制信号em的使能电平。
102.此外，在第一时钟信号ck1为低电平，输入信号vin为高电平时，高电平的输入信号vin通过第一晶体管m1传输至第一节点n1，使得第一节点n1的电位控制第三晶体管m3处于关闭状态，第一电平信号vgl无法传输至第二节点n2；此时，第二节点n2与第二时钟信号ck2相当，即第二节点n2为第二时钟信号ck2的高电平，以使得第一节点n1和第二节点n2 的电位能够同为高电平。在第一时钟信号ck1为高电平，输入信号vin为高电平时，第一晶体管m1
和第三晶体管m3均处于关闭状态，第一电平信号vgl同样无法传输至第二节点n2；此时，第二节点n2依然会随着第二时钟信号ck2的变化而变化。
103.如此，在第二节点控制单元120电连接于第一节点n1，而不直接与信号输入端in电连接时，通过使第二节点控制单元120包括第三晶体管m3 和第四警晶体管m4，以在能够改善因第二节点n2的电位变化对信号输入端in的输入信号vin的影响，可减少信号输入端in的带载量的前提下，同样可以实现与第二节点控制单元120直接电连接于信号输入端in时同样的功能。需要说明的是，由于第二节点控制单元120是否直接电连接于第一节点n1，其均具有相似的功能，因此为便于描述，在没有特殊说明时，以下均以第二节点控制单元120直接电连接于信号输入端in为例对本发明实施例的技术方案进行实例性的说明。
104.可以理解的是，当输出模块400的第一输出单元410包括第一输出晶体管m410时，由于晶体管的特性，使得第一电平端vgl的第一电平信号vgl经由第一输出晶体管m410传输后会变为vgl-vth4(vth4为第一输出晶体管m410的阈值电压)，这使得当前级的发光控制电路的信号输入端 in接收到的上一级发光控制电路的信号输出端out的发光控制信号em的使能电平并非为第一电平信号vgl，而是vgl-vth4，即输入信号vin为 vgl-vth4；且在第一节点控制单元110包括第一晶体管m1时，信号输入端in的输入信号vin经由第一晶体管m1传输至第一节点n1时，第一节点n1的电位为vin-vth1(vth1为第一晶体管m1的阈值电压)。在第一晶体管m1和第一输出晶体管m410为n沟道晶体管，且vth1＝vth4＝vth时， vth为正值，输入信号vin的使能电平为高电平，第一节点n1的电位比第一电平信号vgl低2vth，这将使得第一输出晶体管m410无法处于正常的导通状态，第一电平端vgl的第一电平信号vgl无法准确地传输至信号输出端out，使得信号输出端out输出的发光控制信号由非使能电平向使能电平跳变时，出现跳变台阶，而无法直接跳变为使能电平，这将影响显示面板中像素的发光稳定性；当第一晶体管m1和第一输出晶体管m410为p 沟道晶体管，且vth1＝vth4＝vth时，vth为负值，输入信号vin的使能电平为低电平，第一节点n1的电位会比第一电平信号vgl高2|vth|，第一输出晶体管m410无法处于正常的导通状态，这同样使得第一节点n1的电位无法控制第一输出晶体管m410准确传输第一电平端vgl的第一电平信号vgl至信号输出端out，使得信号输出端out输出的发光控制信号由非使能电平向使能电平跳变时，出现跳变台阶，而无法直接跳变为使能电平，影响显示面板中像素的发光稳定性。
105.示例性的，图11是相关技术的一种发光控制电路对应的信号仿真图，如图11所述，以相关技术的发光控制电路中晶体管均为p沟道晶体管为例，因第一输出晶体管的阈值电压vth的存在，使得上一级发光控制电路的信号输出端out在开始输出发光控制信号的使能电平时，会因上一发光控制电路中第一输出晶体管的阈值电压的存在而出现下降沿台阶，在该下降沿台阶处发光控制信号为vgl |vth|，即当前级发光控制电路的信号输入端接收到的输入信号vin存在下降沿台阶，该输入信号vin经由第一晶体管后，会因第一晶体管的存在，使得其下降沿台阶的台阶高度进一步升高，第一节点的电位vn1
′
变为vgl 2*|vth|，使得第一节点的电位vn1
′
无法控制第一输出晶体管正常导通，从而在当前级发光控制电路开始输出发光控制信号em
′
，该发光控制信号em
′
同样会存在下降沿台阶，进而影响发光控制电路所输出的发光控制信号的准确性。
106.为解决上述问题，可选的，图12为本发明实施例提供的又一种发光控制电路的结构示意图，如图12所示，发光控制电路30还包括自举模块 500；自举模块500电连接于信号
输出端out和第一节点n1之间；自举模块500用于根据信号输出端out的发光控制信号，控制第一节点n1的电位，以在信号输出端out输出的发光控制信号em发生变化时，自举模块 500会带动第一节点n1随之发生变化，从而确保第一节点n1的电位能够使输出模块400准确传输第一电平信号vgl至信号输出端out，使得信号输出端out能够稳定且准确地输出发光控制信号em，改善因第一节点n1 的电位无法准确控制输出模块400，而使得信号输出端out由非使能电平向使能电平跳变时出现跳变台阶的情况，进而能够提高显示面板中像素的发光稳定性。
107.可选的，继续参考图12，自举模块500可以包括自举电容c500；自举电容c500的第一极与信号输出端out电连接，自举电容c500的第二极与第一节点n1电连接。
108.示例性的，以第一节点控制单元110包括第一晶体管m1，输出模块 400包括第一输出晶体管m410，且第一晶体管m1和第一输出晶体管m410 均为p沟道晶体管为例，结合参考图11和图7，在t4阶段，第一时钟信号ck1为低电平，输出信号vin也为低电平时，第一晶体管m1导通，输入信号vin输入至第一节点n1，使得第一节点n1的电位变为vgl 2|vth|，此时，第一输出晶体管m410会介于导通状态和截止状态之间，使得第一电平端vgl的第一电平信号vgl开始向信号输出端out传输，使得信号输出端out输出的发光控制信号em由t3阶段时的高电平向低电平变化，且由于自举电容c500的耦合作用，使得第一节点n1的电位会随着信号输出端out的电位的变化而变化，即第一节点n1的电位随之降低，使得第一节点n1的电位足以控制第一输出晶体管m410处于完全导通状态，第一输出晶体管m410能够准确地将第一电平信号vgl传输至信号输出端out，使得信号输出端out准确地输出发光控制信号em的使能电平，从而能够改善因第一节点n1的电位不足以控制第一输出晶体管m410处于完全导通状态，而使得信号输出端out输出的发光控制信号em出现跳变台阶的问题，进而在采用该发光控制信号em控制显示面板中像素进行发光时，能够提高显示面板的显示稳定性。
109.示例性的，图13是与图12所示的发光控制电路对应的一种信号仿真图，结合参考图12和图13，在发光控制电路310的信号输出端in接收到的输入信号vin变为低电平，且第一时钟信号ck为使能电平时，该输入信号vin会通过第一晶体管m1传输至第一节点n1，以及通过第二晶体管 m2传输至第二节点n2；此时，第一节点n1的电位vn1和第二节点n2的电位vn2下降，第一电平信号vgl向信号输出端out传输，使得信号输出端out输出的发光控制信号em向使能电平跳变，自举模块500产生自举作用，使得第一节点n1的电位vn1进一步下降，第一节点n1的电位vn1 能够小于输入信号vin，比如，第一节点n1的电位vn1小于第一电平信号 vgl，使得第一节点n1的电位能够控制第一输出晶体管m410正常导通，准确输出发光控制信号em，消除发光控制信号em的下降沿的台阶，而第二节点n2的电位vn2则会保持为输入信号vin vth，滤波模块不导通，第二节点n2的电位vn2不会对第一节点n1的电位vn1带来影响；在第一时钟信号ck跳变为非使能电平，第二时钟信号ckb跳变为使能电平时，因电荷泵单元130的存在，使得第二节点n2的电位会随着第二时钟信号ckb 的变化而变化，第二节点n2的电位vn2下降；当第二节点n2的电位vn2 下降至小于第一节点n1的电位vn1时，滤波模块300导通，使得第一节点n1的电位vn1向第二节点n2的电位vn2靠近，即第一节点n1的电位 vn1会进一步下降；在第一时钟信号ck再次变为使能电平时，第一节点 n1的电位vn1在自举模块500和第一晶体管m1传输的输入信号vin的共同作用下会有升高的趋势，但是其升高的电位及其有限，使得第一节点n1 的电位vn1能够保持为较低的电位；而第二节点n2的
电位则会在第二晶体管m2传输的输入信号vin的作用下再次变为vin vth，直至下一次第二时钟信号ckb跳变为使能电平时，第二节点n2的电位vn2才会在电荷泵单元130的作用下进行下降；如此，采用滤波模块300将电荷泵单元130 与第一输出晶体管m410的栅极之间的连接节点划分为第一节点n1和第二节点n2，使得直接与第一输出晶体管m410电连接的第一节点n1的电位能够保持为较低的电位，消除或改善第一节点n1的电位vn1的下降沿台阶问题以及输出的发光控制信号em的下降沿台阶问题，从而使第一输出晶体管m410保持正常导通状态，信号输出端out能够稳定、准确地输出发光控制信号em，而直接与电荷泵单元130电连接的第二节点n2的电位vn1 则随着第二时钟信号ckb的变化而变化，用于消除特定晶体管的偏置状态。
110.可选的，图14为本发明实施例提供的又一种发光控制电路的结构示意图，如图14所示，在上述实施例的基础上，发光控制电路30还包括互锁模块600；互锁模块600分别与第一节点n1、第三节点n3、第二电平端 vgh以及第二控制模块200电连接；互锁模块600用于在第二控制模块200 的控制下，控制第二电平信号vgh向第一节点n1传输，以及在第一节点 n1的电位的控制下，控制第二电平信号vgh向第三节点n3传输。
111.具体的，在信号输出端out需要输出发光控制信号em的使能电平时，第一节点n1的电位应为能够控制输出模块400传输第一电平信号vgl至信号输出端out的使能电平，此时，为确保信号输出out所输出的发光控制信号em的使能电平的准确性，第三节点n3的电位应为无法控制输出模块400传输第二电平信号vgh至信号输出端out的非使能电平；而在信号输出端out需要输出发光控制信号em的非使能电平时，第三节点n3的电位应为能够控制输出模块400传输第二电平信号vgh至信号输出端out的使能电平，此时，为确保信号输出out所输出的发光控制信号em的非使能电平的准确性，第一节点n1的电位应为无法控制输出模块400传输第一电平信号vgl至信号输出端out的非使能电平。如此，在信号输出端out 需要输出发光控制信号em的使能电平时，互锁模块600在第一节点n1的电位的控制下将第二电平信号vgh传输至第三节点n3，使得第三节点n3 的电位保持为非使能电平；以及，在信号输出端out需要输出发光控制信号em的非使能电平时，互锁模块600在第二控制模块200的控制下将第二电平信号vgh传输至第一节点n1，使得第一节点n1的电位保持为非使能电平，从而使得第一节点n1的电位与第三节点n3的电位相互钳制，保证发光控制电路310有序工作，提高发光控制电路310输出的发光控制信号em的准确性和稳定性。
112.可选的，图15为本发明实施例提供的又一种发光控制电路的结构示意图，如图15所示，互锁模块600包括第七晶体管m7和第八晶体管m8；第七晶体管m7的栅极与第二控制模块200电连接，第七晶体管的第一极与第二电平端vgh电连接，第七晶体管m7的第二极与第一节点n1电连接；第八晶体管m8的栅极与第一节点n1电连接，第八晶体管m8的第一极与第二电平端vgh电连接，第八晶体管m8的第二极与第三节点n3电连接。如此，第七晶体管m7可在第二控制模块200的控制下导通或关闭，并在其导通时将第二电平信号vgh传输至第一节点n1；第八晶体管m8可在第一节点n1的电位的控制下导通或关闭，并在其导通时将第二电平信号vgh 传输至第三节点n3，实现第一节点n1和第三节点n3的相互钳制，以在输出模块400包括第一输出晶体管m410和第二输出晶体管m420时，第一节点n1的电位控制的第一输出晶体管m410与第三节点n3控制的第二输出晶体管m420不会同时导通，使得不会由第二电平端vgh到第一电平端vgl 形成通路，防止第二电平端vgh与第一电平端vgl短路，从而能够
防止显示面板的在显示发光时出现闪烁。其中，第七晶体管m7和第八晶体管m8 可以为n沟道晶体管，也可以为p沟道晶体管，可根据需要进行设计，本发明实施例对此不做具体限定。
113.可选的，继续参考图14，第二控制模块200可以包括第三节点控制单元230、第四节点控制单元240和第五节点控制单元250；第三节点控制单元230分别与第三节点n3和第一电平端vgl电连接，第三节点控制单元230还与第四节点控制单元240电连接于第四节点n4；第三节点控制单元230用于根据第四节点n4的电位和第一电平信号vgl，控制第三节点 n4的电位；第四节点控制单元240分别与第二时钟端ckb、第二电平端vgh 和第一时钟端ck电连接，第四节点控制单元240还与第五节点控制单元 250电连接于第五节点n5；第四节点控制单元240用于根据第五节点n5 的电位、第二时钟信号ck2、第一时钟信号ck1以及第二电平信号vgh，控制第四节点n4的电位；第五节点控制单元250分别与第一控制模块100 和第一时钟端ck电连接；第五节点控制单元250用于在第一控制模块100 和第一时钟信号ck1的控制下，控制第五节点的电位n5。
114.具体的，第五节点控制单元250可在第一控制模块100和第一时钟信号ck1的控制下，控制第一时钟信号ck1向第五节点n5的传输路径；第四节点控制单元240在第五节点n5的电位和第一时钟信号ck1的控制下，控制第二时钟信号ck2或第二电平信号vgh向第四节点n4的传输路径；第三节点控制单元230在第四节点n4的控制下，控制第一电平信号vgl 向第三节点n3的传输路径。
115.其中，由于在第一节点n1的电位为使能电平时，第三节点n3的电位需为非使能电平，即第一节点n1为使能电平时，第三节点控制单元230 应无法将第一电平信号vgl传输至第三节点n3，此时，第四节点n4的电位应为控制第三节点控制单元230无法传输第一电平信号vgl至第三节点 n3的非使能电平，即此时需要第四节点控制单元240将第二时钟信号ck2 的非使能电平或第二电平信号vgh传输至第四节点，此时第五节点n5的电位或第一时钟信号ck1应为使能电平，因此，在此时间段，受控于第一控制模块100和第一时钟信号ck1的第五节点控制单元250应将第一时钟信号ck1的使能电平传输至第五节点n5，以使得第五节点n5的电位足以控制第四节点控制单元240传输第二时钟信号ck2的非使能电平或第二电平信号vgh。
116.在一可选的实施例中，继续参考图14，第一控制模块100可与第二控制模块200电连接于第一节点n1。此时，第二控制模块200的第五节点控制单元250能够在第一节点n1的电位控制下，控制第一时钟信号ck1向第五节点n5传输，确保第一节点n1的电位为使能电平时，第三节点n3 的电位保持为非使能电平。
117.可选的，继续参考图15，第五节点控制单元250可以包括第五晶体管 m5和第六晶体管m6；第五晶体管m5的栅极和第一极均与第一时钟端ck 电连接，第五晶体管m5的第二极与第五节点n5电连接；第六晶体管m6 的栅极与第一控制模块100电连接，第六晶体管m6的第一极与第一时钟端ck电连接，第六晶体管m6的第二极与第五节点n5电连接。
118.具体的，第五晶体管m5可在第一时钟端ck的第一时钟信号ck1和第五节点n5的电位的共同的控制下导通或关闭，并在第五晶体管m5导通时，能够将第一时钟端ck的第一时钟信号ck1传输至第五节点n5；第六晶体管m6可在第一控制模块100的第一节点n1的电位的控制下导通或关闭，并在第六晶体管m6导通时，能够将第一时钟端ck的第一时钟信号ck1传输至第五节点n5。其中，第五晶体管m5和第六晶体管m6可以为n沟道晶体管或p沟道晶体管，
其可根据需要进行设计，本发明实施例对此不做具体限定。
119.可选的，继续参考图15，第四节点控制单元240可以包括第九晶体管 m9、第十晶体管m10和第二电容c2；第九晶体管m9的栅极与第五节点n5 电连接；第九晶体管m9的第一极与第二时钟端ckb电连接，第九晶体管 m9的第二极与第四节点n4电连接；第十晶体管m10的栅极与第一时钟端 ck电连接，第十晶体管m10的第一极与第二电平端vgh电连接，第十晶体管m10的第二极与第四节点n4电连接；第二电容c2的第一极与第五节点n5电连接，第二电容c2的第二极与第四节点n4电连接。
120.具体的，第九晶体管m9在第五节点n5的电位的控制下导通或关闭，并在第九晶体管m9处于导通状态时，能够将第二时钟信号ck2传输至第四节点n4；第十晶体管m10在第一时钟信号ck1的控制下导通或关闭，并在第十晶体管m10处于导通状态时，能够将第二电平信号vgh传输至第四节点n4；第二电容c2能够维持第五节点n5和第四节点n4之间的电位差。其中，第九晶体管m9和第十晶体管m10可以为n沟道晶体管或p沟道晶体管，其可根据需要进行设计，本发明实施例对此不做具体限定。
121.可选的，继续参考图15，第三节点控制单元230可以包括第十一晶体管m11；第十一晶体管m11的栅极与第四节点n4电连接；第九晶体管m9 的第一极与第一电平端vgl电连接，第十一晶体管m11的第二极与第三节点n3电连接。如此，第十一晶体管m11能够在第四节点n4的电位的控制下导通或关闭，并在第十一晶体管m11处于导通状态时，能够将第一电平信号vgl传输至第三节点n3。其中，第十一晶体管m11同样可以为n沟道晶体管或p沟道晶体管，其可根据需要进行设计，本发明实施例对此不做具体限定。
122.示例性的，以发光控制电路中的各晶体管均为p沟道晶体管为例，图 16是与图15对应的一种发光控制电路的驱动时序图，结合参考图15和图16，在t1
′
阶段，第一时钟信号ck1为低电平，第二时钟信号ck2为高电平，输入信号vin为高电平，第一晶体管m1和第二晶体管m2均导通，输入信号vin分别通过第一晶体管m1和第二晶体管m2传输至第一节点n1 和第二节点n2，使得第一节点n1的电位和第二节点n2的电位均与输入信号vin的高电平相当，第一输出晶体管m410、第六晶体管m6、以及第八晶体管m8均处于关闭状态；同时，第五晶体管m5在第一时钟信号ck1的控制下处于导通状态，第五晶体管m5将第一时钟信号ck1的低电平传输至第五节点n5，使得第五节点n5的电位控制第九晶体管m9处于导通状态，第二时钟信号ck2的高电平通过第九晶体管m9传输至第四节点n4，同时第十晶体管m10也在第一时钟信号ck1的控制下处于导通状态，以将第二电平信号vgh传输至第四节点n4，使得第四节点n4保持为高电平，第十一晶体管m11和第七晶体管m7均处于关闭状态，无法将第一电平信号vgl 传输至第三节点n3，第二输出晶体管m420处于关闭状态，信号输出端out 保持为与上一阶段相同的发光控制信号em的使能电平。
123.在t2
′
阶段，第一时钟信号ck1变为高电平，第二时钟信号ck2变为低电平，输入信号vin仍为高电平，第一晶体管m1和第二晶体管m2均处于关闭状态；因第二电容c2的存在，即使第五节点n5没有信号输入，也能维持第九晶体管m9处于导通状态，第二时钟信号ck2的低电平通过第九晶体管m9传输至第四节点m4，使得第四节点n4的电位分别控制第十一晶体管m11和第七晶体管m7处于导通状态，第一电平信号vgl通过导通的第七晶体管m7传输至第三节点n3，使得第二输出晶体管m420导通，第二电平信号vgh通过第二输出晶体管m420传输至信号输出端out，使得信号输出端out输出的发光控制信号em由使能电平跳变为非使能电
平；同时，因第七晶体管m7处于导通状态，使得第二电平信号vgh通过第七晶体管m7传输至第一节点n1，第一节点n1保持为高电平；而第二节点n2 则会随第二时钟信号ck的跳变而跳变为低电平，此时，虽然能够满足滤波晶体管m300的导通状态，但是因第七晶体管m7会向第一节点n1提供第一电平信号vgh，使得第一节点n1不会因第二节点n2的变化而向更低的电位变化，即第一节点n1保持为高电平，而第二节点n2跳变为低电平。
124.在t3
′
阶段，第一时钟信号ck1再次变为低电平，第二时钟信号ck2 再次变为高电平，输入信号vin仍为高电平，第一晶体管m1和第二晶体管m2再次处于导通状态，输入信号vin分别通过第一晶体管m1和第二晶体管m2传输至第一节点n1和第二节点n2，使得第一节点n1的电位和第二节点n2的电位均与输入信号vin的高电平相当，第一输出晶体管m410、第六晶体管m6、以及第八晶体管m8仍处于关闭状态；第五晶体管m5在第一时钟信号ck1的控制下处于导通状态，低电平的第一时钟信号ck1通过导通的第五晶体管m5传输至第五节点n5，以为第五节点n5补充信号，第九晶体管m9保持导通状态，第二时钟信号ckb的高电平通过第九晶体管 m9传输至第四节点n4，第十晶体管m10也在第一时钟信号ck的控制下导通，以将第二电平信号vgh传输至第四节点n4，使得第四节点n4由低电平变为高电平，第七晶体管m7和第十一晶体管m11关闭，第一节点n1仅受控于第一晶体管m1传输的输入信号vin，第三节点n3保持为上一阶段的低电平，第二输出晶体管m420保持导通状态，信号输出端out保持输出发光控制信号em的非使能电平。
125.在t3
′
阶段之后、t4
′
阶段之前的时间段，输入信号vin持续保持为高电平，第一时钟信号ck和第二时钟信号ckb在高电平和低电平之间变化，使得该时间段会重复t2
′
阶段和t3
′
阶段的工作过程；直至进入t4
′
阶段，输入信号vin变为低电平，第一时钟信号ck1为高电平，第二时钟信号ck2 为低电平，第一晶体管m1和第二晶体管m2保持关闭状态，第二节点n2 的电位随着第二时钟信号ckb的跳变而向低电平变化，第一节点n1的电位受控于第七晶体管m7传输的第二电平信号vgh，使得第一节点n1的电位保持为高电平；第二控制模块200中的各晶体管的工作状态、以及第一输出晶体管m410和第二输出晶体管m420的工作状态与t2
′
阶段时相同，信号输出端out保持输出发光控制信号em的使能电平。
126.在t5
′
阶段，输入信号vin保持为低电平，第一时钟信号ck变为低电平，第二时钟信号ckb变为高电平，第一晶体管m1和第二晶体管m2处于导通状态，低电平的输入信号vin通过导通的第一晶体管m1传输至第一节点n1，以及通过导通的第二晶体管m2传输至第二节点n2，使得第一节点n1和第二节点n2的电位均为vin vth(vth为第一晶体管m1和第二晶体管m2的阈值电压)，第一输出晶体管m410导通，以将第一电平信号vgl 传输至信号输出端out，使得信号输出端out输出的发光控制信号em由非使能电平向使能电平变化，即发光控制信号em由高电平向低电平变化，因自举电容c500的存在，使得第一节点n1的电位也会随之下降，第一节点n1的电位会向低于vin vth的电压变化，以使得第一输出晶体管m410 的栅极的电位进一步降低，第一输出晶体管m410进一步导通，信号输出端out输出的发光控制信号em快速变为非使能电平；同时，第八晶体管 m8在第一节点n1的电位的控制下处于导通状态，使得第二电平信号vgh 通过第八晶体管m8传输至第三节点n3使得第三节点n3的电位变为高电平，第二输出晶体管m420处于关闭状态，第二电平信号vgh无法通过第二输出晶体管m420传输至信号输出端out；第六晶体管m6也在第一节点 n1的电位的控制下处于导通状态，以将第一时钟信号ck传输至第五节点 n5使得，第九晶体管m9在第五节点的低电平的控
制下，将第二时钟信号 ckb的高电平传输至第四节点n4，第十晶体管m10也在第一时钟信号ck 的控制下处于导通状态，以将第二电平信号vgh传输至第四节点n4，使得第四节点n4的电位为高电平，第十一晶体管m11处于关闭状态，第三节点n3的电位仅受控于第八晶体管m8传输的第二电平信号vgh。
127.在t6
′
阶段，输入信号vin保持为低电平，第一时钟信号ck变为高电平，第二时钟信号ckb变为低电平，第一晶体管m1和第二晶体管m2处于关闭状态；由于第一电容c1的第一极电连接的第二时钟端ckb的第二时钟信号ck由高电平vgh跳变为低电平vgl，第一电容c1的第一极的电位下降了δv(δv＝vgh-vgl)，因第一电容c1的耦合作用，第二节点n2 的电位也会随之下降δv，使得第二节点n2的电位低于第一节点n1的电位，滤波晶体管m300处于导通状态，第一节点n1的电位通过滤波晶体管 m300被拉低至与第二节点n2的电位相当的较低电平，进一步控制第一输出晶体管m410、第六晶体管m6、以及第八晶体管m8的导通状态，进一步提高第一输出晶体管m410传输的第一电平信号vgl的速度；同时，因第八晶体管m8保持为导通状态，第八晶体管m8保持向第三节点n3提供第二电平信号vgh，第三节点n3的电位控制第二输出晶体管m420保持为关闭状态，信号输出端out保持输出发光控制信号em的使能电平。
128.在t6
′
阶段之后，若输入信号vin持续保持为低电平信号，第一时钟信号ck和第二时钟信号ckb在高电平和低电平之间变化，使得该时间段会重复t5
′
阶段和t6
′
阶段的工作过程，直至输入信号vin变为高电平，将会进入下一驱动周期，即重复t1
′‑
t6
′
的各阶段的工作过程。
129.其中，由于第五节点n5的电位稳定性，将影响第四节点控制单元240 所传输信号的稳定性，从而影响第三节点控制单元230所传输信号的稳定性，影响第三节点n3的电位的稳定性，进而影响信号输出端out输出的发光控制信号的稳定性，因此提高第五节点n5的电位稳定信号，同样能够提高信号输出端out输出的发光控制信号的稳定性。
130.可选的，图17为本发明实施例提供的又一种发光控制电路的结构示意图。如图17所示，第五晶体管m5包括第五子晶体管m51和第六子晶体管m52；第五子晶体管m51的第一极、第五子晶体管m52的栅极以及第六子晶体管m52的栅极均与第一时钟端ck电连接，第五子晶体管m51的第二极与第六子晶体管m52的第一极电连接，第六子晶体管m52的第二极与第五节点n5电连接。此时，第五晶体管m5为由第五子晶体管m51和第六子晶体管m52构成的双栅晶体管，且第五子晶体管m51和第六子晶体管m52 均可以在第一时钟端ck的第一时钟信号ck1的控制下导通或关闭；在第一时钟端ck的第一时钟信号ck1控制第五子晶体管m51和第六子晶体管 m52处于关闭状态时，第五晶体管m5可以具有较小的漏电流，从而能够减小因第五晶体管m5处于关闭状态时漏电流对第五节点n5的电位的影响，进而能够稳定第三节点n3的电位，提高信号输出端out所输出的发光控制信号em的稳定性。
131.可选的，继续参考图17，第六晶体管m6包括第七子晶体管m61和第八子晶体管m62；第七子晶体管m61的第一极与第一时钟端ck电连接，第七子晶体管m61的第二极与第八子晶体管m62的第一极电连接，第八子晶体管m62的第二极与第五节点n5电连接，第七子晶体管m61的栅极和第八子晶体管m62的栅极均与第一控制模块100电连接。此时，第六晶体管 m6也为由第七子晶体管m61和第八子晶体管m62构成的双栅晶体管，以在第六晶体管m6处于关闭状态时具有较小的漏电流，从而改善漏电流影响第五节点n3的电位的问题，提高第三节
点n3的电位的稳定性，同样能够提高信号输出端out所输出的发光控制信号em的稳定性。
132.为便于附图和技术方案的描述，在没有特殊说明的前提下，均以第五晶体管m5和第六晶体管m6均为单栅的晶体管为例，对本发明实施例的技术方案进行示例性的说明。
133.可以理解的是，上述以第一控制模块100与第二控制模块200电连接于第一节点n1为例，对本发明发光控制电路的工作情况进行了示例性的说明。而在本发明实施例第一控制模块100与第二控制模块200的连接方式不限于此。
134.可选的，图18为本发明实施例提供的又一种发光控制电路的结构示意图。如图16所示，第一控制模块100与第二控制模块200电连接于第二节点n2。
135.示例性的，当第二控制模块200的第五控制单元250包括第五晶体管 m5和第六晶体管m6时，第六晶体管m6的栅极会电连接于第二节点n2，使得第六晶体管m6在第二节点n2的电位的控制下传输第一时钟信号ck1 传输至第五节点n5，使得第六晶体管m6不再受控于第一节点n1的电位，能够减少第一节点n1的带载量，提高第一节点n1的电位稳定性，进而提高信号输出端out输出的发光控制信号em的稳定性，提高显示质量。此外，由于在需要输出发光控制信号的使能电平时第一节点n1需要处于能够控制第一输出晶体管m410导通的电位，而在需要输出发光控制信号的非使能电平时，第一节点n1需要处于能够控制第一输出晶体管m410关闭的电位，这就使得在一很长的时间段内，第一节点n1都需要保持为固定电位，因此当第六晶体管m6的栅极与第一节点n1电连接时，第六晶体管 m6的栅极会与其第二极之间存在一电位差，从而在第一节点n1的电位保持不变的情况下，使得第六晶体管m6处于长期的偏置状态，而致使第六晶体管m6的阈值电压发生漂移，影响第六晶体管m6的特性；但是，当第六晶体管m6的栅极电连接于第二节点n2时，因第二节点n2的电位受第一时钟信号ck1和第二时钟信号ck2的控制，而在高电平与低电平之间或在低电平与更低的电平之间交替变化，即第一晶体管m6的栅极的电位在不同的电平之间交替变化，从而能够避免第六晶体管m6的栅极与其第二极之间长期保持一定的电位差，而避免第六晶体管m6长期处于偏执状态的情况产生，能够提高第六晶体管m6的稳定性，进而能够提高发光控制电路310的稳定性。
136.可选的，图19为本发明实施例提供的又一种发光控制电路的结构示意图，如图17所示，当发光控制电路30包括互锁模块600时，该互锁模块600也可不直接与第一节点n1电连接，而是分别与第二节点n2、第三节点n3、第二电平端vgh以及第二控制模块200电连接；此时，互锁模块 600在第二控制模块200的控制下，同样能够控制第二电平信号vgh向第二节点n3传输，以及在第二节点n2的电位的控制下，控制第二电平信号 vgh向第三节点n3传输。
137.可选的，继续参考图19，当互锁模块600包括第七晶体管m7和第八晶体管m8时，第七晶体管m6的栅极与第二控制模块200电连接，第七晶体管m7的第一极与第二电平端vgh电连接，第七晶体管m7的第二极与第二节点n2电连接；第八晶体管m8的栅极与第二节点n2电连接，第八晶体管m8的第一极与第二电平端vgh电连接，第八晶体管m8的第二极与第三节点n3电连接。如此，将第八晶体管m8的栅极电连接于第二节点n2，以及将第七晶体管m7的第二极电连接于第二节点n2，同样能够减小第一节点n1带载量，提高第一节点n1的电位稳定性，进而提高信号输出端out 输出的发光控制信号em的稳定性，提高显示质量；同时，能够防止因第一节点n1长期处于固定电位，而使得第八晶体管m8和第七晶体管m7处于长期偏执状
态，致使第八晶体管m8和第七晶体管m7阈值漂移的现象产生，从而能够提高第八晶体管m8和第七晶体管m7的稳定性，进而能够提高发光控制电路的稳定性。
138.可选的，图20为本发明实施例提供的又一种发光控制电路的结构示意图。如图20所示，发光控制电路30还包括复位模块700；复位模块700 分别与复位信号端rset、第二电平端vgh和第一节点n1电连接；复位模块700用于根据复位信号端rset的复位信号rset，控制从第一节点n1 到第二电平端vgh的电荷释放通路的通断状态。
139.示例性的，复位信号端rset的复位信号rset可在发光控制电路30 不工作时，或在在发光控制电路30停止工作前控制第一节点n1到第二电平端vgh的电荷释放通路导通，释放第一节点n1的电荷，防止第一节点 n1的电位长期处于使能电平状态，导致与第一节点n1连接的负载长期处于工作状态，而降低器件的使用寿命；此外，释放第一节点n1的低电平，还可以控制与第一节点n1连接的负载，在发光控制电路30不工作时停止耗电，有利于发光控制电路30的低功耗。
140.可选的，继续参考图20，复位模块700可以包括复位晶体管m700；复位晶体管m700的栅极与复位信号端rset电连接，复位晶体管m700的第一极与第二电平端vgh电连接，复位晶体管m14的第二极与第一节点n1 电连接。如此，复位晶体管m14可在复位信号端rset的复位信号rset控制下导通或关闭，并在复位信号rset控制复位晶体管m14处于导通状态时，复位晶体管m700能够释放第一节点n1的电荷。其中，复位晶体管m700 可以为n沟道晶体管或p沟道晶体管，其可根据实际需要进行设计，本发明实施例对此不做具体限定。
141.可选的，图21为本发明实施例提供的又一种发光控制电路的结构示意图。如图19所示，发光控制电路30还包括稳压晶体管m12；此时，第一节点n1包括第一子节点n11和第二子节点n12；稳压晶体管m12的第一极与第一控制模块100电连接于第一子节点n11，稳压晶体管m12的第二极与输出模块400电连接于第二子节点n12；稳压晶体管m12的栅极与第一电平端vgl电连接；稳压晶体管m12在第一电平信号vgl的控制下，处于导通状态。此时，稳压晶体管m12可在第一电平信号vgl的控制下处于导通状态，以使第一子节点n11与第二子节点n12的电位相当。
142.示例性的，以稳压晶体管m12为pmos晶体管为例，第一电平信号vgl 控制稳压晶体管m12处于导通状态，可以将原第一节点n1的电位分摊在第一子节点n11与第二子节点n12处，避免因第一控制模块100、滤波模块300以及自举模块500共同作用，使得一节点n1的电位过低，影响发光控制电路工作。此外，由于稳压晶体管m12的阈值电压的存在，使得第一电平信号vgl与稳压晶体管m12所电连接的第一子节点n11或第二子节点n12处的电位之差小于稳压晶体管m12的阈值电压时，稳压晶体管m15 才会处于导通状态，而在不满足该条件时，稳压晶体管m15将会处于关闭状态，此时稳压晶体管m15能够在第一子节点n11和第二子节点n12中的一个节点的电位异常时，对另一节点电连接的器件起到保护作用。
143.可选的，图22为本发明实施例提供的又一种发光控制电路的结构示意图，如图22所示，在第一节点n1包括第一子节点n11和第二子节点n12 时，输出模块400可以包括第一输出单元410、第二输出单元420和第三输出单元430；第一输出单元410分别与第二子节点n12、第一电平端vgl 和信号输出端out电连接；第一输出单元410用于根据第二子节点n12的电位和第一电平信号vgl，控制信号输出端out输出发光控制信号em的使能电平；第三输出单元430分别与第一子节点n11、第一电平端vgl和信号输出端out电连接；第三输出单元
430用于根据第一子节点n11的电位和第一电平信号vgl，控制信号输出端out输出发光控制信号em的使能电平；第二输出单元420分别与第三节点n3、第二电平端vgh和信号输出端 out电连接；第二输出单元420用于根据第三节点n3的电位，控制信号输出端out输出发光控制信号em的非使能电平。此时，第一输出单元410 可在第二子节点n12的控制下，控制第一电平端vgl的第一电平信号vgl 向信号输出端out传输，第三输出单元430可在第一子节点n11的控制下，控制第一电平端vgl的第一电平信号vgl向信号输出端out传输，第二输出单元430可在第三节点n3的控制下，控制第二电平端vgh的第二电平信号vgh向信号输出端out传输。如此，在将原第一节点n1的电位分摊于第一子节点n11与第二子节点n12处后，通过设置第一输出单元410和第三输出单元430分别对应第二子节点n12和第一子节点n11，共同控制信号输出端out输出的发光控制信号em，以提高信号输出端out所输出的信号的准确性和稳定性，进而提高发光控制电路的稳定性。
144.示例性的，第一输出单元410可以包括第一输出晶体管m410、第二输出单元420可以包括第二输出晶体管m420，第三输出单元430可以包括第三输出晶体管m430。其中，第一输出晶体管m410的栅极与第二子点n12 电连接，第一输出晶体管m410的第一极与第一电平端vgl电连接，第一输出晶体管m410的第二极与信号输出端out电连接；第二输出晶体管m420 的栅极与第三节点n3电连接，第二输出晶体管m420的第一极与第二电平端vgh电连接，第二输出晶体管m420的第二极与信号输出端out电连接；第三输出晶体管m430的栅极与第一子节点n11电连接，第三输出晶体管 m430的第一极与第一电平端vgl电连接，第三输出晶体管m430的第二极与信号输出端out电连接。此时，第一输出晶体管m410可在第二子节点 n12的电位的控制下导通或关闭，第三输出晶体管m430可在第一子节点 n11的电位的控制下导通或关闭，第二输出晶体管m420可在第三节点n3 的控制下导通或关闭，如此，在信号输出端out需要输出发光控制信号em 的使能电平时，使第二子节点n12和第一子节点n11的电位分别控制第一输出晶体管m410和第三输出晶体管m430处于导通状态，而在信号输出端 out需要输出发光控制信号em的非使能电平时，使第三节点n3的电位控制第二输出晶体管m420处于导通状态。可以理解的是，第一输出晶体管 m410、第二输出晶体管m420和第三输出晶体管m430可以为n沟道晶体管，也可以为p沟道晶体管，其可根据需要进行设置，本发明实施例对此不做具体限定。
145.需要说明的是，当第一控制模块100与第二控制模块200电连接于第一节点时，第一控制模块100可与第二控制模块200电连接于第一子节点 n11或第二子节点n12；同样的，当发光控制电路310包括互锁模块600，且第一控制模块100与互锁模块600电连接于第一节点时，第一控制模块 100与互锁模块600也可电连接于第一子节点n11或第二子节点n12；此外，当发光控制电路包括复位模块700时，该复位模块700可分别与复位信号端rset、第二电平端vgh和第一子节点n11电连接，或者，也可以分别与复位信号端rset、第二电平端vgh和第二子节点n12电连接，或者，复位模块700可以包括分别与第一子节点n11电连接的第一复位晶体管和与第二子节点n12电连接的第二复位晶体管，以能够同时释放第一子节点 n11和第二子节点n12的电位。在能够实现本发明实施例的核心发明点的前提下，本发明实施例对其它模块与第一节点n1中第一子节点n11和第二子节点n12的连接方式不做限定。
146.基于同一发明构思，本发明实施例还提供一种显示面板，包括显示区和围绕显示区的非显示区；非显示区包括上述任一实施例提供的发光控制电路，因此本发明实施例提
供的显示面板包括本发明实施例提供的发光控制电路的技术特征，能够达到本发明实施例提供的移位寄存电路的有益效果，相同之处可参照上述对本发明实施例提供的发光控制电路的描述，在此不再赘述。
147.可选的，图23为本发明实施例提供的提供的一种发光驱动器的结构示意图，图24是本发明实施例提供的一种发光驱动器的驱动时序图，结合参考图1、图21和图22，显示面板10包括阵列排布的多个像素p和级联的多个如上述任一实施例提供的发光控制电路310，该级联的多个发光控制电路310构成发光驱动器30；每一级发光控制电路310的信号输出端 out与位于同一行的至少部分像素p电连接；除最后一级的发光控制电路 310之外，其余每一级发光控制电路310的信号输出端out与下一级发光控制电路310的信号输入端in电连接，第一级发光控制电路310的信号输入端in接收发光控制起始脉冲信号vstv。
148.示例性的，以发光驱动器30包括级联设置的n个级联设置的发光控制电路30(301、302、303、304、
…
、30n-1、30n)为例，其中，第一发光控制电路301的信号输入端in与传输起始脉冲信号vstv的发光控制起始信号线stv电连接，从第二级发光控制电路302到第n级发光控制电路的各级发光控制电路30n的信号输入端in与其上一级发光控制电路的信号输出端out电连接，使得发光控制起始信号线stv传输的起始脉冲信号 vstv控制第一发光控制电路301输出的发光控制信号em1的使能电平的起始时间和终止时间，而其它级发光控制电路(302、303、304、
…
、30n-1、 30n)中，由上一级发光控制电路的信号输出端out输出的发光控制信号 em控制其输出的发光控制信号em(em2、em3、em4、
…
、emn-1、emn)的起始时间和终止时间，从而使得各级发光控制电路依次开始输出发光控制信号em的使能电平，并依次终止输出发光控制信号em的使能电平。
149.此外，各级发光控制电路310还分别与传输时钟信号ck1的时钟信号线ck1和传输时钟信号ck2的时钟信号线ck2、传输第一电平信号vgl的第一电平线lg、以及传输第二电平信号vgh的第二电平线hg电连接。同时，为确保奇数级的发光控制电路30和偶数级的发光控制电路30能够正常工作，以及显示面板10的结构的简化，通常将奇数级的发光控制电路 30的第一时钟信号ck复用为偶数级的发光控制电路30第二时钟信号ckb，以及将奇数级的发光控制电路30的第二时钟信号ckb复用为偶数级的发光控制电路30第一时钟信号ck；此时，奇数级的发光控制电路中，第一时钟端ck与时钟信号线ck1电连接，第二时钟端ckb与时钟信号线ck2 电连接；而偶数级的发光控制电路310中，第一时钟端ck与时钟信号线 ck2电连接，第二时钟端ckb与时钟信号线ck1电连接。
150.本发明实施例，通过设置级联的发光控制电路，能够控制各级发光控制电路输出发光控制信号的使能电平的起始时间和终止时间，以实现对各像素电路的逐行控制；且在各级发光控制电路能够稳定、准确地输出发光控制信号时，各像素电路可以控制其所电连接的发光元件稳定发光，提高显示质量。
151.可选的，图25为本发明实施例提供的一种像素电路的结构示意图，结合参考图1、图23和图25，显示面板10还包括多条发光控制信号线el。发光控制线el用于传输发光控制信号em至像素p，像素p包括像素电路，同一行的至少部分像素电路与同一条发光控制信号线el电连接，且各级发光控制电路310的信号输出端out与各条发光控制信号线el一一对应电连接，即第一级发光控制电路301的信号输出端out与发光控制信号线 el1电连接，第二级发光控制电路302的信号输出端out与发光控制信号线el2电连接，第三级发光控制电路
303的信号输出端out与发光控制信号线el3电连接，第四级发光控制电路304的信号输出端out与发光控制信号线el4电连接，
…
，第n-1级发光控制电路30n-1的信号输出端out 与发光控制信号线eln-1电连接，第n级发光控制电路302的信号输出端 out与发光控制信号线eln电连接。如此，各级发光控制电路310依次输出发光控制信号em的使能电平，以控制各行像素p的像素电路依次控制其发光元件oled开始发光。
152.示例性的，如图25所示，像素电路可以包括正性电源端pvdd、负性电源端pvee、数据信号端data、初始化信号端ref1、复位信号端ref2、发光控制端emit、第一扫描端s1n、第二扫描端s1p、第三扫描端s2n、第四扫描端s2p、驱动晶体管t1、发光元件oled、初始化模块014、阈值补偿模块013、数据写入模块011、发光控制模块012、以及阳极复位模块 015；其中，初始化模块014分别与第一扫描端s1n、初始化信号端ref1 和驱动晶体管t1的栅极电连接，第一扫描端s1n的第一扫描信号s1n控制初始化模块014在初始化阶段传输初始化信号端ref1的初始化信号 vref1至驱动晶体管t1的栅极，以对驱动晶体管t1的栅极进行复位，防止上一驱动周期影响当前周期数据信号的写入；数据写入模块011分别与第二扫描端s1p、数据信号端data、以及驱动晶体管t1的第一极电连接，第二扫描端s1p的第二扫描信号s1p控制数据写入模块011在数据写入阶段将数据信号端data的数据信号vdata写入至驱动晶体管t1的栅极；阈值补偿模块013分别与第三扫描端s2n、驱动晶体管t1的第二极、以及驱动晶体管t1的栅极电连接，第三扫描端s2n的第三扫描信号s2n控制阈值补偿模块013在数据写入阶段将驱动晶体管t1的阈值电压补偿值驱动晶体管t1的栅极，以使驱动晶体管t1在发光阶段所产生的驱动电流与其自身的阈值电压无关，防止驱动晶体管t1的阈值电压漂移影响发光元件 oled的发光准确性；阳极复位模块015分别与第四扫描端s2p、复位信号端ref2、以及发光元件oled的阳极电连接，第四扫描端s2p的第四扫描信号s2p控制阳极复位模块015在复位阶段传输复位信号端ref2的复位信号vref2至发光元件oled的阳极，以对发光元件oled的阳极进行复位；发光控制模块012与驱动晶体管t1和发光元件oled串联连接于正性电源端pvdd和负性电源端pvee之间，发光控制模块012还与发光控制端emit 电连接，发光控制端emit的发光控制信号em控制发光控制模块012在发光阶段控制正性电源端pvdd和负性电源端pvee之间形成电流通路，以使驱动晶体管t1根据其栅极的电位提供的驱动电流提供至发光元件oled，驱动发光元件oled进行发光。
153.可以理解的是，在能够对驱动晶体管t1的栅极进行初始化，以及对发光元件oled的阳极进行复位的前提下，初始化信号端ref1的初始化信号vref1可以与复位信号端ref2的复位信号vref2相同或不同，本发明实施例对此不做具体限定。同时，本发明实施例中，阳极复位阶段位于发光阶段之前，此时阳极复位阶段的时间可以与初始化阶段的时间交叠，和 /或阳极复位阶段的时间也可以与数据写入阶段的时间交叠，本发明实施例对此也不做具体限定。为便于描述，本发明实施例中，以阳极复位阶段的时间与数据写入阶段的时间交叠为例进行实例性的说明。
154.可选的，初始化模块014可以包括初始化晶体管t4，该初始化晶体管 t4的栅极与第一扫描端s1n电连接，第一极与初始化信号端ref1电连接，第二极与驱动晶体管t1的栅极电连接；第一扫描端s1n的第一扫描信号 s1n能够控制初始化晶体管t4导通或关闭，且在初始化阶段，第一扫描信号s1n控制初始化晶体管t4导通；而在其它阶段第一扫描信号s1n控制初始化晶体管t4关闭，且在初始化晶体管t4处于关闭状态时，该初始化晶体管t4的漏电
流应尽量小，以确保驱动晶体管t1的栅极的电位稳定性，此时初始化晶体管t4的有源层可以为具有较小迁移率的金属氧化物半导体，而包括金属氧化物半导体的有源层通常具有n型沟道，使得初始化晶体管t4为n沟道晶体管。
155.可选的，数据写入模块011可以包括数据写入晶体管t2，该数据写入晶体管t2的栅极与第二扫描端s1p电连接，第一极与数据信号端data电连接，第二极与驱动晶体管t1的第一极电连接；第二扫描端s1p的第二扫描信号s1p能够控制数据写入晶体管t2导通或关闭，且在数据写入阶段，第二扫描信号s1p控制数据写入晶体管t2导通；而在其它阶段第二扫描信号s1p控制数据写入晶体管t2关闭。其中，为降低功耗，数据写入晶体管t2和驱动晶体管t1的有源层均可以包括低温多晶硅，而包括低温多晶硅的有源层通常具有p型沟道，使得数据写入晶体管t2和驱动晶体管t1为p沟道晶体管。
156.可选的，阈值补偿模块013可以包括阈值补偿晶体管t3，该阈值补偿晶体管t2的栅极与第三扫描端s2n电连接，第一极与驱动晶体管的第二极电连接，第二极与驱动晶体管t1的栅极电连接；第三扫描端s2n的第三扫描信号s2n能够控制阈值补偿晶体管t3导通或关闭，且在数据写入阶段，第三扫描信号s2n控制阈值补偿晶体管t3导通；而在其它阶段第三扫描信号s2n控制阈值补偿晶体管t2关闭；且为使阈值补偿晶体管t3 处于关闭状态时，具有较小的漏电流，阈值补偿晶体管t3同样可以为n 沟道晶体管。
157.可选的，阳极复位模块015可以包括阳极复位晶体管t7，该阳极复位晶体管t7的栅极与第四扫描端s2p电连接，第一极与复位信号端ref2电连接，第二极与发光元件oled的阳极电连接；第四扫描端s2p的第四扫描信号s2p能够控制阳极复位晶体管t7导通或关闭，且在阳极复位阶段，第四扫描信号s2p控制阳极复位晶体管t7导通；而在其它阶段第四扫描信号s2p控制阳极复位晶体管t7关闭。同样的，为降低功耗，阳极复位晶体管t7可以为p沟道晶体管。此时，当阳极复位晶体管t7与数据写入晶体管t2的沟道类型相同时，第二扫描端s1p可以复用为第四扫描端s1n。
158.可选的，发光控制模块012可以包括第一发光控制晶体管t5和第二发光控制晶体管t6，第一发光控制晶体管t5的栅极和第二发光控制晶体管t6的栅极均与发光控制端emit电连接；第一发光控制晶体管t5的第一极与正性电源端pvdd电连接，第二极与驱动晶体管t1的第一极电连接；第一发光控制晶体管t5的第一极与驱动晶体管t1的第二极电连接，第二极与发光元件oled的阳极电连接；发光控制端emit的发光控制信号em 能够控制第一发光控制晶体管t5和第二发光控制晶体管t6导通或关闭，且在发光阶段，发光控制信号em控制第一发光控制晶体管t5和第二发光控制晶体管t6导通；而在其它阶段发光控制信号em控制第一发光控制晶体管t5和第二发光控制晶体管t6关闭。同样的，为降低功耗，第一发光控制晶体管t5和第二发光控制晶体管t6可以均为p沟道晶体管。
159.可选的，像素电路还包括存储电容cst，存储电容cst连接于正性电源端pvdd和驱动晶体管t1的栅极之间，用于存储驱动晶体管t1的栅极的电位，使得驱动晶体管t1在发光阶段能够持续向发光元件oled提供驱动电流，驱动发光元件持续发光。
160.示例性的，图26是与图25对应的一种像素电路的驱动时序图，结合参考图25和图26，在初始化阶段t1
″
，第一扫描信号s1n控制初始化晶体管t4导通，以使初始化信号vref1传输至驱动晶体管t1的栅极，对驱动晶体管t1的栅极和存储电容cst进行初始化；在数据写入阶段t2
″
，第二扫描信号s1p控制数据写入晶体管t2导通，第三扫描信号s2n控制阈值补偿
晶体管t3导通，数据信号vdata依次通过数据写入晶体管t2、驱动晶体管t1、以及阈值补偿晶体管t3传输至驱动晶体管t1的栅极，同时将驱动晶体管t1的阈值电压vth补偿至其栅极，使得驱动晶体管t1的栅极电位为vdata vth；同时，数据写入阶段t2
″
也为阳极复位阶段，第四扫描信号s2p控制阳极复位晶体管t7导通，以使复位信号vref2传输至发光元件oled的阳极，对发光元件oled的阳极进行复位；在发光阶段 t3
″
，发光控制信号em控制第一发光控制晶体管t5和第二发光控制晶体管t6导通，驱动晶体管t1根据其栅极的电位vdata vth提供的驱动电流 id为k(vgs-|vth|)，由于驱动晶体管t1栅极与其第一极之间的电压差 vgs为(vdata vth)-pvdd，且因驱动晶体管t1为p沟道晶体管，其阈值电压vth为负值，因此驱动晶体管t1所提供的驱动电流id为k*(pvdd
ꢀ‑
vdata)2，其中k为与驱动晶体管t1的材料和尺寸相关的系数，如此，驱动晶体管t1向发光元件oled提供的驱动电流与其自身的阈值电压vth 无关，使得发光元件oled能够准确发光。
161.需要说明的是，图25仅为本发明实施例示例性的像素结构示意图，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对像素的结构不做具体限定。为便于描述，本发明实施例均以图23所示的像素的结构为例，对本发明实施例的技术方案进行实例性的说明。
162.在一可选的实施例中，图27是本发明实施例提供的又一种显示面板的结构示意图，结合参考图27和图25，显示面板10可以包括多条发光控制信号线el；当像素电路包括数据信号端data、驱动晶体管t1、发光元件 oled、发光控制模块012以及数据写入模块011，且数据写入模块011用于将数据信号端data的数据信号vdata写入至驱动晶体管t1的栅极，驱动晶体管t1用于根据其栅极的电位产生驱动电流，发光控制模块012用于控制驱动晶体管t1向发光元件oled提供驱动电流时，发光控制模块012 可以包括至少一个发光控制晶体管，例如发光控制模块012可以包括两个发光控制晶体管(第一发光控制晶体管t5和第二发光控制晶体管t6)；此时，同一行的至少部分像素电路的发光控制晶体管(t5和t6)的栅极与同一条发光控制信号线el电连接；各级发光控制电路310的信号输出端out与各条发光控制信号线el一一对应电连接。如此，各级发光控制电路310能够通过各条发光控制线el向各行像素电路的发光控制端emit 提供发光控制信号em，以控制各行像素电路中发光控制晶体管(t5和t6) 导通或关闭。
163.可选的，继续结合参考图27和图25，显示面板10还可以包括多条第一扫描信号线sl1；当像素电路包括阈值补偿模块013，且阈值补偿模块 013用于将驱动晶体管t1的阈值电压补偿至驱动晶体管t1的栅极时，阈值补偿模块013可以包括阈值补偿晶体管t3，且该阈值补偿晶体管t3的沟道类型可与发光控制晶体管(t5和t6)的沟道类型不同；此时，同一行的至少部分像素电路的阈值补偿晶体管t3的栅极与同一条第一扫描信号线sl1电连接，且各级发光控制电路310的信号输出端out还与各条第一扫描信号线sl1一一对应电连接。如此，各发光控制电路310的信号输出端out输出的发光控制信号em还可通过各第一扫描信号线sl1向各行像素电路的第三扫描端s2n提供第三扫描信号s2n，控制各行像素电路中阈值补偿晶体管t3导通或关闭，使得提供至各像素电路的发光控制信号 em复用为该像素电路的第三扫描信号s2n，从而无需为提供第三扫描信号 s2n额外设置扫描电路，有利于简化显示面板10的结构，有利于显示面板 10的窄边框。
164.可选的，继续结合参考图27和图25，显示面板10还可以包括多条第二扫描信号线
sl2；当像素电路包括初始化模块014和初始化信号端ref1，且初始化模块014用于控制初始化信号端ref1的初始化信号vref1对驱动晶体管t1的栅极进行初始化时，初始化模块014可以包括初始化晶体管t4，且该初始化晶体管t4的沟道类型与发光控制晶体管(t5和t6)的沟道类型不同；此时，同一行的至少部分像素电路的初始化晶体管t4的栅极与同一条第二扫描信号线sl2电连接；各级发光控制电路310的信号输出端out还与各条第二扫描信号线sl2一一对应电连接；如此，各发光控制电路310的信号输出端out输出的发光控制信号em还可通过各第二扫描信号线sl2向各行像素电路的第一扫描端s1n提供第一扫描信号s1n，控制各行像素电路中初始化晶体管t4导通或关闭，使得提供至各像素电路的发光控制信号em复用为第一扫描信号s1n，从而无需为提供第一扫描信号s1n额外设置扫描电路，有利于简化显示面板10的结构，有利于显示面板10的窄边框。
165.其中，同一像素电路电连接的第一扫描信号线sl1和第二扫描信号线 sl2中，第一扫描信号线sl1与当前级发光控制电路310电连接，第二扫描信号线sl2与上一级发光控制电路310电连接。
166.示例性的，图28是与图25对应的另一种像素电路的驱动时序图，结合参考图28和图25，以阈值补偿晶体管t3和初始化晶体管t4均为n沟道晶体管，其它晶体管均为p沟道晶体管为例，第i行的像素电路的工作过程为：
167.在第i行像素电路处于初始化阶段t1
″
时，第i-1像素电路处于数据写入阶段，此时，第i-1像素电路的发光控制晶体管(t5和t6)的栅极应接收到发光控制信号emi-1的非使能电平，即发光控制信号emi-1为高电平，当该发光控制信号emi-1通过第二扫描信号线sl2传输至第i行像素电路的初始化晶体管t4的栅极时，该第i行像素电路的初始化晶体管 t4会处于导通状态，使得初始化信号端ref1的初始化信号vref1传输至第i行像素电路中驱动晶体管t1的栅极，以对第i行像素电路的驱动晶体管t1的栅极进行初始化；同时，第i像素电路的发光控制晶体管(t5 和t6)的栅极接收到发光控制信号emi也为高电平，第i像素电路的发光控制晶体管(t5和t6)也处于关闭状态，当该发光控制信号emi通过第一扫描信号线sl1传输至第i行像素电路的阈值补偿晶体管t3时，第i 行像素电路的阈值补偿晶体管t3处于导通状态；但是，由于第i行像素电路的数据写入晶体管t2的栅极接收到的第二扫描信号s1pi控制该数据写入晶体管t2处于关闭状态，使得第i行像素电路的数据信号端data的数据信号vdata不会传输至第i行像素电路的驱动晶体管t1的栅极。
168.在第i行像素电路处于数据写入阶段t2
″
时，第i-1像素电路可能进入发光阶段，第i-1像素电路的发光控制晶体管(t5和t6)的栅极接收到的发光控制信号emi-1变为低电平，第i-1像素电路的发光控制晶体管 (t5和t6)处于导通状态，第i行像素电路的初始化晶体管t4处于关闭状态；而第i像素电路的发光控制晶体管(t5和t6)的栅极接收到的发光控制信号emi仍保持为高电平，第i行像素电路的阈值补偿晶体管t3 保持导通状态，同时，第i像素电路的数据写入晶体管t2的栅极接收到的第二扫描信号s1pi变为低电平，使得第i像素电路的数据写入晶体管 t2也处于导通状态，第i行像素电路的数据信号端data的数据信号vdata 依次通过该第i行像素电路的数据写入晶体管t2、驱动晶体管t1、以及阈值补偿晶体管t3传输至驱动晶体管t1的栅极，并将驱动晶体管t1的阈值电压vth补偿至其栅极。
169.在第i行像素电路处于发光阶段t3
″
时，第i行像素电路的发光控制晶体管(t5和t6)的栅极接收到的发光控制信号emi变为低电平，第i 行像素电路的发光控制晶体管(t5
和t6)处于导通状态，第i行像素电路的阈值补偿晶体管t3处于关闭状态，驱动晶体管t1根据其栅极电位向发光元件oled提供驱动电流，以驱动发光元件oled进行发光。
170.如此，通过将提供至第i行像素电路的发光控制信号emi复用为该第 i行像素电路的第三扫描信号s2ni，以及将提供至第i-1行像素电路的发光控制信号emi-1复用为该第i行像素电路的第一扫描信号s1ni，能够在控制像素电路正常工作的前提下，可以简化显示面板10的结构，有利于显示面板10的窄边框。
171.此外，显示面板10中的扫描驱动器20可以包括级联设置的多个扫描驱动电路201；各级扫描驱动电路201接收时序控制信号线(stv
′
、ck
′
、 en
′
、hg
′
、lg
′
)传输的扫描时序控制信号，并在各扫描时序控制信号的控制系下依次输出第二扫描信号s1p的使能电平。此时，显示面板10还应包括多条第三扫描信号线sl3，位于同一行的至少部分像素电路的第二扫描端s1p与同一条第三扫描信号sl3电连接；各级扫描驱动电路201的扫描输出端与各条第三扫描信号线sl3一一对应电连接，以向各条第三扫描信号sl3提供第二扫描信号s1p，控制各行像素电路的数据写入晶体管t2 导通或关闭。
172.显示面板10还可以包括传输初始化信号vref1的初始化信号总线rl 和多条初始化信号线rl1，位于同一行的至少部分像素电路与同一条初始化信号线rl1电连接，以使数据驱动器40提供的初始化信号vref1依次通过初始化信号总线rl和各条初始化信号线rl1传输至各行像素电路的初始化信号端ref1；显示面板10还包括传输复位信号vref2的复位信号总线rl
′
和多条复位信号线rl2，位于同一行的至少部分像素电路与同一条复位信号线rl2电连接，以使数据驱动器40提供的复位信号vref2依次通过复位信号总线rl
′
和各条复位信号线rl2传输至各行像素电路的复位信号端ref2；显示面板10还包括多条数据信号线dl、正性电源端子、电源总线pl
′
和多条正性电源信号线pl，位于同一列的至少部分像素电路共用数据信号线dl，以及位于同一列的至少部分像素电路共用正性电源信号线pl，以使数据驱动器40提供的数据信号vdata能够通过数据信号线dl 一一对应地传输至各像素电路的数据信号端data，以及正性电源端子的正性电源信号pvdd依次通过电源总线pl
′
和各条正性电源信号线pl提供至各像素电路；显示面板10还可以包括负性电源端子和负性电源总线(图中未示出)，负性电源端子的负性电源信号pvee通过负性电源总线传输至各像素电路中发光元件oled的阴极，以能够使从像素电路的正性电源端pvdd到负性电源端pvee构成电流通路。
173.可以理解的是，显示面板中还可以包括其它结构，以使得显示面板的功能多样化，例如触控、指纹识别等，在能够达到本发明的核心发明点的前提下，本发明实施例对此不做限定。
174.基于同一发明构思，本发明实施例还提供一种显示装置，图29为本发明实施例提供的一种显示装置的结构示意图，如图20，该显示装置1包括本发明任一实施例提供的显示面板10，因此本发明实施例提供的显示装置 1包括本发明实施例提供的显示面板10的技术特征，能够达到本发明实施例提供的显示面板10的有益效果，相同之处可参照上述对本发明实施例提供的显示面板10的描述，在此不再赘述。本发明实施例提供的显示装置1可以为图28所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定
175.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。