一种芯片验证装置的制作方法

1.本实用新型涉及无线通信领域，具体地涉及一种芯片验证装置。


背景技术：

2.在研制用于近距离无线通信的本地无线通信芯片的过程中，研制一款适合于芯片前期芯片算法以及架构设计验证的原型验证平台是十分必要的。cn102664836a公开了一种用于宽带无线通信数字基带处理器的原型验证平台，该平台以fpga为中心，外扩ram,flash，jtag等数字接口，但该平台并没有给出模拟接口的具体实现方案，并且所带功能块并不能满足一些特定芯片验证需求，同时该方案也不支持便携功能，不方便芯片设计阶段现场验证；cn106940428a公开了一种芯片验证方法、装置及系统，提出的平台包括模型层和接口层，但该专利并没有对芯片验证平台的硬件具体设计给出方案；cn110110355a公开了一种基于fpga的原型验证平台，该平台硬件以fpga，软件以vivado为核心搭建的验证平台，但该专利没有涉及射频通信接口，也不具备便携式特征。综上可知现有技术中的平台既不能满足本无线通信芯片要求的数字和模拟信号通道，又不能真实模拟现场实际电磁环境。


技术实现要素：

3.有鉴于此，本实用新型旨在提出一种芯片验证装置，该装置既能在实验室也能在真实现场满足无线通信类芯片的物理层算法及逻辑功能的验证及测试。
4.为达到上述目的，本实用新型的技术方案是这样实现的：
5.一种芯片验证装置，包括：基带模块、射频模块及机箱，所述基带模块和所述射频模块位于所述机箱内；所述基带模块包括fpga；所述射频模块包括宽带收发器，所述宽带收发器的发射通道包括第一下变频器，所述宽带收发器的接收通道包括第二下变频器；所述基带模块通过所述射频模块与待测芯片通信连接，用于验证待测芯片的算法及数字逻辑功能。
6.进一步的，所述fpga的外围接口包括：fmc、usb、uart、jtag、sfp 光接口、gps以及plc接口中的至少一者。
7.进一步的，所述第一下变频器为10～550mhz变频器；所述第二下变频器为10～500mhz变频器。
8.进一步的，所述验证装置的射频频段为10mhz～6ghz。
9.进一步的，所述发射通道还包括：程控衰减器、驱动放大器、功率放大器；所述宽带收发器发射的信号通过所述10～550mhz下变频器、所述程控衰减器、所述驱动放大器、所述功率放大器处理后至待测芯片。
10.进一步的，所述接收通道还包括：程控衰减器、低噪声放大器、分频段滤波器、中频声表滤波器；所述待测芯片的发送信号通过所述低噪声放大器、分频段滤波器、中频声表滤波器、程控衰减器处理后至所述宽带收发器。
11.进一步的，所述分频段滤波器包括用户自定义接收滤波通道。
12.进一步的，所述接收通道还包括上变频支路，所述上变频支路的本振频率为810～1200mhz，输出中频。
13.进一步的，所述输出中频采用0.5mhz、6mhz、20mhz和100mhz中至少一路声表面滤波器，用于抑制带外杂散。
14.进一步的，所述基带模块还包括以下中至少一者：存储器、基带时钟、定位单元；所述存储器用于存储所述基带模块的操作系统和数据；所述基带时钟用于提供所述基带模块的工作时钟；所述定位单元用于所述芯片验证装置的定位和授时。
15.进一步的，所述存储器包括qspi flash，ddr4，eeprom以及emmc/sd卡中至少一者。
16.进一步的，所述射频模块还包括射频时钟，所述射频时钟用于提供所述射频模块的工作时钟。
17.进一步的，所述射频模块还包括电源单元，所述电源单元用于将fmc的电源转换为低噪声电源；所述电源单元包括dc-dc开关电源转换器、线性稳压转换器ldo、电源滤波电路和电源开关电路。
18.进一步的，所述机箱为长方体结构，该长方体的四角为圆形半弧形。
19.根据本实用新型提供的芯片验证装置，所述基带模块包括fpga，所述宽带收发器的发射通道包括10～550mhz下变频器，所述宽带收发器的接收通道包括10～500mhz下变频器，能够真实模拟芯片工作现场的电磁环境；所述基带模块通过所述射频模块与待测芯片通信连接，用于验证待测芯片的算法及数字逻辑功能。
20.按照一种优选实施方式，该装置周围扩展了丰富的外围接口，包括fmc、usb、uart，jtag、sfp 光接口，gps等，为验证芯片功能块提供了便利。同时，基于宽带收发器的射频前端发射通道增加10～550mhz下变频支路，将发射频段扩展至10～6000mhz。以及由于收发模拟前端中宽带收发器的为扩展接收频段，接收通道增加一条10～500mhz上变频支路，将接收频段扩展至10～6000mhz，使得收发模拟前端中宽带收发器的最大增益调整范围为30db，接收通道使用多级放大器和程控衰减器以提高接收通道最大增益至90db、最大增益调整范围至90db。该装置既能满足无线通信芯片的数字、模拟信号的通信测试，又能真实模拟芯片工作现场的电磁环境。从而实现了所述芯片验证装置在实际应用场景下(包括在具有较强电磁干扰电力现场环境)准确的验证芯片的物理层及数字链路层算法。
21.本实用新型的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
22.构成本实用新型的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施方式及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
23.图1是本实用新型实施例的一种芯片验证装置的示意图；
24.图2是本实用新型实施例的基带模块示意图；
25.图3是本实用新型实施例的基带模块的时钟方案示意图；
26.图4是本实用新型实施例的射频模块示意图；
27.图5是本实用新型实施例的射频部分收发前端示意图；
28.图6是本实用新型实施例的射频发射通道原理示意图；
29.图7是本实用新型实施例的射频接收通道原理示意图；
30.图8是本实用新型实施例的射频时钟模块示意图；
31.图9是本实用新型的一种芯片验证装置的外部整机结构图；
32.图10和图11是本实用新型的一种芯片验证装置的整机结构示意图。附图说明
33.100芯片验证装置
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101机箱
34.102基带模块
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
103射频模块
35.104宽带收发器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
105待测芯片
具体实施方式
36.需要说明的是，在不冲突的情况下，本实用新型中的实施方式及实施方式中的特征可以相互组合。
37.下面将参考附图并结合实施方式来详细说明本实用新型。
38.图1是本实用新型实施例的一种芯片验证装置的示意图，如图1所示，所述芯片验证装置100包括：机箱101、基带模块102、射频模块103，所述基带模块102和射频模块103位于所述机箱101内；所述基带模块包括fpga；所述射频模块103包括宽带收发器104，所述宽带收发器的发射通道包括第一下变频器，所述宽带收发器的接收通道包括第二下变频器；优选的，所述第一下变频器为10～550mhz变频器；所述第二下变频器为10～500mhz变频器。所述基带模块102通过所述射频模块103与待测芯片通信连接，用于验证待测芯片的算法及数字逻辑功能。
39.所述芯片验证装置的总体特征包括：2发2收mimo射频收发，所述mimo(multiple-input multiple-output)技术指在发射端和接收端分别使用多个发射天线和接收天线，使信号通过发射端与接收端的多个天线传送和接收，从而改善通信质量。它能充分利用空间资源，通过多个天线实现多发多收，在不增加频谱资源和天线发射功率的情况下，可以成倍的提高系统信道容量；宽频段范围支持射频频段10mhz～6ghz；部分频段可二级变频接收，可选一级中频带宽500k、6mhz、20mhz和100mhz；最大发射功率30dbm；支持外供本振输入；参考时钟：板载锁相环芯片，时钟软件可配置、板载10mhz ocxo、支持外供10mhz参考时钟输入；同步触发信号输入输出；内部包含gps定位模块，外接gps天线可提供定位和授时服务；plc接口可与其它plc设备接口互联；预留gpio接口用户可自定义方向和功能；250mhz带宽观察接收通道；20mhz带宽侦测接收通道；接收可内部添加用户自定义带通滤波器。
40.所述基带模块102包括fpga，所述fpga的外围接口包括：fmc、usb、uart、jtag、sfp 光接口、gps以及plc接口。所述基带模块还包括存储器、基带时钟、定位单元；所述存储器用于存储所述基带模块的操作系统和数据；所述基带时钟用于提供所述基带模块的工作时钟；所述定位单元用于所述芯片验证装置的定位和授时。所述存储器包括qspi flash，ddr4，eeprom以及emmc/sd卡。
41.图2是本实用新型实施例的基带模块示意图，如图2所示，所述基带模块102的核心部分为fpga功能块，周围扩展了fmc、usb、uart，jtag等接口。fpga作为整个平台的核心，用于芯片算法以及数字逻辑功能验证，该fpga功能块包括pl和ps接口，pl连接到和底层硬件接口关联较强接口，如fmc数据接口、光模块接口等。ps端则连接与上位机关联较强的接口，
如rj45千兆网口、usb接口、sd卡接口等，同时ps负责配置板上所有需要配置的资源。
42.图2中有一个hpc fmc接口，它满足vita57.1标准。hpc接口的fmc扣卡引脚均连接至fpga的mrcc或srcc引脚上。平台还包括一个射频子板卡，该子板卡的fmc所有开关、放大器等都采用数字板卡fmc引脚控制，射频子板卡的射频收发器芯片寄存器配置采用ps端spi控制器，其他所有的开关和控制接口采用pl引脚控制，同时射频板供电也由数字板通过fmc接口提供。
43.按照一种优选的实施方案，所述存储器包括qspi flash模块，ddr4模块，eeprom模块以及emmc/sd卡。主要用于操作系统及数据存储，操作系统镜像文件以及用户文件等设计存放在emmc或者sd卡中，板卡的基本配置信息用eeprom存储。以太网部分采用fpga芯片的ps部分提供的以太网接口外加以太网phy的方式，以太网phy可以采用ti的dp83867i。
44.所述基带模块有usb2.0 otg接口，支持host模式。usb2.0接口通过usb phy连接到ps端usb2.0控制器。sfp 光口采用sfp 连接器的形式，直接接到fpga gth，两个sfp 都采用x1，数据部分协议可以跑aurora或者万兆以太网，i2c配置由pl部分配置。所述基带模块还采用micro-usb接口，内部通过串口芯片转4个串口，2个连接到ps端，2个连接到pl端。usb to uart可以使用如cp2108芯片，usb转4路uart后通过电平转换芯片接到ps以及pl。
45.考虑到本设备为便携式设备，有外出野外应用和多点射频远端的应用场景，本实用新型优选提供自定位功能，为用户提供设备位置信息。设计选用一种gps\bd\glonass多合一的定为模块，用户可以根据需要选择其中一种或者多种混合定位模式。定位模块的数据信息通过串口连接到fpga的ps端，1pps则连接到fpga的pl端用于多设备同步应用。
46.jtag接口可以设计两种方式访问，一种是直接电平转换之后接连接器座子，可以同时访问ps和pl部分，这种方式需要使用fpga厂商提供的仿真器。另外一种当时是通过usb转jtag方式，pc端直接通过usb方式访问ps以及pl。直接选择digilent的usb转jtag模块。扩展控制接口：外部扩展接口连接到设备外端，预留给用户调试和控制外部其它设备使用。所述芯片检测装置支持plc模块所做的设计，支持第3方plc模块，plc接口采用samtec公司的高速连接器。trig in/out为外部触发输入输出接口，用于外部触发信号接入以及内部触发信号输出。调试/复位按键用于fpga芯片复位即基带部分复位。预留调试插针为预留的用于fpga的pl调试接口。led指示灯用于使用过程中信号状态指示。拨码开关用于fpga模式配置。232接口phy芯片用于将ttl电平转化为232标准信号电平。eth模块为以太网接口phy芯片，gps模块用于gps通信。
47.所述基带模块的处理时钟源主要来自实用新型的ocxo，同时支持外部参考时钟输入。图3是本实用新型实施例的基带模块的时钟方案示意图，如图3所示，通过时钟分配器以及pll给fpga、fmc以及其他部分提供工作所需时钟。
48.所述射频模块103包括宽带收发器，所述宽带收发器的发射通道包括10～550mhz下变频器，所述宽带收发器的接收通道包括10～500mhz下变频器；所述发射通道还包括：程控衰减器、射频开关、驱动放大器、功率放大器；所述宽带收发器发射的信号通过所述10～550mhz下变频器、程控衰减器、驱动放大器、功率放大器处理后至待测芯片。所述接收通道还包括：程控衰减器、射频开关、低噪声放大器、分频段滤波器、中频声表滤波器和用户自定义通道；所述待测芯片的发送信号通过所述低噪声放大器、分频段滤波器、中频声表滤波器、程控衰减器及上变频支路处理后至所述宽带收发器。所述分频段滤波器包括用户自定
义接收滤波通道。所述射频模块还包括射频时钟、电源单元；所述射频时钟用于提供所述射频模块的工作时钟；所述电源单元用于将fmc的电源转换为低噪声电源。所述基带模块通过所述射频模块与待测芯片通信连接，用于验证待测芯片的算法及数字逻辑功能。
49.图4是本实用新型实施例的射频模块示意图，如图4所示，所述射频模块103具体包括模拟前端、发射通道、接收通道、侦测通道(orx)、观测通道(snrx)、时钟单元和电源单元。所述模拟前端优选为ad9371。
50.图5是本实用新型实施例的射频部分收发前端示意图，如图5所示，收发前端实，所述收发前端包括了图4中的模拟前端，发射通道，接收通道，orx，snrx，时钟和电源单元。现系统收发链路中数模转换功能。根据系统射频指标需求，本方案选用ad9371作为数模转换单元核心芯片。收发前端连接射频收发通道和数字基带。所述收发前端的作用为：(1)作为发射前端，通过jesd204b接口接收到基带数字数据，经da转换为模拟信号后，滤波、初步放大、正交调制至发射频段，最后送至发射通道。(2)作为接收前端，将接收通道送来的模拟信号正交解调至零频，然后经放大、滤波，最后经ad转换为基带数字信号，由jesd204b接口送至基带板处理。(3)具有侦测和观测通道，可对工作在300～6000mhz频段的最大250mhz带宽信号进行接收处理分析。
51.图6是本实用新型实施例的射频发射通道原理示意图，如图6所示，本实用新型的发射通道为2路完全相同的发射通道，发射通道组成包括10～550mhz下变频器、程控衰减器、射频开关、驱动放大器、功率放大器。发射通道位于ad9371发射输出之后，与外部发射输出接口直接连接。所述发射通道的作用为：(1)扩展发射频段，收发模拟前端中ad9371仅支持300～6000mhz频段发射，发射通道增加一条10～550mhz下变频支路，将发射频段扩展至10～6000mhz。(2)提高发射功率，收发模拟前端中ad9371全频段最大发射功率不到 4dbm，发射通道配置驱动放大器和功率放大器可实现最大30dbm功率输出。(3)增加增益调整范围，收发模拟前端中ad9371最大增益调整范围42db，发射通道使用2级31.5db范围0.5db步进程控衰减器扩展发射链路增益调整范围。发射通道原理框图如下所示。工作原理是，收发前端输出先经过程控衰减器后进行分段放大，其中10～550mhz发射频段是收发前端输出1510～2050mhz频段下变频得到。频段扩展及分段放大后，再经程控衰减器到驱动放大器，然后到功率放大器，最后送至工作模式选择开关组。
52.图7是本实用新型实施例的射频接收通道原理示意图，如图7所示，本实用新型的接收通道为两路完全相同接收通道，接收通道包括10～500mhz下变频器、程控衰减器、射频开关、低噪声放大器、分频段滤波器、800mhz中频声表滤波器和用户自定义通道组成。接收通道位于ad9371接收输入之前，与外部接收输入接口直接连接。所述接收通道的作用为：(1)扩展接收频段，收发模拟前端中ad9371仅支持300～6000mhz频段接收，接收通道增加一条10～500mhz上变频支路，将接收频段扩展至10～6000mhz。(2)降低接收噪声系数、提高接收机灵敏度，收发模拟前端中ad9371全频段最大噪声系数18db，接收通道配置低噪声放大器将噪声系数控制在7db以内。(3)增加最大接收增益和增益调整范围，收发模拟前端中ad9371最大增益调整范围30db，接收通道使用多级放大器和程控衰减器以提高接收通道最大增益至90db、最大增益调整范围至90db。接收通道原理框图如下所示。工作原理是，接收通道接收来至工作模式选择开关组的接收信号，首先经分段低噪声放大，之后分段滤波，分段滤波包括用户自定义接收滤波通道，然后经过程控衰减器、再经过两级分段进一步放大，
末级分段放大还包括10～400mhz上变频支路，最后合路送至收发前端。接收分段滤波分了6条支路，其中1条用户自定义支路，分段滤波器主要用于抑制带外干扰，特别是3次谐波对零中频接收机的带内杂散干扰。10～400mhz上变频支路，本振频率为810～1200mhz，输出中频800mhz，输出中频采用了0.5mhz、6mhz、20mhz和100mhz中至少一路声表面滤波器，用于进一步抑制带外杂散。
53.接收通道中还可以包括一条自定义通道，用户可以根据应用中的实际需求配置相关的高通及低通滤波器来设置通信带宽，以弥补现有通道滤波器方案配置的带宽不能满足个别特殊场景的需求。
54.图8是本实用新型实施例的射频时钟模块示意图，如图8所示，时钟单元组成包括时钟选择开关、时钟分配器、jesd204b接口时钟发生器、发射本振和接收本振。时钟单元将参考源转换成各单元工作所需时钟。其作用为：(1)参考时钟选择，通过软件可配置选择基带板参考时钟或外部输入参考时钟。(2)jesd204接口参考时钟产生，通过数字时钟芯片产生ad9371数模转换器所需多路jesd204b接口参考时钟。(3)收发通道本振产生，产生收发通道上下变频所需本振信号。时钟单元设计框图如下所示。需要说明的是：(1)10mhz参考源支持本地载板及外部参考输入，支持软件可配；(2)时钟芯片lmk04821产生ad9371的jesd204b接口时钟和采样时钟，分别送给ad9371和fpga，送给fpga时钟是通过fmc连接器；(3)时钟buffer芯片将10mhz参考源再送两路分别给收发本振芯片hmc830，本振芯片产生收发本振用于收发通道上下变频扩展收发工作频段；(4)其中时钟芯片和本振芯片均支持spi串行总线配置，通过时钟芯片配置可修改ad/da采样率，通过本振芯片配置可实现不同收发频点。
55.电源单元组成包括dc-dc开关电源转换器、线性稳压转换器ldo、电源滤波电路、电源开关电路。电源单元将来至fmc的电源转换为各用电单元需要低噪声电源。其作用为：(1)高效率电源转换，使用平均效率大于80％的dc-dc电源转换器将输入电源转换为接近用电单元所需电压。(2)低噪声电压产生，将上述dc-dc转换器输出电压经线性稳压器ldo稳压至用电单元所需电压。低噪声电源对射频收发通道性能至关重要。收发通道电源使能控制，为节省功耗，在其他单元不工作时，电源将关断。
56.图9是本实用新型的一种芯片验证装置的外部整机结构图，如图9所示，左侧图为本实用新型的芯片装置的机箱正面图，右侧图为背面图。按照一种优选的实施方案，平台整机外形结构尺寸大约为：240mm
×
230mm
×
75mm(尺寸大小为外形最大尺寸，包含头子和脚)，四角采用圆形半弧形设计，主要作用保护前后两端连接器防撞和侧面设备靠墙影响风道。图10和图11是本实用新型的一种芯片验证装置的整机结构示意图，其中，图10为整机的正面板图，图11为整机的背面板图。本实用新型的芯片验证平台结构小巧，总重量约2.4kg，功耗低，散热性能好，非常适合随身携带，不仅适用于实验室使用，还适用于现场对芯片原型性能及功能调试；并且其前面板和后面板设计布局不仅美观，还非常实用，无论是在实验室还是在现场，操控都非常方便，由于有面板和外壳保护，操控者不能触碰到内部核心电路板，这样保护了内部核心电路板，降低了人为失误造成的风险。
57.本实用新型提出了一种芯片验证装置，该装置以fpga为核心，周围扩展了丰富的外围接口，包括fmc、usb、uart，jtag、sfp 光接口，gps等，为验证芯片功能块提供了便利。同时，基于宽带收发器的射频前端发射通道增加10～550mhz下变频支路，将发射频段扩展至10～6000mhz。以及由于收发模拟前端中宽带收发器的为扩展接收频段，接收通道增加一条
10～500mhz上变频支路，将接收频段扩展至10～6000mhz，使得收发模拟前端中宽带收发器的最大增益调整范围为30db，接收通道使用多级放大器和程控衰减器以提高接收通道最大增益至90db、最大增益调整范围至90db。从而实现了所述芯片验证装置在实际应用场景下(包括在具有较强电磁干扰电力现场环境)准确的验证芯片的物理层及数字链路层算法。
58.以上结合附图详细描述了本实用新型实施例的可选实施方式，但是，本实用新型实施例并不限于上述实施方式中的具体细节，在本实用新型实施例的技术构思范围内，可以对本实用新型实施例的技术方案进行多种简单变型，这些简单变型均属于本实用新型实施例的保护范围。
59.另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本实用新型实施例对各种可能的组合方式不再另行说明。只要其不违背本实用新型实施例的思想，其同样应当视为本实用新型实施例所公开的内容。