一种针对信息处理微系统总线接口的测试系统及测试方法与流程

1.本发明涉及总线接口的测试，特别是针对信息处理微系统总线接口的测试系统及测试方法，属于集成电路测试领域。


背景技术：

2.随着武器装备、空间系统和飞行器的小型化、低功耗和高可靠的需求日益强烈，采用分立电路单独封装，再进行板级互连的架构，无法满足新一代航天系统小体积、高精度、高密度、高可靠性的需求。而随着信息处理微系统架构复杂度提高，系统内集成的总线接口数量种类大幅度上升，具备多种类多数量总线接口的信息处理微系统已成为该领域发展趋势。
3.由于系统集成导致信息处理微系统的总线接口无法使用单芯片采用的功能测试或结构测试进行测试，同时信息处理微系统的总线接口测试需求新增了在系统调用总线接口功能时系统的正确性测试，因此信息处理微系统的总线接口测试必须通过系统功能实现总线接口的测试控制与数据处理。由于待测总线接口类型多、信息处理微系统的系统架构复杂，没有专用的测试设备可以同时满足多项测试需求，大型ate设备也无法实现复杂系统架构的程序加载、时序控制、复位机制等方面的需求。


技术实现要素：

4.本发明的技术解决问题是：克服现有技术的不足之处，提供一种针对信息处理微系统总线接口的测试系统及测试方法，通过测试设备与信息处理微系统共同配合，克服单芯片总线接口测试方法无法进行信息处理微系统总线接口测试的缺点，能够同时满足多项测试需求。
5.本发明的技术解决方案是：
6.一种针对信息处理微系统总线接口的测试系统，包括测试设备、测试板和测试线缆；
7.测试设备包含总线接口测试单元、测试主控单元、电源控制单元、数据存储单元、通信单元以及时序同步单元；测试板上搭载信息处理微系统和时序模块；
8.信息处理微系统包括微系统主控单元、测试程序存储单元、可重构数据处理单元以及各总线接口单元，微系统主控单元、测试程序存储单元、可重构数据处理单元三者通过数据地址总线实现通信；测试设备上的总线接口测试单元与信息处理微系统的总线接口单元通过测试线缆连接；测试设备上的通信单元与信息处理微系统上的微系统主控单元通过通信总线连接；测试设备上的时序同步单元与测试板上的时序模块通过时序线缆连接，为测试提供时钟供给与时序同步；
9.测试板上的时序模块通过测试板上的时钟走线为信息处理微系统提供测试时需要的系统时钟、同步时钟。
10.优选的，测试板上还搭载有总线接口外围电路；
11.对于测试设备上的总线接口测试单元不能直接测试的总线接口单元，测试连接方式如下：
12.测试设备上的总线接口测试单元与测试板上的总线接口外围电路通过测试线缆连接，测试板上的总线接口外围电路通过测试板上的总线接口走线与信息处理微系统内部的总线接口单元连接。
13.优选的，测试板上的总线接口外围电路为信息处理微系统中总线接口单元提供测试所需的耦合匹配、电平转换或协议驱动功能。
14.优选的，总线接口测试单元包括各类总线接口的专用测试设备或板卡；
15.测试主控单元为搭载操作系统的控制器，用于执行对信息处理微系统总线接口的测试，将测试数据与测试结果发送给数据存储单元；
16.电源控制单元为多通道的程控电源，为信息处理微系统供电；
17.时序同步单元为多通道时钟源，为信息处理微系统提供时钟供给与时序同步；
18.数据存储单元实现测试数据与测试结果存储；
19.通信单元实现测试设备和信息处理微系统之间通讯。
20.一种针对信息处理微系统总线接口的测试方法，包括如下步骤：
21.1)测试设备上的测试主控单元发出初始化指令，微系统主控单元接收到初始化指令后开始进行状态自检，自检结果反馈至测试主控单元，测试主控单元判定自检结果通过则跳至步骤2)，判定自检结果不通过则跳至步骤8)；
22.2)测试主控单元建立信息处理微系统总线接口测试顺序，依据测试设备和信息处理微系统通信协议向微系统主控单元发送第i项总线接口测试开始指令，信息处理微系统进入步骤3)，测试设备进入步骤6)；i的初值为0；
23.3)微系统主控单元接收到第i项总线接口测试开始指令后，运行测试程序存储单元内存储的第i项总线接口微系统端测试程序，产生的初始测试数据通过总线接口单元发送给总线接口测试单元；可重构数据处理单元对总线接口测试单元的反馈数据进行数据处理分析，处理后的结果反馈至微系统主控单元；微系统主控单元对反馈的处理分析结果进行判断，若结果满足要求则跳至步骤5)，若结果不满足要求则跳至步骤4)；所述可重构数据处理单元加载有数据处理分析程序；
24.4)微系统主控单元根据测试设备和信息处理微系统通信协议向测试主控单元反馈第i项总线接口的测试错误项，进入步骤7)；
25.5)微系统主控单元根据测试设备和信息处理微系统通信协议向测试主控单元反馈第i项总线接口的测试通过项，进入步骤7)；
26.6)测试主控单元执行第i项总线接口测试设备端测试程序，调用总线接口测试单元中对应第i项总线接口的专用测试板卡接收总线接口单元发送的初始测试数据并对其进行处理分析，判断总线接口通信时的通信速率、数据长度以及校验格式是否满足要求，根据判断结果生成反馈数据发送至总线接口单元，并将处理分析结果反馈至测试主控单元，进入步骤7)；
27.7)测试主控单元对微系统主控单元反馈的测试结果与总线接口测试单元反馈的处理分析结果进行记录；i的值加1，判断i是否大于n，若大于，则所有总线接口均完成测试跳转至步骤9)；否则，跳转至步骤2)；n为总线接口的总测试项数；
28.8)测试主控单元显示初始化失败，停止测试；
29.9)测试主控单元显示所有总线测试结果，测试完成。
30.优选的，所述步骤3)至步骤5)与所述步骤6)同时进行，互相配合。
31.一种针对信息处理微系统总线接口的测试方法，包括如下步骤：
32.1)测试设备上的测试主控单元发出初始化指令，微系统主控单元接收到初始化指令后开始进行状态自检，自检结果反馈至测试主控单元，测试主控单元判定自检结果通过则跳至步骤2)，判定自检结果不通过则跳至步骤8)；
33.2)测试主控单元建立信息处理微系统总线接口测试顺序，依据测试设备和信息处理微系统通信协议向微系统主控单元发送第i项总线接口测试开始指令，信息处理微系统进入步骤3)，测试设备进入步骤6)；i的初值为0；
34.3)微系统主控单元接收到第i项总线接口测试开始指令后，运行测试程序存储单元内存储的第i项总线接口微系统端测试程序，同时总线接口单元接收总线接口测试单元发送的初始测试数据，可重构数据处理单元对初始测试数据进行数据处理分析，处理分析后的结果反馈至微系统主控单元，并生成反馈数据通过总线接口单元发送至总线接口测试单元；微系统主控单元对反馈的处理分析结果进行判断，若结果满足要求则跳至步骤5)，若结果不满足要求则跳至步骤4)；所述可重构数据处理单元内加载有数据处理分析程序；
35.4)微系统主控单元根据测试设备和信息处理微系统通信协议向测试主控单元反馈第i项总线接口的测试错误项，进入步骤7)；
36.5)微系统主控单元根据测试设备和信息处理微系统通信协议向测试主控单元反馈第i项总线接口的测试通过项，进入步骤7)；
37.6)测试主控单元执行第i项总线接口测试设备端测试程序，调用总线接口测试单元中对应第i项总线接口的专用测试板卡向总线接口单元发送初始测试数据；总线接口测试单元接收总线接口单元发送的反馈数据并对其进行处理分析，判断总线接口通信时的通信速率、数据长度以及校验格式是否满足要求，判断结果反馈至测试主控单元，进入步骤7)；
38.7)测试主控单元接收对微系统主控单元反馈的测试结果与总线接口测试单元反馈的处理分析结果进行记录；i的值加1，判断i是否大于n，若大于，则所有总线接口均完成测试跳转至步骤9)；否则，跳转至步骤2)；n为总线接口的总测试项数；
39.8)测试主控单元显示初始化失败，停止测试；
40.9)测试主控单元显示所有总线测试结果，测试完成。
41.优选的，测试设备和信息处理微系统通信协议规定每项总线接口测试的测试开始指令、测试结束指令；其中测试开始指令包含总线接口类型、总线接口编号，测试结束指令包含测试结束标志、测试正确或具体测试故障标志、需要记录的测试数据；
42.优选的，测试设备和信息处理微系统通信协议还规定每项总线接口测试时该总线接口通信时的通信速率、数据长度以及校验格式，数据采取伪随机数或固定数值的形式。
43.优选的，所述步骤9)中测试结果包括所有测试项是否通过，以及测试失败的具体故障。
44.本发明与现有技术相比的有益效果是：
45.(1)本发明利用信息处理微系统内部集成的大容量逻辑存储单元、可编程单元、高
性能运算单元来完成总线接口测试过程中信息处理微系统内的总线接口控制与测试数据处理，解决了信息处理微系统内总线接口不易开展测试的难题。
46.(2)本发明中总线接口测试过程中的测试数据处理分析可以在信息处理微系统内部完成，相比以往先缓存再上传至上位机软件处理，减少了额外数据传输的开销以及信号间的干扰，该测试系统增强了测试数据的准确性和可靠性。
47.(3)本发明中搭建的测试设备，具备通用性，依据测试设备所包含总线接口专用测试设备或板卡，可以广泛应用于各类型微系统的总线功能测试。
48.(4)本发明中针对信息处理微系统总线接口的测试系统，通过测试设备与信息处理微系统共同配合，克服单芯片总线接口测试方法无法进行信息处理微系统总线接口测试的缺点，能够同时满足多项测试需求，有效提高了信息处理微系统总线接口功能测试效率，可用于信息处理微系统大批量生产测试，降低生产成本。
附图说明
49.图1是本发明测试系统的结构示意图；
50.图2是本发明测试方法的第一种步骤图。
51.图3是本发明测试方法的第二种步骤图。
具体实施方式
52.如图1所示，本发明信息处理微系统总线接口的测试系统包括测试设备15以及测试板4与测试线缆13。
53.信息处理微系统5包含微系统主控单元(高性能运算单元)6、测试程序存储单元(非易失大容量逻辑存储单元)7、可重构数据处理单元(大规模现场可编程逻辑单元及其配置存储单元)9以及各总线接口10，微系统主控单元6、测试程序存储单元7、可重构数据处理单元9三者通过数据地址总线8实现通信。
54.测试设备15包含总线接口测试单元(各总线接口专用测试设备或板卡)14、测试主控单元16、电源控制单元17、数据存储单元18、通讯单元19以及时序同步单元21。不同的总线接口对应不同的测试单元，图1中测试设备15实际上包括4个测试单元。
55.测试板4上搭载信息处理微系统5，并搭载时序模块2与总线接口外围电路12。
56.测试设备15上的总线接口测试单元14与测试板4上的总线接口外围电路12通过测试线缆13连接。
57.测试设备15上的通信单元19与信息处理微系统5上的微系统主控单元6通过通信总线1连接，实现测试设备15与信息处理微系统5间通信。
58.测试设备15上的时序同步单元21与测试板4上的时序模块2通过时序线缆(通常为射频信号线)20连接，为测试提供时钟供给与时序同步。
59.测试板4上的时序模块2通过测试板4上的时钟走线3为信息处理微系统5提供测试时需要的系统时钟、同步时钟。
60.测试板4上的总线接口外围电路12通过测试板4上的总线接口走线11与信息处理微系统5内部的总线接口单元10连接。测试板4上的总线接口外围电路12为信息处理微系统5中总线接口单元10提供测试所需的耦合匹配、电平转换或协议驱动功能。通常包括特定数
值的电容电阻、电平转换芯片、phy芯片等。
61.测试设备15，包括1)总线接口测试单元14，由各类总线接口的功能、协议专用测试设备或板卡组成，满足信息处理微系统5测试需求，2)测试主控单元16，通常为搭载操作系统的控制器，满足信息处理微系统5运行需求，3)电源控制单元17，通常为多通道的程控电源，满足信息处理微系统5供电需求，4)时序同步单元21，通常为多通道时钟源，满足信息处理微系统5时钟供给与时序同步需求，5)数据存储单元18，通常为大容量存储模块，实现测试数据与测试结果存储；6)通信单元19，通常为串行接口、以太网口等，实现测试设备和信息处理微系统之间通讯；
62.测试主控单元16上有测试软件，实现测试开发、测试运行、数据分析和辅助管理功能。
63.测试系统中测试夹具是指实现测试设备15和信息处理微系统5之间连接的硬件，包括1)搭载信息处理微系统的测试板4，与测试设备配合满足信息处理微系统的供电、时钟2、系统复位、总线接口外围电路12等要求，2)实现测试板上各接口与信息处理微系统之间连接的测试线缆13，满足各总线接口协议要求。
64.信息处理微系统5内用于配合测试的单元电路，包括1)微系统主控单元6，通常为高性能运算单元如高性能cpu、高性能dsp等，2)测试程序存储单元7，通常为非易失大容量逻辑存储单元，3)可重构数据处理单元9，通常为大规模现场可编程逻辑单元及其配置存储单元，以及4)待测总线接口；
65.运行在信息处理微系统5上用于控制信息处理微系统5配合测试设备15进行测试的微系统端测试程序，通过信息处理微系统专用开发软件平台烧录到信息处理微系统5内测试程序存储单元7内。
66.基于图1所示接口的测试系统，实现信息处理微系统的总线接口测试步骤的第一种形式如图2。包括下列步骤：
67.1)测试主控单元发出初始化指令，微系统主控单元接收到初始化指令后开始进行信息处理微系统状态自检，自检结果反馈至测试主控单元，若自检结果为通过跳至步骤2)，若自检结果为不通过跳至步骤5)；
68.2)测试主控单元依据已经建立的信息处理微系统总线接口测试顺序，依次进行总线接口测试，测试过程中测试主控单元依据通信协议向信息处理微系统发送某项总线接口测试开始指令，信息处理微系统进入步骤3.1)，测试设备进入步骤3.4)；
69.3.1)信息处理微系统接收到该项测试开始指令后，根据通信协议运行信息处理微系统内测试程序存储单元内存储的微系统端对应测试程序，总线接口单元将初始测试数据发送给总线接口测试单元；可重构数据处理单元对总线接口测试单元的反馈数据进行数据处理分析，处理分析后的结果反馈至微系统主控单元；微系统主控单元对反馈的处理分析结果进行判断，若结果满足要求则跳至步骤3.3)，若结果不满足要求则跳至步骤3.2)；所述可重构数据处理单元内加载有数据处理分析程序；
70.可重构数据处理单元内的数据处理分析程序是提前写好的，在测试开始之后分情况加载到可重构数据处理单元内。
71.可能的情况1：总共n项测试对应m个程序，在第i项测试时，是第j个程序(0≤i≤n-1,0≤j≤m-1,1＜m≤n).
72.可能的情况2：总共n项测试对应1个程序，在第i项测试时，是第1个程序。
73.加载过程受测试设备上的测试主控单元控制。程序可以存在测试设备上也可以存在信息处理微系统内。
74.3.2)信息处理微系统的主控单元根据通信协议向测试主控单元反馈该项总线接口测试具体的测试错误项，进入步骤4)；
75.3.3)信息处理微系统的主控单元根据通信协议向测试主控单元反馈该项总线接口测试通过项，进入步骤4)
76.3.4)测试主控单元执行测试设备端对应总线接口测试项测试程序，调用对应总线接口专用测试板卡，接收总线接口发送的测试数据并对数据进行处理分析，根据处理分析结果生成反馈数据发送至总线接口，并将处理分析结果反馈至测试主控单元，测试主控单元进入步骤4)；
77.4)测试主控单元接收到微系统主控单元与测试单元反馈的测试结果，记录测试结果，若还有总线接口需要测试则跳转至2)，若所有总线接口均完成测试则跳转至步骤6)
78.5)测试主控单元显示初始化失败，停止测试；
79.6)测试主控单元显示所有总线测试结果，停止测试。
80.步骤3.1)至3.3)与所述步骤3.4)为同时进行。
81.步骤3.1)中通信协议规定每项总线接口测试的测试开始指令、测试结束指令，测试开始指令包含总线接口类型、总线接口编号，测试结束指令包含测试结束标志、测试正确或具体测试故障标志、需要记录的测试数据。
82.步骤3.1)中通信协议规定还规定每项总线接口测试时该总线接口通信时的通信速率、数据长度以及校验格式，数据可以采取伪随机数或固定数值的形式。
83.步骤6)中测试结果包括所有测试项是否通过，以及测试失败的具体故障；
84.基于图1所示接口的测试系统，实现信息处理微系统的总线接口测试步骤的第二种形式如图3。包括下列步骤：
85.1)测试主控单元发出初始化指令，微系统主控单元接收到初始化指令后开始进行信息处理微系统状态自检，自检结果反馈至测试主控单元，若自检结果为通过跳至步骤2)，若自检结果为不通过跳至步骤5)；
86.2)测试主控单元依据已经建立的信息处理微系统总线接口测试顺序，依次进行总线接口测试，测试过程中测试主控单元依据通信协议向信息处理微系统发送某项总线接口测试开始指令，信息处理微系统进入步骤3.1)，测试设备进入步骤3.4)；
87.3.1)信息处理微系统接收到该项测试开始指令后，根据通信协议运行信息处理微系统内测试程序存储单元内存储的微系统端对应测试程序，总线接口单元接收总线接口测试单元发送的初始测试数据；可重构数据处理单元对初始测试数据进行数据处理分析，处理分析后的结果反馈至微系统主控单元，并生成反馈数据通过总线接口单元发送至总线接口测试单元；微系统主控单元对反馈的处理分析结果进行判断，若结果满足要求则跳至步骤3.3)，若结果不满足要求则跳至步骤3.2)；所述可重构数据处理单元内加载数据处理分析程序；
88.可重构数据处理单元内的数据处理分析程序是提前写好的，在测试开始之后分情况加载到可重构数据处理单元内。
89.可能的情况1：总共n项测试对应m个程序，在第i项测试时，是第j个程序(0≤i≤n-1,0≤j≤m-1,1＜m≤n).
90.可能的情况2：总共n项测试对应1个程序，在第i项测试时，是第1个程序。
91.加载过程受测试设备上的测试主控单元控制。程序可以存在测试设备上也可以存在信息处理微系统内。
92.3.2)信息处理微系统的主控单元根据通信协议向测试主控单元反馈该项总线接口测试具体的测试错误项，进入步骤4)；
93.3.3)信息处理微系统的主控单元根据通信协议向测试主控单元反馈该项总线接口测试通过项，进入步骤4)
94.3.4)测试主控单元执行测试设备端对应总线接口测试项测试程序，调用对应总线接口专用测试板卡，发送初始测试数据，总线接口测试单元接收总线接口发送的反馈数据并对其进行处理分析，将处理分析结果反馈至测试主控单元，测试主控单元进入步骤4)；
95.5)测试主控单元显示初始化失败，停止测试；
96.6)测试主控单元显示所有总线测试结果，停止测试。
97.步骤3.1)至3.3)与所述步骤3.4)为同时进行。
98.步骤3.1)中通信协议规定每项总线接口测试的测试开始指令、测试结束指令，测试开始指令包含总线接口类型、总线接口编号，测试结束指令包含测试结束标志、测试正确或具体测试故障标志、需要记录的测试数据。
99.步骤3.1)中通信协议规定还规定每项总线接口测试时该总线接口通信时的通信速率、数据长度以及校验格式，数据可以采取伪随机数或固定数值的形式。
100.步骤6)中测试结果包括所有测试项是否通过，以及测试失败的具体故障。
101.本发明中，微系统端测试程序，包括微系统端主控程序与n项总线接口微系统端测试程序，其中第i项总线接口微系统端测试程序包括第i项总线接口微系统端数据处理分析程序、第i项总线接口微系统端发送测试程序、第i项总线接口微系统端接收测试程序。
102.测试设备端测试程序，包括测试设备端主控程序与n项总线接口测试设备端测试程序，其中第i项总线接口测试设备端测试程序包括第i项总线接口测试设备端数据处理分析程序、第i项总线接口测试设备端发送测试程序、第i项总线接口测试设备端接收测试程序。
103.本发明克服现有技术不足，充分结合信息处理微系统内单元电路，提供了一种针对信息处理微系统总线接口的测试系统。基于信息处理微系统内部大容量逻辑存储单元、可编程单元、高性能运算单元构建总线接口测试配合电路，搭建具备电源供给、时序同步能力的总线接口测试设备，开发控制测试设备进行测试开发、测试运行、数据分析和辅助管理功能的测试主控单元与控制信息处理微系统配合进行测试的微系统主控单元，通过在信息处理微系统内运行微系统端测试程序，在测试设备内运行测试设备端测试程序，用测试线缆、测试板将测试设备与信息处理微系统上待测总线接口连接起来，实现信息处理微系统总线接口通信功能测试。本发明有效提高了信息处理微系统总线接口功能测试效率，可用于信息处理微系统大批量生产测试，降低生产成本。本发明开发的测试设备具有一定的通用性，可以广泛应用于各类型微系统的总线功能测试。
104.本发明未详细说明部分属于本领域技术人员公知技术。