电压电平转换单元及包括电压电平转换单元的集成电路的制作方法

电压电平转换单元及包括电压电平转换单元的集成电路
1.相关申请的交叉引用
2.本技术要求于2021年2月22日在韩国知识产权局提交的韩国专利申请no.10-2021-0023689的优先权，该申请的公开内容以引用方式全文并入本文中。
技术领域
3.本发明构思涉及一种电压电平转换单元及包括该电压电平转换单元的集成电路，并且更具体地，涉及一种多比特电压电平转换单元及包括该电压电平转换单元的集成电路。


背景技术：

4.随着半导体制造技术的改进，晶体管的尺寸可减小，因此，更多的晶体管可集成在半导体装置中。例如，片上系统(soc)作为将计算机或另一电子系统的所有组件集成到一个芯片的集成电路(ic)，其被广泛用于小型和各种应用，并且相应地，可以提高应用的性能。随着应用的性能提升，可能需要包括更多组件的半导体装置。
5.另外，正在开发用于降低诸如便携式电子设备等应用的半导体装置的功耗的各种方法。例如，为了降低半导体装置的功耗，可以通过使用多个电源电压来驱动包括在半导体装置中的组件，并且提供至未使用的组件的电源电压可以被阻断。


技术实现要素：

6.根据本发明构思的示例性实施例，一种被配置为转换多比特的输入信号的电压电平的电压电平转换单元包括：第一电路区域，其包括被配置为转换输入信号中的1比特的第一输入信号的第一电压电平移位器；以及第二电路区域，其包括被配置为转换输入信号中的1比特的第二输入信号的第二电压电平移位器，其中，第一电路区域和第二电路区域共享被施加第一电源电压的第一n阱，第一电路区域和第二电路区域共享被施加第二电源电压的第二n阱，其中，第一n阱形成为在第一方向上延伸，并且第一n阱和第二n阱布置为在与第一方向交叉的第二方向上重叠。
7.根据本发明构思的示例性实施例，一种电压电平转换单元包括：第一n阱，其接收第一电源电压；以及第二n阱，其接收第二电源电压，其中，第二电源电压与第一电源电压不同，其中，第一n阱从形成为在第一方向上延伸的第一电源线接收第一电源电压，并且第一n阱和第二n阱形成为在基本上垂直于第一方向的第二方向上彼此重叠。
8.根据本发明构思的示例性实施例，一种集成电路包括：第一标准单元，其被包括在第一电源电压域中；第二标准单元，其被包括在第二电源电压域中；以及电压电平转换单元，其被配置为将从第二标准单元输入的多比特的输入信号的电压电平转换为输出信号，并且被配置为将输出信号输出至第一标准单元，其中，电压电平转换单元包括：第一n阱，其接收第一电源电压并且在第一方向上延伸；以及第二n阱，其接收第二电源电压，其中，第一n阱和第二n阱在基本上垂直于第一方向的第二方向上彼此重叠。
附图说明
9.通过参照附图详细描述本发明构思的实施例，本发明构思的以上和其它方面将变得更加清楚，其中：
10.图1a和图1b是根据本发明构思的示例性实施例的包括电压电平转换单元的集成电路的框图；
11.图2是根据本发明构思的示例性实施例的包括在电压电平转换单元中的1比特电压电平移位器的电路图；
12.图3、图4、图5、图6、图7、图8、图9、图10和图11是根据本发明构思的示例性实施例的电压电平转换单元的布局的平面图；
13.图12是根据本发明构思的示例性实施例的制造集成电路的方法的流程图；以及
14.图13是示出根据本发明构思的示例性实施例的包括用于存储程序的存储器的计算系统的框图。
具体实施方式
15.下文中，将参照附图详细描述本发明构思的示例性实施例。
16.图1a和图1b分别是根据本发明构思的示例性实施例的包括电压电平转换单元vls和vls’的集成电路100和100’的框图。
17.集成电路100和100’可以处理数字信号、模拟信号、组合信号等。例如，处理数字信号的集成电路100和100’可包括处理器、存储器控制器、硬件编码器和解码器、接口块等。处理数字信号的集成电路100和100’可以基于数字信号线的电压(例如，低电压电平或高电压电平)处理数字信号。按照这种方式对应于数字信号的低电压电平和高电压电平可以由电压电平逻辑限定，并且不同电压电平逻辑中的每一个可以限定不同低电压电平和/或不同高电压电平。
18.处理数字信号的集成电路100和100’可以布置在衬底上，以包括多个单位单元。一个单位单元可以对应于集成电路中包括的特定电路，并且可包括特定电路的布局。半导体设计规则可以根据制造集成电路100和100’的半导体工艺提供标准单元，并且标准单元可具有特定高度等，以提升布局的效率。
19.参照图1a和图1b，集成电路100和100'可以分别包括电压电平转换单元vls和vls’，它们连接至第一标准单元c1和第二标准单元c2并且连接在第一标准单元c1与第二标准单元c2之间。在这种情况下，第一标准单元c1可被包括在第一标准单元c1以第一电源电压vdd1操作的第一电压域中，且第二标准单元c2可被包括在第二标准单元c2以第二电源电压vdd2操作的第二电压域中，第二电源电压vdd2与第一电源电压vdd1不同。
20.电压电平转换单元vls和vls’可以在第一电压域与第二电压域之间对信号进行移位。例如，电压电平转换单元vls和vls’可以将符合第二电源电压vdd2的电平逻辑的输入信号si[1:n]转换为符合第一电源电压vdd1的电平逻辑的输出信号so[1:n]，并且可以将输出信号so[1:n]输出至包括在第一电压域中的第一标准单元c1。例如，电压电平转换单元vls可以将低电压电平和高电压电平分别为约0v和约1.8v的信号转换为低电压电平和高电压电平分别为约0v和约3.3v的信号，或者可以将低电压电平和高电压电平分别为约0v和约3.3v的信号转换为低电压电平和高电压电平分别为约0v和约1.8v的信号。在下面的图3至
图11中，将描述电压电平转换单元vls和vls’的布局的各种示例。
[0021]
电压电平转换单元vls和vls’可包括多比特电压电平转换单元。输入信号si[1:n]和输出信号so[1:n]中的每一个可包括n比特信号，电压电平转换单元vls和vls’可以并行处理n比特的输入信号si[1:n]。在这种情况下，n可为等于或大于2的自然数。
[0022]
参照图1a，电压电平转换单元vls可被包括在第一电压域中，并且可以作为从第一电压域外部(例如，第二电压域)接收输入信号si[1:n]的第一电压域的输入电路操作。例如，电压电平转换单元vls可以从第二电压域的第二标准单元c2接收输入信号si[1:n]。为了执行该操作，电压电平转换单元vls可以接收产生输入信号si[1:n]的电路的第二电源电压vdd2和输出信号so[1:n]将被传送到的电路的第一电源电压vdd1。
[0023]
参照图1b，集成电路100’可包括连接至第一标准单元c1和第二标准单元c2并且连接在第一标准单元c1与第二标准单元c2之间的电压电平转换单元vls’。在本发明构思的示例性实施例中，电压电平转换单元vls’可被包括在第二电压域中，并且可以作为将输出信号so[1:n]输出至第二电压域外部(例如，第一电压域)的第二电压域的输出电路操作。例如，电压电平转换单元vls’可以将输出信号so[1:n]输出至第一电压域的第二标准单元。为了执行该操作，电压电平转换单元vls’可以接收产生输入信号si[1:n]的电路的第二电源电压vdd2和输出信号so[1:n]将被传送到的电路的第一电源电压vdd1。
[0024]
图2是根据本发明构思的示例性实施例的电压电平转换单元中包括的1比特电压电平移位器的电路图。图2中的电压电平移位器是1比特电压电平移位器的示例。图1a中的电压电平转换单元vls可包括多比特电压电平转换单元。例如，可以在电压电平转换单元vls中形成n个1比特电压电平移位器，例如，多比特电压电平转换单元可以被配置为使得可以在电压电平转换单元vls中形成与图2中的1比特电压电平移位器相同或相似的n个电路。n是大于零的正整数。
[0025]
图2中的输入信号si1可为图1a中的输入信号si[1:n]的一部分，并且图2中的输出信号so1可为图1a中的输出信号so[1:n]的一部分。图1a中的输入信号si[1:n]可包括n个输入信号，并且可以将n个输入信号中的每一个输入至与n个1比特电压电平移位器中的一个对应的1比特电压电平移位器。
[0026]
参照图2，1比特电压电平移位器可以将1比特输入信号si1转换为1比特输出信号so1。为了该操作，1比特电压电平移位器可以接收作为产生输入信号si1的电路的电源电压的第二电源电压vdd2和作为输出信号so1将被传送到的电路的电源电压的第一电源电压vdd1。
[0027]
在1比特电压电平移位器中，电流可以从第一电源电压vdd1和/或第二电源电压vdd2流至地电压vss。例如，1比特电压电平移位器可具有包括从第一电源电压vdd1接收电流的晶体管的第一部分p1。1比特电压电平移位器还可具有包括从第二电源电压vdd2接收电流的晶体管的第二部分p2。第一电源电压vdd1可以对应于由输出信号so1符合的电压电平逻辑限定的高电压电平，且第二电源电压vdd2可以对应于由输入信号si1符合的电压电平逻辑限定的高电压电平。
[0028]
因为1比特电压电平移位器包括第一部分p1和第二部分p2，所以形成有1比特电压电平移位器的电压电平转换单元可包括施加有彼此不同的电源电压的多个n阱。根据本发明构思的示例性实施例，当施加有彼此不同的电源电压的n阱实施为在y轴方向上平行布置
的多比特电压电平转换单元时，在电压电平转换单元中，电压电平转换单元所占据的面积可减小，并且包括电压电平转换单元的集成电路的面积可减小。
[0029]
图3是根据本发明构思的示例性实施例的电压电平转换单元vls的布局的平面图。
[0030]
图3是x轴和y轴形成的平面上的电压电平转换单元vls的布局的平面图。在本发明构思的示例性实施例中，x轴方向和y轴方向可分别被称作第一水平方向和第二水平方向，并且z轴方向可被称作竖直方向。由x轴和y轴形成的平面可被称作水平面。此外，当组件被称作位于其它组件上方时，该组件可相对于所述其它组件在 z轴方向上布置，而当组件被称作位于其它组件下方时，该组件可相对于所述其它组件在-z轴方向上布置。除非另有说明，否则组件的高度可被称作该组件在y轴方向上的长度。在附图中，例如，为了便于示出，可以仅示出一些层，并且即使穿通件位于金属层的图案下方，也可以示出穿通件，以指示金属层的图案与下导电图案之间的连接。
[0031]
集成电路(例如，图1a的100和图1b的100’)可包括多个第一电源线pl1和多个第二电源线pl2。多个第一电源线pl1和多个第二电源线pl2中的每一个可以在x轴方向上延伸，并且在y轴方向上彼此分离布置。多个第一电源线pl1可包括第一电源轨的一部分，并且将第一电源电压vdd1提供至布置在集成电路100和100’中的标准单元，并且多个第二电源线pl2可包括第二电源轨的一部分，并且将地电压vss提供至布置在集成电路100和100’中的标准单元。
[0032]
第一电源线pl1和第二电源线pl2可以在y轴方向上相对于彼此交替布置。电压电平转换单元vls可以从多个第一电源线pl1接收第一电源电压vdd1，并且从多个第二电源线pl2接收地电压vss。在图3中，示出了多个第一电源线pl1和多个第二电源线pl2按照一定图案形成以形成第一金属层m1的示例，但是本发明构思的集成电路不限于此。
[0033]
标准单元可为集成电路中包括的布局的单位，并且可以简单地称作单元。集成电路100和100'可包括多个各种标准单元。标准单元可具有符合特定标准的结构，并且可以布置成多行。多行可由多个第一电源线pl1和多个第二电源线pl2中的每一个限定。
[0034]
电压电平转换单元vls可包括多高度单元，并且可以跨所述多行布置。例如，电压电平转换单元vls可以跨第一行r1至第四行r4布置，且第一行r1至第四行r4可以通过三条第一电源线pl1和两条第二电源线pl2来提供。
[0035]
参照图3，在由单元边界限定的电压电平转换单元vls中，可以形成转换4比特输入信号的多比特电压电平移位器。电压电平转换单元vls可包括第一电路区域pa1至第四电路区域pa4，且在第一电路区域pa1至第四电路区域pa4中，可分别形成转换4比特输入信号(例如，图1a中的si[1:n]，其中n为4)的第一1比特电压电平移位器至第四1比特电压电平移位器。例如，在第一电路区域pa1中，可形成转换输入信号si[1:n]中的1比特第一输入信号的第一电压电平移位器。作为附加示例，在第二电路区域pa2中，可形成转换输入信号si[1:n]中的1比特第二输入信号的第二电压电平移位器。作为另一示例，在第三电路区域pa3中，可形成转换输入信号si[1:n]中的1比特第三输入信号的第三电压电平移位器，且在第四电路区域pa4中，可形成转换输入信号si[1:n]中的1比特第四输入信号的第四电压电平移位器。
[0036]
在本发明构思的示例性实施例中，第一电路区域pa1和第二电路区域pa2可以布置在第一行r1和第二行r2上，且第三电路区域pa3和第四电路区域pa4可以布置在第三行r3和第四行r4上。
[0037]
电压电平转换单元vls可包括第一阱w1、第二阱w2和第三阱w3。阱可以是掺杂为与用于布置晶体管的衬底的导电类型不同的导电类型的区域等，例如，图3中的第一阱w1、第二阱w2和第三阱w3可包括形成在p型衬底上的n阱(或n型阱)。在第一阱w1、第二阱w2和第三阱w3中的每一个中，可以布置电压电平转换单元vls中所包括的晶体管中的p型晶体管(p沟道金属氧化物半导体场效应晶体管(mosfet))。下面，描述了阱包括形成在p型衬底上的n阱的示例性实施例，但是本发明构思不限于此。
[0038]
第一电路区域pa1和第二电路区域pa2中的每一个可包括第一阱w1的一部分和第二阱w2的一部分，并且第三电路区域pa3和第四电路区域pa4中的每一个可包括第二阱w2的一部分和第三阱w3的一部分。例如，第一电路区域pa1和第二电路区域pa2可以共享第一阱w1，第三电路区域pa3和第四电路区域pa4可以共享第三阱w3，且第一电路区域pa1至第四电路区域pa4可以共享第二阱w2。
[0039]
电压电平转换单元vls可以接收多个电源电压，例如，第一电源电压vdd1和第二电源电压vdd2。根据本发明构思的示例性实施例，第一阱w1和第三阱w3可以通过第一电源线pl1偏置为第一电源电压vdd1，第二阱w2可以通过金属线ml偏置为第二电源电压vdd2。形成在第一阱w1和第三阱w3中的p型晶体管可被包括在被施加第一电源电压vdd1的第一部分(例如，图2中的p1)中，形成在第二阱w2中的p型晶体管可被包括在被施加第二电源电压vdd2的第二部分(例如，图2中的p2)中。
[0040]
电压电平转换单元vls可包括作为被施加第二电源电压vdd2的引脚操作的金属线ml。金属线ml可以布置在第一电源线pl1与第二电源线pl2之间。第二阱w2可以通过形成在金属线ml与第二阱w2之间的第一穿通件v0接收第二电源电压vdd2。
[0041]
在本发明构思的示例性实施例中，金属线ml可以形成为在x轴方向上延伸，并且可以在第一金属层m1中图案化。然而，根据本发明构思的电压电平转换单元vls不限于此，并且金属线ml可以形成为在y轴方向上延伸。另外，金属线ml可以形成为第一金属层m1的上层的图案。
[0042]
另外，在本发明构思的示例性实施例中，电压电平转换单元vls可包括布置在第一金属层m1与第二阱w2之间并且作为被施加第二电源电压vdd2的引脚操作的接触件。在这种情况下，接触件可以将第一穿通件v0连接至第二阱w2。另外，在本发明构思的示例性实施例中，电压电平转换单元vls可包括作为被施加第二电源电压vdd2的引脚操作的第一穿通件v0。
[0043]
在本发明构思的示例性实施例中，被施加彼此不同的电压的第一阱w1和第二阱w2可以在y轴方向上彼此重叠，且被施加彼此不同的电压的第二阱w2和第三阱w3可以在y轴方向上彼此重叠。
[0044]
电压电平转换单元vls还可包括第一虚设区域da1和第二虚设区域da2。根据本发明构思的示例性实施例，第一虚设区域da1可以在-x轴方向上邻近于电压电平转换单元vls的边界，且第二虚设区域da2可以在 x轴方向上邻近于电压电平转换单元vls的边界。例如，第一虚设区域da1可形成为在-x轴方向上接触电压电平转换单元vls的边界，且第二虚设区域da2可形成为在 x轴方向上接触电压电平转换单元vls的边界。第一虚设区域da1可以与第一电路区域pa1和第三电路区域pa3重叠，且第二虚设区域da2可以与第二电路区域pa2和第四电路区域pa4重叠。例如，第一虚设区域da1可以与第一电路区域pa1和第三电路区域
pa3接触，且第二虚设区域da2可以与第二电路区域pa2和第四电路区域pa4接触。
[0045]
第一虚设区域da1和第二虚设区域da2可为其中未形成允许电压电平转换单元vls作为电压电平移位器操作的晶体管的区域。在第一虚设区域da1和第二虚设区域da2中，可分别形成其中未形成有晶体管的第一虚设阱dw1和第二虚设阱dw2。然而，与图3所示的不同，可以不在第一虚设区域da1和第二虚设区域da2中分别形成第一虚设阱dw1和第二虚设阱dw2。
[0046]
第一虚设区域da1和第二虚设区域da2可为特定电压(例如，第一电源电压vdd1)被施加至衬底或者阱的区域。例如，第一电源电压vdd1可以通过第一电源线pl1被施加至第一虚设阱dw1和第二虚设阱dw2中的每一个。
[0047]
第一虚设区域da1和第二虚设区域da2可以布置为在x轴方向上与第二阱w2重叠。例如，第二阱w2可以布置在第一虚设区域da1与第二虚设区域da2之间。第一虚设区域da1和第二虚设区域da2可以形成在第二行r2和第三行r3中，并且形成在第一电源线pl1下方。第一虚设阱dw1和第二虚设阱dw2可以布置为在x轴方向上与第二阱w2重叠。
[0048]
例如，集成电路的布局可以符合设计规则，且包括电压电平转换单元vls的标准单元可以基于设计规则布置在衬底上。设计规则可以提供布置在衬底上的特征(或者，例如，组件)的最小尺寸、特征之间的距离等，并且可包括取决于用于制造集成电路的半导体工艺的特性的多个值。设计规则可包括阱-阱空间规则，且阱-阱空间规则可以提供相同导电类型的阱之间的距离、导电类型不同的阱之间的距离等。电压电平转换单元vls的阱可布置为满足通过设计规则提供的值，例如，可布置为对应于比提供的值更大的值。
[0049]
根据本发明构思的电压电平转换单元vls可包括在y轴方向上平行布置的相同导电类型(n型)的第一阱w1至第三阱w3，因此，与其中第一阱w1至第三阱w3在x轴方向上平行布置的比较例相比，可以更容易满足设计规则提供的相同导电类型的阱之间的距离条件。因此，与其中通过确保在x轴方向上彼此平行地布置的n阱之间的特定距离以满足设计条件来增加电压电平转换单元的面积的比较例不同，电压电平转换单元vls的面积可以减小。
[0050]
图4是根据本发明构思的示例性实施例的电压电平转换单元vlsa的布局的平面图。在参照图4的描述中，可以省略对图3中的相同标号的重复描述。
[0051]
参照图4，在由单元边界提供的电压电平转换单元vlsa中，可形成转换2比特输入信号的多比特电压电平移位器。电压电平转换单元vlsa可包括第一电路区域pa1a和第二电路区域pa2a。例如，在第一电路区域pa1a中，可形成转换输入信号(例如，图1中的si[1:n]，在这种情况下，n等于2)中的1比特第一输入信号的第一电压电平移位器，并且在第二电路区域pa2a中，可形成转换输入信号si[1:n]中的1比特第二输入信号的第二电压电平移位器。在本发明构思的示例性实施例中，第一电路区域pa1a可以布置在第一行r1和第二行r2上，且第二电路区域pa2a可以布置在第三行r3和第四行r4上。
[0052]
电压电平转换单元vlsa可包括作为n阱的第一阱w1a、第二阱w2a和第三阱w3a。第一电路区域pa1a可包括第一阱w1a。第二电路区域pa2a可包括第三阱w3a，且第一电路区域pa1a和第二电路区域pa2a可以共享第二阱w2a。第一阱w1a和第三阱w3a可以通过第一电源线pl1偏置为第一电源电压vdd1，且第二阱w2a可以通过金属线ml偏置为第二电源电压vdd2。形成在第一阱w1a和第三阱w3a中的p型晶体管可被包括在被施加第一电源电压vdd1的第一部分(例如，图2中的p1)中，并且形成在第二阱w2a中的p型晶体管可被包括在被施加
第二电源电压vdd2的第二部分(例如，图2中的p2)中。
[0053]
在本发明构思的示例性实施例中，被施加彼此不同的电压的第一阱w1a和第二阱w2a可以在y轴方向上彼此重叠，且被施加彼此不同的电压的第二阱w2a和第三阱w3a可以在y轴方向上彼此重叠。例如，第二阱w2a可以在y轴方向上布置在第一阱w1a与第三阱w3a之间。根据本发明构思的示例性实施例的电压电平转换单元vlsa可包括在y轴方向上彼此平行地布置的相同导电类型的阱，即第一阱w1a至第三阱w3a，因此，电压电平转换单元vlsa的尺寸可以减小。
[0054]
电压电平转换单元vlsa还可包括第一虚设区域da1a和第二虚设区域da2a。根据本发明构思的示例性实施例，第一虚设区域da1a可形成为在-x轴方向上邻近于电压电平转换单元vlsa的边界，且第二虚设区域da2a可形成为在 x轴方向上邻近于电压电平转换单元vlsa的边界。例如，第一虚设区域da1a可形成为在-x轴方向上接触电压电平转换单元vlsa的边界，且第二虚设区域da2a可形成为在 x轴方向上接触电压电平转换单元vlsa的边界。
[0055]
在第一虚设区域da1a和第二虚设区域da2a中，可分别形成其中未形成晶体管的第一虚设阱dw1a和第二虚设阱dw2a。第一虚设区域da1a和第二虚设区域da2a可为其中特定电压(例如，第一电源电压vdd1)被施加至衬底或阱的区域。例如，第一电源电压vdd1可以施加至第一虚设阱dw1a和第二虚设阱dw2a中的每一个。然而，与图4所示的不同，根据本发明构思的示例性实施例，可以不在第一虚设区域da1a和第二虚设区域da2a中分别形成第一虚设阱dw1a和第二虚设阱dw2a。
[0056]
第一虚设区域da1a和第二虚设区域da2a可以在x轴方向上与第二阱w2a重叠，并且可以形成在第二行r2和第三行r3中。例如，第一虚设区域da1a的一部分和第二虚设区域da2a的一部分可以形成在第二行r2中，并且第一虚设区域da1a的另一部分和第二虚设区域da2a的另一部分可以形成在第三行r3中。第一虚设阱dw1a和第二虚设阱dw2a可以布置为在x轴方向上与第二阱w2a重叠。例如，第二阱w2a可以在x轴方向上布置在第一虚设阱dw1a和第二虚设阱dw2a之间。
[0057]
图5是根据本发明构思的示例性实施例的电压电平转换单元vlsb的布局的平面图。在参照图5的描述中，可以省略与图3中相同的标号的重复描述。
[0058]
参照图5，在由单元边界限定的电压电平转换单元vlsb中，可以形成转换2n比特输入信号的多比特电压电平移位器。在这种情况下，n可为自然数，且当n等于1时，电压电平转换单元vlsb可与图4的电压电平转换单元vlsa相同，而当n等于2时，电压电平转换单元vlsb可与图3的电压电平转换单元vls相同。
[0059]
电压电平转换单元vlsb可包括第一电路区域pa1b至第(2n)电路区域pa(2n)b，并且在第一电路区域pa1b至第(2n)电路区域pa(2n)b中，可分别形成转换2n比特输入信号(例如，图1中的si[1:n]，在这种情况下，n等于2n)的第一1比特电压电平移位器至第(2n)1比特电压电平移位器。在本发明构思的示例性实施例中，第一电路区域pa1b至第n电路区域panb可以布置在第一行r1和第二行r2上，并且在x轴方向上彼此平行。在本发明构思的示例性实施例中，第(n 1)电路区域pa(n 1)b至第(2n)电路区域pa(2n)b可以布置在第三行r3和第四行r4上，并且在x轴方向上彼此平行。
[0060]
电压电平转换单元vlsb可包括作为n阱的第一阱w1b、第二阱w2b和第三阱w3b。第一电路区域pa1b至第n电路区域panb可以共享第一阱w1b。第(n 1)电路区域pa(n 1)b至第
(2n)电路区域pa(2n)b可以共享第三阱w3b，且第一电路区域pa1b至第(2n)电路区域pa(2n)b可以共享第二阱w2b。
[0061]
第一阱w1b和第三阱w3b可以通过第一电源线pl1偏置为第一电源电压vdd1，且第二阱w2b可以通过金属线ml偏置为第二电源电压vdd2。形成在第一阱w1b和第三阱w3b中的p型晶体管可被包括在被施加第一电源电压vdd1的第一部分(例如，图2中的p1)中，并且形成在第二阱w2b中的p型晶体管可被包括在被施加第二电源电压vdd2的第二部分(例如，图2中的p2)中。
[0062]
在本发明构思的示例性实施例中，被施加彼此不同的电压的第一阱w1b和第二阱w2b可以在y轴方向上彼此重叠，且被施加彼此不同的电压的第二阱w2b和第三阱w3b可以在y轴方向上彼此重叠。根据本发明构思的示例性实施例的电压电平转换单元vlsb可包括在y轴方向上彼此平行布置的相同导电类型的阱，即第一阱w1b至第三阱w3b，因此，电压电平转换单元vlsb的尺寸可减小。
[0063]
电压电平转换单元vlsb还可包括第一虚设区域da1b和第二虚设区域da2b。根据本发明构思的示例性实施例，第一虚设区域da1b可以在-x轴方向上邻近于电压电平转换单元vlsb的边界，且第二虚设区域da2b可形成为在 x轴方向上邻近于电压电平转换单元vlsb的边界。例如，第一虚设区域da1b可形成为在-x轴方向上接触电压电平转换单元vlsb的边界，且第二虚设区域da2b可形成为在 x轴方向上接触电压电平转换单元vlsb的边界。
[0064]
在第一虚设区域da1b和第二虚设区域da2b中，可分别形成其中未形成晶体管的第一虚设阱dw1b和第二虚设阱dw2b。例如，第一电源电压vdd1可以施加至第一虚设阱dw1b和第二虚设阱dw2b中的每一个。然而，与图5所示的不同，在本发明构思的示例性实施例中，在第一虚设区域da1b和第二虚设区域da2b中可以分别不形成第一虚设阱dw1b和第二虚设阱dw2b。
[0065]
第一虚设区域da1b和第二虚设区域da2b可以在x轴方向上与第二阱w2b重叠，并且可以形成在第二行r2和第三行r3中。第一虚设阱dw1b和第二虚设阱dw2b可以布置为在x轴方向上与第二阱w2b重叠。例如，第二阱w2b可以布置在第一虚设阱dw1b与第二虚设阱dw2b之间。
[0066]
图6是根据本发明构思的示例性实施例的电压电平转换单元vlsc的布局的平面图。在参照图6的描述中，可省略对与图3中相同的标号的描述。
[0067]
参照图6，在由单元边界限定的电压电平转换单元vlsc中，可形成转换2比特输入信号的多比特电压电平移位器。电压电平转换单元vlsc可包括第一电路区域pa1c和第二电路区域pa2c。在第一电路区域pa1c中，可形成转换输入信号(例如，在图1中的si[1:n]，在这种情况下，n等于2)中的1比特第一输入信号的第一电压电平移位器，且在第二电路区域pa2c中，可形成转换输入信号si[1:2]中的1比特第二输入信号的第二电压电平移位器。
[0068]
电压电平转换单元vlsc可以作为多高度单元跨第一行r1至第三行r3布置，且第一行r1至第三行r3可由两条第一电源线pl1和两条第二电源线pl2限定。在本发明构思的示例性实施例中，第一电路区域pa1c和第二电路区域pa2c可以跨第一行r1至第三行r3布置，且第一电路区域pa1c和第二电路区域pa2c可在x轴方向上彼此平行地排列。
[0069]
电压电平转换单元vlsc可包括第一阱w1c和第二阱w2c。第一电路区域pa1c和第二电路区域pa2c中的每一个可包括第一阱w1c的一部分和第二阱w2c的一部分。例如，第一电
路区域pa1c和第二电路区域pa2c可以共享第一阱w1c和第二阱w2c。
[0070]
第一阱w1c可以通过第一电源线pl1被偏置为第一电源电压vdd1，且第二阱w2b可以通过金属线ml被偏置为第二电源电压vdd2。形成在第一阱w1b中的p型晶体管可被包括在被施加第一电源电压vdd1的多比特电压电平移位器的第一部分(例如，图2中的p1)中，且形成在第二阱w2b中的p型晶体管可被包括在被施加第二电源电压vdd2的多比特电压电平移位器的第二部分(例如，图2中的p2)中。在本发明构思的示例性实施例中，被施加彼此不同的电压的第一阱w1c和第二阱w2c可以在y轴方向上彼此重叠。
[0071]
电压电平转换单元vlsc还可包括第一虚设区域da1c和第二虚设区域da2c。根据本发明构思的示例性实施例，第一虚设区域da1c可以在-x轴方向上邻近于电压电平转换单元vlsc的边界，且第二虚设区域da2c可以在 x轴方向上邻近于电压电平转换单元vlsc的边界。例如，第一虚设区域da1c可形成为在-x轴方向上接触电压电平转换单元vlsc的边界，且第二虚设区域da2c可形成为在 x轴方向上接触电压电平转换单元vlsc的边界。另外，根据本发明构思的示例性实施例，第一虚设区域da1c和第二虚设区域da2c可形成为在-y轴方向上接触电压电平转换单元vlsc的边界。
[0072]
在第一虚设区域da1c和第二虚设区域da2c中，可分别形成其中未形成晶体管的第一虚设阱dw1c和第二虚设阱dw2c。第一虚设区域da1c和第二虚设区域da2c可为其中特定电压(例如，第一电源电压vdd1)被施加至衬底或阱的区域，例如，第一电源电压vdd1可以施加至第一虚设阱dw1c和第二虚设阱dw2c中的每一个。然而，与图6所示的不同，在本发明构思的示例性实施例中，可以不在第一虚设区域da1c和第二虚设区域da2c中分别形成第一虚设阱dw1c和第二虚设阱dw2c。
[0073]
第一虚设区域da1c和第二虚设区域da2c可以在x轴方向上与第二阱w2c重叠，并且可以形成在第二行r2和第三行r3中。第一虚设阱dw1c和第二虚设阱dw2c可以布置为在x轴方向上与第二阱w2c重叠。
[0074]
图7是根据本发明构思的示例性实施例的电压电平转换单元vlsd的布局的平面图。在参照图7的描述中，可省略对与图3中的相同标号相同的描述。
[0075]
参照图7，在由单元边界限定的电压电平转换单元vlsd中，可形成转换n比特输入信号的多比特电压电平移位器。在这种情况下，n可为等于或大于2的自然数，且当n等于2时，电压电平转换单元vlsd可与图6的电压电平转换单元vlsc相同。
[0076]
电压电平转换单元vlsd可包括第一电路区域pa1d至第n电路区域pand，且在第一电路区域pa1d至第n电路区域pand中，可以分别形成转换n比特输入信号(例如，图1中的si[1:n]，在这种情况下，n等于n)的第一1比特电压电平移位器至第n1比特电压电平移位器。在本发明构思的示例性实施例中，第一电路区域pa1d至第n电路区域pand可以布置在第一行r1至第三行r3上，并且在x轴方向上彼此平行。
[0077]
电压电平转换单元vlsd可包括被施加第一电源电压vdd1的第一阱w1d和被施加第二电源电压vdd2的第二阱w2d。第一电路区域pa1d至第n电路区域pand可以共享第一阱w1d和第二阱w2d。第一阱w1d和第二阱w2d可以在y轴方向上彼此重叠。
[0078]
电压电平转换单元vlsd还可包括第一虚设区域da1d和第二虚设区域da2d。根据本发明构思的示例性实施例，第一虚设区域da1d可形成为在-x轴方向上邻近于电压电平转换单元vlsd的边界，且第二虚设区域da2d可形成为在 x轴方向上邻近于电压电平转换单元
vlsd的边界。例如，第一虚设区域da1d可形成为在-x轴方向上接触电压电平转换单元vlsd的边界，且第二虚设区域da2d可形成为在 x轴方向上接触电压电平转换单元vlsd的边界。另外，根据本发明构思的示例性实施例，第一虚设区域da1d和第二虚设区域da2d可形成为在-y轴方向上接触电压电平转换单元vlsd的边界。
[0079]
在第一虚设区域da1d和第二虚设区域da2d中，可分别形成其中未形成晶体管的第一虚设阱dw1d和第二虚设阱dw2d。第一电源电压vdd1可以被施加至第一虚设阱dw1d和第二虚设阱dw2d中的每一个。然而，与图7所示的不同，在本发明构思的示例性实施例中，可以不在第一虚设区域da1d和第二虚设区域da2d中分别形成第一虚设阱dw1d和第二虚设阱dw2d。
[0080]
第一虚设区域da1d和第二虚设区域da2d可以在x轴方向上与第二阱w2d重叠，并且可以形成在第二行r2和第三行r3中。第一虚设阱dw1d和第二虚设阱dw2d可以布置为在x轴方向上与第二阱w2d重叠。
[0081]
图8是根据本发明构思的示例性实施例的电压电平转换单元vlse的布局的平面图。在参照图8的描述中，可省略对与图3中的相同标号的描述。
[0082]
参照图8，在由单元边界限定的电压电平转换单元vlse中，可形成转换n比特输入信号的多比特电压电平移位器。电压电平转换单元vlse可以作为多高度单元跨第一行r1’至第四行r4’布置。在这种情况下，第一行r1’至第四行r4’可由两条第一电源线pl1和三条第二电源线pl2限定。
[0083]
电压电平转换单元vlse可包括第一电路区域pa1e至第n电路区域pane，且在第一电路区域pa1e至第n电路区域pane中，可分别形成转换n比特输入信号(例如，图1中的si[1:n]，在这种情况下，n等于n)的第一1比特电压电平移位器至第n1比特电压电平移位器。在本发明构思的示例性实施例中，第一电路区域pa1e至第n电路区域pane可以布置在第一行r1’至第四行r4’上，并且在x轴方向上彼此平行。
[0084]
电压电平转换单元vlse可包括被施加第一电源电压vdd1的第一阱w1e和被施加第二电源电压vdd2的第二阱w2e。第一阱w1e可形成在第一行r1’与第二行r2’之间，且第二阱w2e可形成在第三行r3’与第四行r4’之间。第一电路区域pa1e至第n电路区域pane可以共享第一阱w1e和第二阱w2e。第一阱w1e和第二阱w2e可以在y轴方向上彼此重叠。
[0085]
电压电平转换单元vlse还可包括第一虚设区域da1e和第二虚设区域da2e。根据本发明构思的示例性实施例，第一虚设区域da1e可形成为在-x轴方向上邻近于电压电平转换单元vlse的边界，且第二虚设区域da2e可形成为在 x轴方向上邻近于电压电平转换单元vlse的边界。例如，第一虚设区域da1e可形成为在-x轴方向上接触电压电平转换单元vlse的边界，且第二虚设区域da2e可形成为在 x轴方向上接触电压电平转换单元vlse的边界。另外，根据本发明构思的示例性实施例，第一虚设区域da1e和第二虚设区域da2e可形成为在-y轴方向上接触电压电平转换单元vlse的边界。
[0086]
在第一虚设区域da1e和第二虚设区域da2e中，可分别形成其中未形成晶体管的第一虚设阱dw1e和第二虚设阱dw2e。第一电源电压vdd1可以施加至第一虚设阱dw1e和第二虚设阱dw2e中的每一个。然而，与图7所示的不同，在本发明构思的示例性实施例中，可以不在第一虚设区域da1e和第二虚设区域da2e中分别形成第一虚设阱dw1e和第二虚设阱dw2e。
[0087]
第一虚设区域da1e和第二虚设区域da2e可以在x轴方向上与第二阱w2e重叠，并且可以形成在第三行r3’和第四行r4’中。第一虚设阱dw1e和第二虚设阱dw2e可以布置为在x
轴方向上与第二阱w2e重叠。
[0088]
图9是根据本发明构思的示例性实施例的电压电平转换单元vlsf的布局的平面图。在参照图9的描述中，可省略对与图3中的相同标号的描述。
[0089]
集成电路(例如，图1a的100和图1b的100’)可包括多个第一电源线pl1和多个第二电源线pl2以及至少一个第三电源线pl3。至少一个第三电源线pl3可为被配置为包括在x轴方向上延伸的第三电源轨的一部分，并且接收第二电源电压vdd2，第二电源电压vdd2与第一电源电压vdd1不同。至少一个第三电源线pl3可以布置在两条不同的第二电源线pl2之间，且布置成在y轴方向上与第二电源线pl2间隔开。在图9中，示出了通过图案化第一金属层m1形成至少一条第三电源线pl3的示例，但是根据本发明构思的集成电路不限于此。
[0090]
参照图9，在由单元边界限定的电压电平转换单元vlsf中，可形成转换包括多个比特的输入信号的多比特电压电平移位器。例如，电压电平转换单元vlsf可包括形成在其中的转换4比特输入信号的多比特电压电平转换单元，但是根据本发明构思的电压电平转换单元vlsf不限于此，而是可与上述实施例一起不同地改变。
[0091]
电压电平转换单元vlsf可包括跨第一行r1”至第四行r4”布置的多高度单元，且第一行r1”至第四行r4”可由两条第一电源线pl1、两条第二电源线pl2和一条第三电源线pl3形成。
[0092]
电压电平转换单元vlsf可包括第一电路区域pa1f至第四电路区域pa4f，并且可在第一电路区域pa1f至第四电路区域pa4f中分别形成转换4比特输入信号(例如，图1中的si[1:n]，其中n等于4)的第一1比特电压电平移位器至第四1比特电压电平移位器。在本发明构思的示例性实施例中，第一电路区域pa1f和第二电路区域pa2f可以布置在第一行r1”和第二行r2”上，并且在x轴方向上彼此平行。在本发明构思的示例性实施例中，第三电路区域pa3f和第四电路区域pa4f可以布置在第三行r3”和第四行r4”上，并且在x轴方向上彼此平行。
[0093]
电压电平转换单元vlsf可包括第一阱w1f、第二阱w2f和第三阱w3f。第一电源电压vdd1施加至第一阱w1f和第三阱w3f，且第二电源电压vdd2施加至第二阱w2f。第一阱w1f和第三阱w3f中的每一个可以通过第一电源线pl1接收第一电源电压vdd1，且第二阱w2f可以通过第三电源线pl3接收第二电源电压vdd2。
[0094]
第一阱w1f可形成在第一行r1”上。第二阱w2f可以形成在第二行r2”和第三行r3”中，且第三阱w3f可形成在第四行r4”上。第一电路区域pa1f和第二电路区域pa2f中的每一个可包括第一阱w1f的一部分和第二阱w2f的一部分，并且第三电路区域pa3f和第四电路区域pa4f中的每一个可包括第二阱w2f的一部分和第三阱w3f的一部分。例如，第一电路区域pa1f和第二电路区域pa2f可以共享第一阱w1f。另外，第三电路区域pa3f和第四电路区域pa4f可以共享第三阱w3f，且第一电路区域pa1f至第四电路区域pa4f可以共享第二阱w2f。
[0095]
图10和图11是根据本发明构思的示例性实施例的电压电平转换单元vlsg和vlsh的布局的平面图。在参照图10和图11的描述中，可省略对与图3中的相同的参考标号的重复描述。在图10和图11中，可以提供除图3所示的电压电平转换单元vls之外还形成有接收使能信号的输入引脚的电压电平转换单元的示例性实施例，但是参照图10和图11的输入引脚的描述可等同地应用于参照图4至图9描述的电压电平转换单元。
[0096]
参照图10，电压电平转换单元vlsg可包括第一电路区域pa1至第四电路区域pa4。
在第一电路区域pa1至第四电路区域pa4中，可分别形成转换1比特第一输入信号的第一电压电平移位器、转换1比特第二输入信号的第二电压电平移位器、转换1比特第三输入信号的第三电压电平移位器和转换1比特第四输入信号的第四电压电平移位器。
[0097]
可根据接收到的第一使能信号至第四使能信号分别激活或去激活第一电压电平移位器至第四电压电平移位器的操作。第一电路区域pa1可包括被输入第一使能信号的第一输入引脚pen1。第一电路区域pa2可包括被输入第二使能信号的第二输入引脚pen2。第三电路区域pa3可包括被输入第三使能信号的第三输入引脚pen3，且第四电路区域pa4可包括被输入第四使能信号的第四输入引脚pen4。分别输入至第一输入引脚pen1至第四输入引脚pen4的第一使能信号至第四使能信号可以经第一穿通件v0分别输入至第一电路区域pa1至第四电路区域pa4的栅极线。在图10中，第一输入引脚pen1至第四输入引脚pen4示为第一金属层m1的图案，但是根据本发明构思的电压电平转换单元vlsg不限于此，并且可形成为第一金属层m1的上层的图案。
[0098]
参照图11，电压电平转换单元vlsh可包括被输入共同提供至第一电路区域pa1至第四电路区域pa4的使能信号的输入引脚pen。与包括用于单独且分别地控制第一电路区域pa1至第四电路区域pa4的第一输入引脚pen1至第四输入引脚pen4的图10的电压电平转换单元vlsg相比，电压电平转换单元vlsh可包括一个输入引脚pen，并且可以根据输入至输入引脚pen的使能信号分别激活或者去激活第一电路区域pa1至第四电路区域pa4的第一电压电平移位器至第四电压电平移位器。
[0099]
在本发明构思的示例性实施例中，输入引脚pen可实施为作为第一金属层m1的上层的第二金属层m2的图案。输入至输入引脚pen的使能信号可通过第一金属层m1的图案和形成在第一金属层m1与栅极线之间的第一穿通件v0输入至第一电路区域pa1至第四电路区域pa4的栅极线。另外，输入至输入引脚pen的使能信号可通过形成在第二金属层m2与第一金属层m1之间的第二穿通件v1输入至第一电路区域pa1至第四电路区域pa4的栅极线。然而，根据本发明构思的示例性实施例的电压电平转换单元vlsh不限于此，输入引脚pen可实施为第一金属层m1的图案，和/或可实施为第二金属层m2的上层的图案。
[0100]
图12是根据本发明构思的示例性实施例的制造集成电路的方法的流程图。
[0101]
参照图12，标准单元库d10可包括关于单元的信息，例如，功能信息、特征信息、布局信息等。标准单元库d10可包括定义标准单元的布局的数据。标准单元库d10可定义电压电平转换单元(例如，参照图3至图11描述的电压电平转换单元vls和vlsa至vlsh)。
[0102]
可执行根据寄存器传输电平(rtl)数据生成网表数据的逻辑综合操作(s10)。例如，半导体设计工具(例如，逻辑综合工具)可以通过根据用硬件描述语言(hdl)(诸如超高速集成电路(vhsic)hdl(vhdl)和verilog)写的rtl数据参照标准单元库d10执行逻辑综合来生成比特流或包括网表的网表数据。
[0103]
可参照标准单元库d10执行根据网表数据生成布局数据d20的布局&布线(p&r)操作(s20)。p&r的操作s20可以布置标准单元，生成互连部分，并执行生成布局数据d20的操作。
[0104]
例如，半导体设计工具(例如，p&r工具)可以通过根据网表数据参照标准单元库d10布置多个标准单元。例如，半导体设计工具可以通过参照标准单元库d10选择由网表数据定义的标准单元的布局之一，并且布置所选择的标准单元的布局。例如，半导体设计工具
可以选择参照图3至图11描述的电压电平转换单元vls和vlsa至vlsh中的至少一个，并且布置所选择的电压电平转换单元。
[0105]
互连部分可以将标准单元的输出引脚电连接至标准单元的输入引脚，并且可包括例如至少一个穿通件和至少一个布线分布。布局数据d20可以具有例如图形数据库系统信息互换(gdsii)的格式，并且可包括关于标准单元和互连部分的几何信息。
[0106]
可以执行光学邻近校正(opc)的操作(s30)。opc可表示通过校正在用于制造集成电路的半导体工艺中所包括的光刻中由于光特性而引起的诸如折射的畸变现象来形成期望形状的图案的操作，并且可通过将opc应用于布局数据d20来确定掩模上的图案。
[0107]
可以执行制造掩模的操作(s40)。例如，随着将opc应用于布局数据d20，可以定义掩模上的图案以形成在多个层上形成的图案，并且可以制造用于形成多个层中的每一层的图案的至少一个掩模(或者，例如，光掩模)。
[0108]
可以执行制造集成电路的操作(s50)。例如，集成电路可以通过使用在操作s40中制造的至少一个掩模对多个层进行图案化来制造。操作s50可以包括操作s51和s52。
[0109]
可以执行生产线前端(feol)工艺(s51)。feol可表示在集成电路的制造过程中在衬底上形成单个元件(例如晶体管、电容器、电阻器等)的工艺。
[0110]
可以执行生产线后端(beol)工艺(s52)。beol可表示在集成电路的制造过程中将单个元件(例如晶体管、电容器、电阻器等)彼此互连的工艺。
[0111]
图13是示出根据本发明构思的示例性实施例的包括用于存储程序的存储器的计算系统1000的框图。根据本发明构思的示例性实施例，包括在制造集成电路的方法(例如，图12中制造集成电路的方法)中的操作的至少一部分可以由计算系统1000执行。
[0112]
参照图13，计算系统1000可以包括诸如台式计算机、工作站和服务器的固定计算系统，或者诸如笔记本计算机的便携式计算系统。计算系统1000可以包括处理器1100、输入/输出(i/o)装置1200、网络接口1300、随机存取存储器(ram)1400、只读存储器(rom)1500和存储装置1600。处理器1100、i/o装置1200、网络接口1300、ram 1400、rom 1500和存储装置1600可以经由总线1700彼此通信。
[0113]
处理器1100可被称为处理单元，并且可以包括至少一个能够执行任意命令集的核。例如，处理器1100可以包括微处理器、应用处理器(ap)、数字信号处理器(dsp)和图形处理单元(gpu)。例如，处理器1100可以经由总线1700访问存储器(例如ram 1400或rom 1500)，并且可以执行存储在ram 1400或rom 1500中的命令。
[0114]
ram 1400可以存储用于制造根据本发明构思的示例性实施例的集成电路的程序1400_1或者其至少一部分。例如，程序1400_1可包括半导体设计工具，例如，逻辑综合工具和p&r工具。
[0115]
程序1400_1可以使得处理器1100执行图12中的制造集成电路的方法中包括的至少一些操作。例如，程序1400_1可包括可由处理器1100执行的多个命令，并且包括在程序1400_1中的多个命令可以使得处理器1100执行图12中的制造集成电路的方法中包括的至少一些操作。
[0116]
即使切断供应至计算系统1000的电力，存储装置1600也不会丢失数据。例如，存储装置1600可包括非易失性存储器装置，并且还可包括诸如磁带、光盘和磁盘的存储介质。存储装置1600可以存储根据本发明构思的示例性实施例的程序1400_1，并且在程序1400_1被
处理器1100执行之前，可从存储装置1600将程序1400_1或者程序1400_1的至少一部分加载至ram 1400。另外，存储装置1600可存储以程序语言编写的文件，并且可通过编译器等将根据该文件生成的程序1400_1或程序1400_1的至少一部分加载到ram 1400。
[0117]
存储装置1600可以存储数据库(db)1600_1，并且db 1600_1可包括用于设计集成电路的信息。例如，db 1600_1可包括图12中的标准单元库d10。此外，存储装置1600可以存储待由处理器1100处理的数据或已由处理器1100处理的数据。
[0118]
i/o装置1200可以包括诸如键盘和指向装置的输入装置，并且可以包括诸如显示装置和打印机的输出装置。网络接口1300可以提供对计算系统1000之外的网络的访问。
[0119]
根据本发明构思的示例性实施例，提供一种电压电平转换单元和包括其的集成电路，并且提供一种具有缩小面积的多比特电压电平转换单元和包括其的集成电路。
[0120]
虽然已经参考本发明构思的实施例描述了本发明构思，但本领域的普通技术人员将理解，在不脱离本发明构思的精神和范围的情况下，可以对本发明构思的形式和细节进行各种更改。