显示面板的控制方法、控制电路及显示装置与流程

1.本发明涉及显示技术领域，特别涉及一种显示面板的控制方法、控制电路及显示装置。


背景技术：

2.在显示装置中，会将数据信号通过覆晶薄膜(chip on film，cof)和阵列基板上的数据线传输至各个像素，以实现图像的显示。
3.具体的，一个覆晶薄膜通过基板上的一组扇形引线连接至显示区域的数据线。然而，因为扇形引线的整体呈扇形，导致位于扇形引线两端的导线的长度会比位于扇形引线中间的导线长很多，所以两端导线的阻值比中间导线的阻值大很多，导致两端导线上所传输的数据信号的存在延时，其波形严重失真，产生色偏，使该两端导线所控制的像素呈现亮斑或暗斑，影响了显示面板的显示效果。


技术实现要素：

4.本发明的主要目的是提供一种显示面板的控制方法，旨在通过调整时序控制信号，以延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路输出的数据信号的延时匹配，降低扇形区域两端导线上和扇形引线中间的导线之间的延时差异带来的影响，提高显示面板的显示效果。
5.为实现上述目的，本发明提出一种显示面板的控制方法，所述显示面板上设置有栅极驱动电路和像素阵列，所述栅极驱动电路通过扫描线输出栅极驱动信号至显示面板上的像素阵列，所述显示面板的控制方法包括：
6.调节并输出时序控制信号；
7.根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路输出的数据信号的延时匹配。
8.在一实施例中，所述调节并输出时序控制信号的步骤包括：
9.保持所述时序控制信号的高电平的电压值不变，降低所述时序控制信号的低电平的电压值；或者，
10.保持所述时序控制信号的低电平的电压值不变，降低所述时序控制信号的高电平的电压值。
11.在一实施例中，所述调节并输出时序控制信号的步骤包括：
12.同时降低所述时序控制信号的高电平的电压值和低电平的电压值。
13.在一实施例中，降低所述时序控制信号的低电平的电压值后，所述时序控制信号的低电平的电压值小于或者等于负5伏特，且大于或者等于负14伏特。
14.在一实施例中，降低所述时序控制信号的高电平的电压值后，所述时序控制信号的高电平的电压值大于或者等于31伏特。
15.在一实施例中，所述调节并输出时序控制信号的步骤包括：
16.调节所述时序控制信号的相位，以调节数据信号对像素单元的充电时间。
17.在一实施例中，调节所述时序控制信号的相位后，所述栅极驱动电路输出的栅极驱动信号对像素单元的充电时间大于或者等于1微秒，小于或者等于1.1微秒。
18.本技术还提出一种显示面板的控制电路，所述显示面板设置有像素阵列，所述显示面板的控制电路包括：
19.源极驱动电路，与像素阵列连接，所述源极驱动电路用于输出数据信号至像素阵列；
20.时序控制器，所述时序控制器用于调节并输出时序控制信号；
21.栅极驱动电路，与所述时序控制器以及像素阵列连接，所述栅极驱动电路根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路输出的数据信号的延时匹配。
22.在一实施例中，所述显示面板的控制电路还包括：
23.伽马电路，所述伽马电路被配置为输出第一至第n伽马电压至所述源极驱动电路；第n/2所述伽马电压与第(n/2) 1所述伽马电压的差值大于0.5伏特，小于3.0伏特。
24.本技术还提出一种显示装置，所述显示装置包括显示面板以及上述的显示面板的控制电路；其中，所述显示面板的控制电路用于控制所述显示面板工作。
25.本技术通过调整时序控制信号，根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路输出的数据信号的延时匹配。也即使得栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和中间导线上传输的数据信号的延时之间，进而降低扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的影响，从而在不增加产品尺寸的基础上，解决了显示面板的扇出区域带来影响，提高显示面板的显示效果，有利于窄边框大屏显示器的设计，提高显示面板的品味。
附图说明
26.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
27.图1为本发明实施例一显示面板的控制方法的一种流程示意图；
28.图2为本发明实施例一显示面板的控制方法的另一种流程示意图；
29.图3为本发明实施例一显示面板的控制方法的栅极驱动信号和数据信号的延时变化波形图；
30.图4为本发明实施例一显示面板的控制方法的又一种流程示意图；
31.图5为本发明实施例一显示面板的控制方法的充电时间示意图；
32.图6为本发明实施例二显示面板的驱动电路的结构示意图；
33.图7为本发明实施例二显示面板的驱动电路的伽马电压波形图；
34.图8为本发明实施例三显示装置一实施例的结构示意图。
35.附图标号说明：
[0036][0037][0038]
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0039]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0040]
另外，在本发明中如涉及“第一”、“第二”等的描述仅被配置为描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
[0041]
实施例一：
[0042]
本发明提出一种显示面板20的控制方法，该控制方法可以降低显示面板上的扇形区域两端导线上和扇形引线中间的导线之间的延时差异带来的影响，提高显示面板20的显示效果。
[0043]
参照图1，所述显示面板20的控制方法包括：
[0044]
s100、调节并输出时序控制信号；
[0045]
调节并输出时序控制信号可以时指调节时序控制信号的幅值或者相位等参数，既可以单独调节一个参数，也可以多个参数联合调节，只要能达到延时时序控制信号的目的即可。
[0046]
本实施例中，所述显示面板20的控制方法应用于显示面板20的控制电路上，显示面板20的控制电路包括栅极驱动电路211、源极驱动电路102以及时序控制器101。时序控制器101输出时序控制信号控制栅极驱动电路211输出栅极驱动信号控制像素阵列逐行打开，时序控制器101根据视频信号控制源极驱动电路102输出数据信号，为逐行打开的像素阵列充电，最终驱动显示面板20工作。
[0047]
其中，当栅极驱动电路211为阵列基板行驱动电路时，时序控制信号的幅值可以通过调节电源管理集成电路输出至电平转换器103的电平值进行调节。当栅极驱动电路211为栅极驱动集成芯片时，可以调节电源管理集成电路输出至栅极驱动集成芯片的电平值。时序控制信号的相位可以通过时序控制器101内部程序进行调节。其中，电平转换器103连接于时序控制器101和栅极驱动电路211之间，用于实现时序控制信号的电平变换。
[0048]
s200、根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹配。
[0049]
栅极驱动电路211至少包括输出模块，输出模块包括薄膜晶体管。栅极驱动电路211在接收到时序控制信号，将时序控制信号作为栅极驱动信号输出，调整时序控制信号，即可调整栅极驱动信号的延时。其中，本实施例中，栅极驱动信号的延时与数据信号的延时匹配可以解释为栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和中间导线上传输的数据信号的延时之间，例如，取两者的均值。实际应用中，也可以具体根据不同的产品进行测试，根据显示面板20的显示效果，选择合适延时时间。
[0050]
需要说明的是，由于扇形区域两端导线上传输的数据信号存在延时，与原设定的栅极驱动信号的延时不匹配。这会导致数据信号无法全部写入或者过度写入像素阵列中对应的像素单元，进而导致低灰阶绿色发黑，或者蓝色画面发白。
[0051]
本技术通过调整时序控制信号，根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹配。也即使得栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和中间导线上传输的数据信号的延时之间，进而降低扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的影响，从而在不增加产品尺寸的基础上，解决了显示面板20的扇出区域带来影响，提高显示面板20的显示效果，有利于窄边框大屏显示器的设计，提高显示面板20的品味。
[0052]
参照图2，在一实施例中，所述步骤s100、调节并输出时序控制信号包括：s101、保持所述时序控制信号的高电平的电压值不变，降低所述时序控制信号的低电平的电压值；或者，
[0053]
保持所述时序控制信号的低电平的电压值不变，降低所述时序控制信号的高电平的电压值；或者，
[0054]
同时降低所述时序控制信号的高电平的电压值和低电平的电压值
[0055]
其中，对于保持所述时序控制信号的高电平的电压值不变，降低所述时序控制信号的低电平的电压值的解释说明如下：
[0056]
栅极驱动电路211在接收到时序控制信号，将时序控制信号作为栅极驱动信号输出，栅极驱动信号驱动像素单元的薄膜晶体管。
[0057]
因此，栅极驱动信号的低电平越低，则像素单元的薄膜晶体管的关态电流，也即漏电流越小，在一些高光亮项目中，在强光的照射下，薄膜晶体管的漏电流会增加，导致显示面板画面异常。本实施例通过降低所述时序控制信号的低电平的电压值，进而降低像素单元的薄膜晶体管的漏电流，解决了强光的照射下带来的画面异常问题。
[0058]
其次，在数据信号对一行像素单元进行充电时，该行像素单元的薄膜晶体管的开态电流越大，其他行像素单元的薄膜晶体管的关态电流越小，则被充电的像素单元的充电率越高，提高像素单元的整体充电率，可以缓解扇形区域两端导线的数据信号和中间导线上传输的数据信号充电率的差异，解决扇出区域显示不均问题。
[0059]
因此，本实施例先保持所述时序控制信号的高电平的电压值不变，确保处于打开状态的像素单元的薄膜晶体管的开态电流不变；然后降低所述时序控制信号的低电平的电压值使得其他行像素单元的薄膜晶体管的关态电流减低，解决扇出区域显示不均问题。
[0060]
最后，降低所述时序控制信号的低电平的电压值可以使得栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹配，降低扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的扇出区域显示不均的问题，具体原理参照图3，其中，图3中data1表示没有延时的数据信号，也即扇形区域中间导线上传输的数据信号；data2表示被延时的数据信号，也即扇形区域两端导线上传输的数据信号，gata1和gata2表示相邻的两路栅极驱动信号。
[0061]
当时序控制信号的低电平的电压值由电压值vgl1降低至电压值vgl2时，时序控制信号由高电平跳变至低电平需要跨越的电压幅度更加大，使得栅极驱动信号的实际波形由波形l1调整为波形l3，从图3可以看出，波形l3的下降沿更迟到达，也即波形l3表示的栅极驱动信号被延时，使得栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和中间导线上传输的数据信号的延时之间，解决了扇出区域显示不均的问题，具体而言，使得数据信号data2有足够的时间去写入数据，解决了画面低阶灰绿色发黑的问题。
[0062]
继续参照图2，对于保持所述时序控制信号的低电平的电压值不变，降低所述时序控制信号的高电平的电压值的解释说明如下：
[0063]
首先，随着时序控制信号的高电平的电压值的降低，显示装置的功耗也随之降低，实现显示装置的低功耗设计。
[0064]
其次，适当降低时序控制信号的高电平和低电平之间的电压差值，可以有效提高时序控制信号的低电平的稳定性。当时序控制信号的高电平和低电平之间的电压差值过大时，时序控制信号的低电平会在一段时间后被拉高。例如，当电压差值大于45伏特，设定为负13伏特的低电平会在几个小时后被拉高至负11伏特。
[0065]
因此，本实施例保持所述时序控制信号的低电平的电压值不变，降低所述时序控制信号的低电平的电压值，既可以降低功耗，又可以缩小高电平和低电平之间的电压差值，提高低电平的稳定性。
[0066]
最后，降低所述时序控制信号的高电平的电压值可以使得栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹配，降低扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的扇出区域显示不均的问题，具体原理参照图2，当时序控制信号的高电平的电压值由电压值vgh1降低至电压值vgh2时，在栅极驱动电路211的输出模块的薄膜晶体管开启时，降低时序控制信号的高电平，以降低该高电平通过薄膜晶体管的栅源电压对薄膜晶体管的栅极电压的拉升，使得薄膜晶体管输出的栅极驱动信号更加平缓，如图2所示，栅极驱动信号的实际波形由波形l1调整为波形l2，波形l2的下降沿更迟到达，也即波形l2表示的栅极驱动信号被延时。
[0067]
实际应用中，可以根据显示器的显示效果，调整时序控制信号的高电平和低电平的电压值，进而调整栅极驱动信号的延时时间，使之与数据信号匹配，并不断测试显示器的显示效果，直至获得最佳显示效果时，高电平和低电平的电压值为合适的值。
[0068]
参照图2，对于同时降低所述时序控制信号的高电平的电压值和低电平的电压值的解释说明如下：
[0069]
实际测试表明，在实际应用的产品中的时序控制信号的可调节范围内，时序控制信号的高电平和低电平的电压值的越小，对扇出区域显示不均的缓解效果越好，显示装置的效果越好。但是，高电平和低电平的电压值的可调节范围是有限的。
[0070]
为了达到更佳的调节效果，本实施例同时降低所述时序控制信号的高电平的电压值和低电平的电压值两个参数，可以更显著提高栅极驱动信号的延时时间以使得所述栅极驱动信号的延时与数据信号的延时匹配，提高显示面板20的显示效果。
[0071]
此外，在欲达到一定的显示质量时，单一调节时序控制信号的低电平或者高电平会导致调节幅度较大，对显示效果带来一定的影响，例如，过度降低时序控制信号的高电平会影响对应的栅极驱动信号的驱动能力。
[0072]
本实施例同时降低时序控制信号的高电平和低电平的电压值，有效减少低电平或者高电平会导致调节幅度，保证显示效果。
[0073]
参照图2，在一些实施例中，所述步骤s100、调节并输出时序控制信号包括在启动时，同时降低所述时序控制信号的高电平的电压值和低电平的电压值，以延时对应的栅极驱动信号；在用户通过按键或者其他交互方式触发提高显示亮度时，降低时序控制信号的低电平电压值，并提高时序控制信号的高电平电压值；确保时序控制信号对应的栅极驱动信号具备足够的驱动能力，使得数据信号对像素单元中的存储电容的充电率可以满足亮度要求。
[0074]
在本他实施例中，记常规的时序控制信号的高电平和低电平的电压值为常规高电平和常规低电平；记步骤保持所述时序控制信号的高电平的电压值不变，降低所述时序控制信号的低电平的电压值中，时序控制信号的低电平的电压值为第一校正低电压值；记步骤同时降低所述时序控制信号的高电平的电压值和低电平的电压值中，时序控制信号的高电平和低电平的电压值为第二校正高电平和第二校正低电平，其中，第一校正低电压值小于第二校正低电平。
[0075]
本实施例中时序控制器可以在启动时，切换至时序控制信号的高电平和低电平的电压值为第二校正高电平和第二校正低电平的模式；
[0076]
在用户通过按键或者其他交互方式触发提高显示亮度时，立即切换至时序控制信号的高电平为常规高电平，时序控制信号的低电平的电压值为第一校正低电压值的模式。
[0077]
从而在解决扇出区域显示不均的问题的同时，满足亮度调节需求。
[0078]
在一实施例中，在上述降低时序控制信号的低电平电压值的步骤中，降低所述时序控制信号的低电平的电压值后，所述时序控制信号的低电平的电压值小于或者等于负5伏特，且大于或者等于负14伏特。
[0079]
本实施例设置低电平的电压值小于或者等于负5伏特，可以避免对应的栅极驱动信号的低电平电压不够低，导致栅极驱动信号关闭像素单元的薄膜晶体管时，仍然存在一定的漏电流。设置低电平的电压值大于或者等于负14伏特，可以避免对应的栅极驱动信号的低电平电压过低，导致栅极驱动由低电平跳变至高电平时，跨压过大而需要更多的时间进行电平跳变，导致高电平延迟到达。从而在确保实现栅极驱动信号和数据信号的延时匹配的同时，不影响时序控制信号本身的功能。
[0080]
在一实施例中，降低所述时序控制信号的高电平的电压值后，所述时序控制信号的高电平的电压值大于或者等于31伏特。
[0081]
本实施例设置高电平的电压值大于或者等于31伏特，可以在实现栅极驱动信号的延时和数据信号的延时匹配的同时，确保控制电路可以在低温环境下启动。
[0082]
参照图4，在一实施例中，s100、步骤调节并输出时序控制信号包括：
[0083]
s102、调节所述时序控制信号的相位，以调节数据信号对像素单元的充电时间。
[0084]
需要说明的是，时序控制信号的基本功能是一来其高电平和低电平实现的，而不依赖于相位；相比较降低时序控制信号的高电平和或低电平的方案，调节时序控制信号的相位不会影响时序控制信号的基本功能，因此，在在合理范围内，可以对时序控制信号的相位进行较大幅度的调节，更好的调整数据信号对像素单元的充电时间，扇出区域显示不均的问题。
[0085]
调整数据信号对像素单元的充电时间，以解决扇出区域显示不均的问题的原理如下，参照图5，图5中，t1表示充电时间；t2表示防错充时间；data表示数据信号；d1表示数据信号的高电平持续时间。
[0086]
本实施例中，调节时序控制信号的相位，使得时序控制信号向前移(以图5中虚线箭头a的方向为前，也即虚线箭头由后指向前)，进而使得对应的栅极驱动信号向前移，也即栅极驱动信号的下降沿被延时，使得栅极驱动信号的延时和数据信号的延时匹配，使得被延时过的数据信号也有足够的充电时间，避免显示画面发生低阶灰绿色发黑的问题。
[0087]
在一实施例中，所述时序控制信号的相位被调节后，数据信号对像素单元的充电时间大于或者等于1微秒，小于或者等于1.1微秒。
[0088]
测试表明，像素单元的充电时间处于1微秒和1.1微秒之间时，栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和扇形引线中间的导线传输的数据信号的延时之间。可以减少中间导线上传输的数据信号的充电时间，并增加扇形区域两端导线上传输的数据信号的充电时间，从而缓解扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的影响。
[0089]
具体地，如果时序控制信号的相位调节后，像素单元的充电时间小于1微秒，则仍然存在充电时间不足低阶灰绿色发黑的问题。如果时序控制信号的相位调节后，像素单元的充电时间大于1.1微秒，导致栅极驱动信号的延时比数据信号的延时更严重，而不再不介于扇形区域两端导线上传输的数据信号的延时和扇形引线中间的导线传输的数据信号的延时之间，从而带来新的画面异常。
[0090]
实施例二：
[0091]
参照图6，本技术还提出一种显示面板20的控制电路，所述显示面板20设置有像素阵列，所述显示面板20的控制电路包括：源极驱动电路102，与像素阵列连接，所述源极驱动电路102用于输出数据信号至像素阵列；时序控制器101，所述时序控制器101用于调节并输出时序控制信号；栅极驱动电路211，与所述时序控制器101以及像素阵列连接，所述栅极驱动电路211根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹配。
[0092]
其中，时序控制器101可以设置在pcb板上，源极驱动电路102可以设置在pcb板和显示面板20连接的柔性电路板上，栅极驱动电路211可以是阵列基板行驱动电路，设置在显示面板20中的阵列基板的非有效显示区上。
[0093]
本实施例所述的时序控制器101可以结合电平转换器103，实现时序控制信号的幅度调节，可以通过内部的程序，实现相位调节。
[0094]
本实施例通过调整时序控制信号，根据所述调节后的时序控制信号延时对应的栅极驱动信号，以使所述栅极驱动信号的延时与源极驱动电路102输出的数据信号的延时匹
配。也即使得栅极驱动信号的延时介于扇形区域两端导线上传输的数据信号的延时和中间导线上传输的数据信号的延时之间，进而降低扇形区域两端导线上传输的数据信号和扇形引线中间的导线传输的数据信号之间的延时差异带来的影响，从而在不增加产品尺寸的基础上，解决了显示面板20的扇出区域带来影响，提高显示面板20的显示效果，有利于窄边框大屏显示器的设计，提高显示面板20的品味。
[0095]
参照图6，在一实施例中，所述显示面板20的控制电路还包括：
[0096]
伽马电路104，所述伽马电路104被配置为输出第一至第n伽马电压至所述源极驱动电路102；第n/2所述伽马电压与第(n/2) 1所述伽马电压的差值大于0.5伏特，小于3.0伏特。n可以根据实际需求进行取值。
[0097]
本实施例以n等于14为例进行说明。当n等于14时，调整前的伽马电压的灰阶电压值可以参照下表。
[0098][0099]
参照该表，调整前，第n/2伽马电压和第(n/2) 1伽马电压均为0伏特。
[0100]
参照图7，本实施例将第七伽马电压的电压值由电压值gam7_1上升至电压值gam7_2，此时，第一至第六伽马电压的电压值也相应调整。第七伽马电压和第五伽马电压之间的电压差值由跨压s1缩小至跨压s2，减小跨压，此时，数据信号的实际曲线会由波形l5调整至波形l4，也即下降沿更快达到，相当于减小了数据信号的延时，进而使得栅极驱动信号的延时与数据信号的延时匹配。同理，本实施例将第八伽马电压的电压值由电压值gam8_1减小至电压值gam8_2，此时，第九至第十四伽马电压的电压值也相应调整。第八伽马电压到第第十伽马电压之间的跨压也会减小。
[0101]
此外，减小数据信号对像素阵列充电时的损失，减小扇形区域两端导线上传输的数据信号和扇形区域中间导线上传输的数据信号之间的充电差异，进而减轻画面异常。相比较通过加宽扇形区域两端导线上的宽度，本实施例不需要更改涉及，可以避免增加产品尺寸。
[0102]
此外，本实施例中，第n/2伽马电压与第(n/2) 1伽马电压的差值大于0.5伏特，小于3.0伏特。第n/2伽马电压与第(n/2) 1伽马电压的差值大于0.5伏特，可以确保数据信号最大程度的减轻延时。第n/2伽马电压与第(n/2) 1伽马电压的差值小于3.0伏特，可以有效避免差值设置的过大，其他伽马电压之间的差值缩小，无法达到伽马校正的效果。
[0103]
实施例三：
[0104]
参照图8，本技术还提出一种显示装置，所述显示装置包括显示面板20以及上述的显示面板20的控制电路；该显示面板20的控制电路的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带
来的所有有益效果，在此不再一一赘述。其中，所述显示面板20的控制电路用于控制所述显示面板20工作。
[0105]
参照图8，在一实施例中，所述显示面板20包括阵列彩膜基板、液晶层和阵列基板。所述液晶层设于所述阵列基板和所述彩膜基板之间；所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的外围。
[0106]
所述栅极驱动电路211设于所述阵列基板的非有效显示区。显示装置还包括显示面板20的控制板10，显示面板20的控制电路中的伽马电路104、源极驱动电路102、电源管理集成电路、时序控制器101、电平转换器103等设置于控制板10上。
[0107]
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。