图像传感器像素及其制造方法与流程

1.本公开是关于一种图像传感器像素及一种为图像传感器像素的电荷存储器件提供光屏蔽的方法。


背景技术：

2.下文涉及图像传感器像素和制造图像传感器像素的方法，且涉及包括这类图像传感器像素的图像传感器，且涉及相关技术。


技术实现要素：

3.本公开的一实施例提供一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，所述方法包括：提供感光性器件和所述电荷存储器件以及覆盖所述感光性器件和所述电荷存储器件的介电层；执行所述介电层的刻蚀以界定所述介电层下方的底切体块和穿过所述介电层到达所述底切体块的接入开口；以及执行挡光材料的物理气相沉积(pvd)以进行以下两个操作：用所述挡光材料填充所述底切体块以形成覆盖所述电荷存储器件的挡光层，以及用所述挡光材料填充所述接入开口以形成挡光插塞。
4.本公开的另一实施例提供一种图像传感器像素，包括：感光性器件；电荷存储器件；设置在所述电荷存储器件上方的挡光层；设置在所述电荷存储器件上方的挡光插塞；以及设置在所述挡光层的上方介电层；其中所述挡光插塞穿过所述介电层且接触所述挡光层。
5.本公开的又一实施例提供一种图像传感器装置，包括：电荷存储器件；设置在所述电荷存储器件上方的挡光层；设置在所述挡光层上方的介电层；以及设置在所述电荷存储器件上方且穿过所述介电层以提供对所述电荷存储器件的电接入的挡光插塞；其中所述挡光层和所述挡光插塞包括连续结构。
附图说明
6.当结合附图阅读时，根据以下详细描述更好地理解本公开的方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。
7.图1a图解地示出根据本文中所公开的一些实施例的图像传感器和图像传感器的图像传感器像素，且图1b图解地示出图1a的图像传感器像素的光检测器和电荷存储器件的简化物理布局。
8.图2图解地示出由图像传感器适当执行的图像获取方法，所述图像传感器包括如图1a和图1b中所阐述的图像传感器像素的阵列。
9.图3图解地示出根据说明性实施例的图像传感器像素。
10.图4a、图4b、图4c以及图4d图解地示出根据一些制造方法实施例的制造图3的图像传感器像素的方法中的连续操作。
11.图5图解地示出在挡光材料包括ti/tin/w多层的一个说明性实施例中图4c的操作期间的气体流量。
12.图6a和图6b图解地示出对应于图5的异常气体流量实例的较差的ti/tin/w多层沉积。
具体实施方式
13.以下公开内容提供用于实施所提供主题不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些组件和布置仅为实例且并不意图为限制性的。举例来说，在以下描述中，在第二特征上方或上形成第一特征可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
14.此外，为易于描述，本文中可使用例如“在
……
之下(beneath)”、“在
……
下方(below)”、“下部的(lower)”、“在
……
上方(above)”、“上部的(upper)”以及类似术语的空间相对术语来描述如图式中所示出的一个元件或特征与另一元件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
15.参考图1a，图像传感器10包括图像传感器像素12的阵列，其中在图1a的主要图式中绘示一个图像传感器像素12的电路示意图。说明性图像传感器像素12包含快门栅极晶体管(shutter gate transistor)shg 32、感光性器件14、第一转移栅极晶体管(transfer gate transistor)tg1 34、电荷存储器件16以及读出电路18。快门栅极晶体管shg 32耦合到感光性器件14。在一些实施例中，快门栅极晶体管shg 32的源极或漏极耦合到电压v
aa
以选择性地耗尽(deplete)在感光性器件14中累积的光电荷。第一转移栅极晶体管tg134位于感光性器件14与电荷存储器件16之间。在一些实施例中，第一转移栅极晶体管tg1 34能够控制在感光性器件14中累积的光电荷向电荷存储器件16的转移。读出电路18有时也称为驱动电路(读出电路)18。读出电路18包括第二转移栅极晶体管tg2 36、浮动扩散区(floating diffusion)fd、复位晶体管(reset transistor)rst、源极跟随器晶体管(source follower transistor)sf、及行选择晶体管(row select transistor)rs。在一些实施例中，第二转移栅极晶体管tg2 36耦合到电荷存储器件16的输出。在一些实施例中，浮动扩散区fd被称为读出节点。如图1a所示，复位晶体管rst耦合到浮动扩散区fd及电压v
pix
且源极跟随器晶体管sf耦合到浮动扩散区fd及电压v
aa
。行选择晶体管rs耦合到源极跟随器晶体管sf。在一些实施例中，行选择晶体管rs的另一端可耦合到读出列线(readout column line)(图中未示出)以选择性地输出图像数据pixout。感光性器件14可例如包括说明性光二极管(感光性器件)14，例如由n型的第一掺杂区20和p型的第二掺杂区22形成的p-n结光二极管(或反之亦然)。说明性光二极管仅为实例，且可使用其它类型的感光性器件，例如光晶体管。说明性电荷存储器件16也包括由n型的第一掺杂区24和p型的第二掺杂区26形成的p-n结(或反之亦然，即光二极管可通常为n-p二极管或p-n二极管)。在一些实施例中，例如在离子注入或掺
杂剂扩散步骤中或通过外延沉积同时形成相应光二极管(感光性器件)14和电荷存储器件16的第一掺杂区20和第一掺杂区24，且同样地，可同时形成相应光二极管(感光性器件)14和电荷存储器件16的第二掺杂区22和第二掺杂区26。然而，这仅为说明性实例，且在其它实施例中，第一掺杂区20和第一掺杂区24在分开的操作中形成，且第二掺杂区22和第二掺杂区26类似地在分开的操作中形成。
16.图1b绘示图像传感器像素12的另一图解表示，也描绘感光性器件14和电荷存储器件16，但省略图1b中的读出电路18和一些其它电子组件以聚焦于基本像素布局。如图1b中所见，图像传感器像素12制造在半导体基底材料28(例如，说明性硅基底或层(半导体基底材料)28)上和/或中。在一些实施例中，图像传感器像素12以互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)技术制造在基底硅晶片或基底(半导体基底材料)28上，但涵盖其它设计，例如基于电荷耦合器件(charge-coupled device，ccd)的图像传感器或形成在gaas或其它类型的基底半导体上的图像传感器。在典型布局中，图像传感器10制造在硅晶片或其它半导体晶片上，且虽然图1a的说明性图像传感器10包括16
×
16像素阵列，但更一般来说，针对用于数码相机或工业成像器件的一些图像传感器，图像传感器可包含大得多的像素阵列，例如约百万像素级。此外，像素可布置在与说明性正方形区域不同类型的几何区域上方，且/或像素可任选地与图1a中所示出的像素的常规行和列不同地布置。在图1b的说明性实例中，隔离区30(例如，制造为浅沟槽隔离(shallow trench isolation，sti)区)提供图像传感器10的相邻图像传感器像素12之间的隔离。
17.继续参考图1a和图1b且进一步参考图2，典型的图像获取顺序包含操作s1：通过使用经由快门栅极晶体管shg 32传送到每个图像传感器像素12的全局快门信号同时重置图像传感器10的所有图像传感器像素12来开始测量光，进而开始图像传感器的曝光。在操作s2中，在曝光时间间隔(例如，在数码相机的情况下由快门速度设定)期间，光电荷在每个图像传感器像素12处累积，且更具体地说，在每个图像传感器像素12的光二极管(感光性器件)14处累积。在曝光结束时，在操作s3中，通过第一转移栅极晶体管tg1 34将每个图像传感器像素12的光二极管(感光性器件)14中的累积光电荷转移到所述图像传感器像素12的电荷存储器件16。在操作s4中，每个图像传感器像素12的读出电路18通过第二转移栅极晶体管tg2 36读出存储在电荷存储器件16中的电荷。有利地，由于将所累积的光电荷转移到电荷存储器件16，因此图像在操作s3结束时被固定，且读出操作s4可花费额外时间或例如通过以一个方法依序从一行像素的电荷存储器件16读出电荷来依序处理一些像素。应了解，说明性读出电路18仅为图解实例，且详细的读出电路可视图像传感器10的设计而变化。此外，图像传感器10可包含未绘示的大量其它组件，例如在全色图像传感器的情况下用于像素的红色、绿色以及蓝色滤光片、用于增强所描述电子快门的机械快门、晶片上曝光计量和/或图像处理电路等。
18.在一些非限制的说明性实施例中，图像传感器10实施为具有全局快门的cmos图像传感器。在这一实施例中，如参考图2所描述执行图像获取，且操作s1和操作s3通过确保图像传感器10的所有图像传感器像素12的开始曝光同时停止光电荷累积来实施全局快门。在其它实施例中，图像传感器10可采用另一类型的快门实施方式，例如卷帘快门，其中例如像素的连续行的重置与读出之间可能存在时间延迟。
19.与详细设计和快门实施方式无关，电荷存储器件16和相关联的电子器件(例如，第一转移栅极晶体管tg1 34)提供一种方式：准确地停止曝光且暂时存储累积在光二极管(感光性器件)14中的光电荷而无需进一步累积电荷以允许随后执行读出。为了为图像传感器10提供紧凑布局，且使电荷转移期间的任何光电荷损失最小化，在器件布局中，每个图像传感器像素12的电荷存储器件16实体地靠近光二极管(感光性器件)14而定位，例如两个都设置在指定的像素区域内。然而，如果电荷存储器件16属于对光敏感的类型，那么对电荷存储器件16的任何曝光将产生大于曝光操作s2期间由光二极管(感光性器件)14累积的光电荷的经测量累积电荷。如前文所述，在一些实施例中，同时形成相应光二极管(感光性器件)14和电荷存储器件16的第一掺杂区20和第一掺杂区24，且同样地，同时形成相应光二极管(感光性器件)14和电荷存储器件16的第二掺杂区22和第二掺杂区26。因此，在这些实施例中，电荷存储器件16具有与光二极管(感光性器件)14相当的光敏性。即使针对电荷存储器件16使用不同制造工艺，通常任何p-n结和许多晶体管设计都是感光的且将在暴露于光时累积光电荷。
20.因此，为了防止电荷存储器件16暴露于光，在电荷存储器件16上方安置挡光屏蔽件或层(挡光层)40。然而，挡光屏蔽件或层(挡光层)40的形成可能具有挑战性。值得注意的是，除挡光层40以外，应提供到电荷存储器件16的电路径(挡光插塞)42，如图1a中图解地绘示。
21.现参考图3，描述根据一个实施例的挡光层40和电路径(挡光插塞)42的实施。在这一实施例中，电路径42实施为挡光插塞(挡光插塞)42。有利地，挡光层40不通过间隙与挡光插塞42分离。这与其中环形间隙可围绕挡光插塞的一些其它设计形成对比。挡光层40和挡光插塞42适当地由金属或其它光吸收材料制成，所述光吸收材料吸收由感光性器件14检测到的光l，如图3中图解地绘示。如将描述(参见图4a到图4d和相关论述)，挡光层40和挡光插塞42可一起形成为单个一体式结构。因此，在一些实施例中，挡光层40和挡光插塞42可由相同材料制成。
22.在一个非限制的说明性实例中，图3中的挡光层40可包括金属，例如钛/氮化钛/钨(ti/tin/w)多层。介电层(ild层)44设置在挡光层40上方，且挡光插塞42穿过ild层44以提供对电荷存储器件16的电接入。介电层(ild层)44通常称为层间介电(interlayer dielectric，ild)层44，因为其通常用于分离整个图像传感器10的不同功能层和/或内连线层。可选地，可沉积至少一个接触刻蚀终止层(contact etch stop layer，cesl)46以用作某些工艺步骤中的刻蚀终止。在图3中，挡光插塞42也穿过cesl 46以直接接触下伏的电荷存储器件16；然而，如果cesl 46足够薄，那么在一些实施例中，挡光插塞42可通过cesl 46进行电接触。
23.如所提到，在图3的实施例中，挡光层40不通过任何间隙与挡光插塞42分离。实情为，挡光层40和挡光插塞42为由单一材料制成的连续结构。举例来说，在一个实施例中，单一材料包括ti/tin/w多层。
24.图3的挡光层40和挡光插塞42的实施具有某些优点。一个优点在于图3的方法消除挡光插塞42与挡光层40之间的间隙。这一间隙将提供光泄漏路径，光l的一部分可通过所述光泄漏路径照射在下伏的电荷存储器件16上。这会使非期望的额外光电荷形成在电荷存储器件16中。举例来说，参考图2，在步骤s2的曝光时间期间，理想情况下应没有电荷积聚在电
荷存储器件16中。然而，如果存在穿过挡光层40与挡光插塞42之间的间隙的光泄漏，那么在步骤s2期间，一些电荷将积聚在电荷存储器件16中。当在步骤s3中，将累积在感光性器件14中的光电荷转移到电荷存储器件16中时，归因于穿过挡光层与插塞之间的这种间隙的光泄漏，这将导致过量的电荷存储在电荷存储器件16中——即，所存储的电荷将为曝光时间内累积在感光性器件14中的光电荷加上曝光时间内累积在电荷存储器件16中的光电荷。此外，除非机械快门实体地阻挡光l到达图像传感器像素12，否则电荷存储器件16中的光电荷将由于穿过这一间隙的持续光泄漏而在后续的读出操作s4的过程中继续增加。
25.相反，在图3的实施例中，挡光层40与挡光插塞42之间不存在间隙，这是因为在图3的实施例中，挡光层40和挡光插塞42为其间不具有间隙的连续结构。这消除了操作s2期间(且如果在操作s4期间机械快门没有实体地阻挡光l，那么也包括在操作s4期间)电荷存储器件16中的非期望的电荷累积。
26.本领域技术人员可首先想到挡光层40与挡光插塞42以其间无间隙的方式接触可能会对电荷存储器件16的电操作产生不利地影响，这是因为如果制成连续结构的单一材料为金属或其它导电材料，那么挡光层40与提供对电荷存储器件16的电接入的挡光插塞42电接触。然而，在本文中应认识到，挡光层40由ild层44(且可选地也由下伏的cesl 46和/或硅基底或层(半导体基底材料)28)电隔离。因此，挡光层40与挡光插塞42之间的这种电接触是没有问题的。
27.图3的挡光层40和挡光插塞42的实施的另一优点在于可高效地进行图3的实施，这是因为这需要比单独形成挡光层40和挡光插塞42的实施更少的制造步骤。
28.参考图4a到图4d，描述用于制造图3的挡光层40和挡光插塞42的制造工艺的实施例。由于这一制造工艺的焦点在挡光组件40和挡光组件42上，因此图4a到图4d示出电荷存储器件16而不绘示图像传感器像素12的感光性器件14或其它组件。图4a描绘半导体基底材料28上的电荷存储器件16，且已沉积cesl 46和ild层44。未说明这些特征的制造。一般来说，电荷存储器件16可使用任何适用于所采用的电荷存储器件的类型的方法(例如，形成第一掺杂区24和第二掺杂区26的离子注入、掺杂剂扩散、外延沉积等(参见图1a)和形成栅极电极的金属或其它导电层沉积)制造在半导体基底材料28上。借助于非限制的说明性实例，可选的cesl 46可包括氮化矽、碳掺杂氮化矽或其组合。可选的cesl 46可使用例如化学气相沉积(chemical vapor deposition，cvd)、高密度等离子体(high density plasma，hdp)cvd、次大气压cvd(sub-atmospheric cvd，sacvd)、分子层沉积(molecular layer deposition，mld)或其它合适的方法沉积以用作某些工艺步骤中的刻蚀终止。ild层44可包括氧化矽、氮化矽、氮氧化矽、磷硅玻璃(phosphosilicate glass，psg)、硼磷硅玻璃(borophosphosilicate glass，bpsg)、旋涂式玻璃(spin-on glass，sog)、氟化二氧化硅玻璃(fluorinated silica glass，fsg)、碳掺杂氧化硅(例如，sicoh)、聚酰亚胺、低k介电材料(例如，干凝胶、气凝胶、非晶形氟化碳、聚对二甲苯、双-苯并环丁烯(bis-benzocyclobutene，bcb)、氢硅倍半氧烷(hydrogen silsesquioxane，hsq)或氟化氧化硅(fluorinated silicon oxide，siof))和/或其各种组合。在一些实施例中，ild层44通过可流动cvd(flowable cvd，fcvd)、cvd、hdpcvd、sacvd、旋涂、溅镀或其它合适的方法而形成为合适的厚度。
29.在图4a到图4d的工艺中，ild层44形成为第一ild层441和沉积在第一ild层441的顶
部上的第二ild层442。第二ild层442在形成挡光层40或挡光插塞42的任何刻蚀之前沉积，如图4a中所见。在说明性实例中，第一(下部)ild层441和第二(上部)ild层442由不同材料制成。如将参考图4c描述，将ild层44提供为这两个不同材料的不同第一ild层441和第二ild层442将能够选择性地刻蚀第一(下部)ild层441以便底切第二(上部)ild层442，从而为随后在第二(上部)ild层442下方形成挡光层40打开空间。在一个非限制的说明性实例中，第一(下部)ild层441包括bpsg层(第一ild层)441，且第二(上部)ild层442包括pe-teos层(第二ild层)442。这些仅为说明性实例。
30.参考图4b和图4c，执行选择性刻蚀操作以打开ild层44中的连续体块(子体块60和子体块62)。这一连续体块包含子体块60和子体块62，所述子体块60和子体块62包括与挡光层40的体块相对应的底切体块(子体块)60和包括与挡光插塞42的体块相对应的接入开口的子体块62。在说明性实例中，执行刻蚀穿过上部ild层(第二ild层)442(例如，在一些实施例中，pe-teos层)且穿过下部ild层(第一ild层)441(例如，在一些实施例中，bpsg层)和可选的cesl 46的第一刻蚀操作，以形成穿透到电荷存储器件16的开口64，如图4b中所绘示。这一开口64对应于接入开口(子体块)62和子体块60的在接入开口(子体块)62正下方的部分。在替代实施例中，如果cesl 46足够薄以使得其不会在挡光插塞42与电荷存储器件16的电极之间引入过高的电阻，那么预期开口64不会穿透cesl 46。光刻图案化可用于选择性地刻蚀以形成接入开口(子体块)62。基于组成下部ild层(第一ild层)441和上部ild层(第二ild层)442以及cesl 46的材料的类型适当地选择刻蚀剂(如果将被刻蚀)。值得注意的是，开口64的上部部分对应于子体块62，所述子体块62包括与挡光插塞42的体块相对应的接入开口。
31.此后，如图4c中所绘示，执行第二刻蚀操作以延伸在图4b的第一刻蚀中所形成的开口64，从而形成与挡光层40的体块相对应的底切体块60。相对于上部ild层(第二ild层)442(例如，pe-teos)，第二刻蚀对刻蚀下部ild层(第一ild层)441(例如，bpsg)具有高选择性，以产生底切同时留下悬突ild区68，如图4c中所指示。这些悬突ild区68确保随后形成的挡光层40将由ild层44(且更明确地说，在这一实施例中，由上部ild层(第二ild层)442)内埋。
32.在下部ild层441(第一ild层)包括bpsg且上部ild层(第二ild层)442包括pe-teos的一个非限制的说明性实施例中，图4b和图4c的刻蚀如下执行。执行各向同性干式刻蚀形式的非选择性接触刻蚀(ct刻蚀)以形成图4b中所绘示的开口64。这一非选择性刻蚀通过光刻图案化横向受限于接入开口(子体块)62。此后，例如通过灰化工艺去除光刻胶，且执行选择性地刻蚀bpsg(即，下部ild层(第一ild层)441)而不刻蚀pe-teos(即，上部ild层(第二ild层)442)的选择性湿式刻蚀，藉此留下pe-teos(即，上部层442)的悬突ild区68。在一个非限制的说明性实施例中，选择性湿式刻蚀使用卡罗酸(caro's acid)。在一些实施例中，通过实验优化bpsg的硼/磷(b/p)比和刻蚀时间以获得相对于pe-teos对bpsg的高刻蚀选择性和期望得到的底切，从而留下悬突ild区68。如果提供cesl 46，那么其可任选地充当用于选择性刻蚀的刻蚀终止层。
33.更一般来说，如果ild层44包含如图4a到图4d的实例中所绘示的下部ild层(第一ild层)441和上部ild层(第二ild层)442，那么第一刻蚀为非选择性刻蚀，其设计为刻蚀穿过第一ild层441和第二ild层442且穿过cesl 46(如果其包含在器件结构中)的材料。第二选择
性刻蚀工艺适当地设计为相对于上部ild层(第二ild层)442对刻蚀下部ild层(第一ild层)441具有高刻蚀选择性，从而产生形成悬突ild区68的期望得到的底切。可基于下部ild层(第一ild层)441和上部ild层(第二ild层)442的材料选择刻蚀剂。
34.应进一步了解，ild层44可类似地包括三种(或大于三种)不同材料的ild层。在这些实施例中，应选择非选择性第一刻蚀(类似于图4b)来刻蚀穿过多层ild层44的所有材料以暴露电荷存储器件16的入口，且第二选择性刻蚀(类似于图4c)应选择性地刻蚀多层ild层44的一种或多种，但并非全部材料以形成底切体块(子体块)60同时留下悬突ild区68。
35.此外，预期也可在ild层44包括由单一材料制成的单层的情况下采用所述方法。在这种情况下，刻蚀设计为具有足够的各向异性以优先向下刻蚀以形成接入开口(子体块)62且向下穿透到电荷存储器件16，但还提供一些横向刻蚀以形成底切体块(子体块)60。
36.虽然图4c绘示具有理想的笔直边缘和直角拐角的连续体块(子体块60和子体块62)，但实际上，边缘可以是弯曲的且/或拐角可基本上为圆形的，或形状可以其它方式与图4c的理想图解表示偏离。举例来说，足以使底切体块(子体块)60具有足够的横向范围以能够被填充以形成完全覆盖电荷存储器件16的挡光层40，且具有足够的竖直尺寸以使得随后形成的挡光层40具有足够厚度以提供基本上完全的光吸收，从而避免光诱导电荷光学地注入到电荷存储器件16中。
37.参考图4d，通过参考图4b和图4c描述的选择性刻蚀形成的连续开口(子体块60和子体块62)填充有金属或其它挡光材料以形成挡光层40和挡光插塞42。换句话说，沉积挡光材料以进行以下两个操作：(i)用挡光材料填充底切体块(子体块)60以形成覆盖电荷存储器件16的挡光层40，和(ii)用挡光材料填充接入开口62以形成挡光插塞42。这些填充操作(i)和填充操作(ii)可例如使用物理气相沉积(physical vapor deposition，pvd)技术同时执行。pvd用挡光材料填充连续体块(子体块60和子体块62)以形成挡光层40和挡光插塞42两者。这使挡光层40和挡光插塞42形成为由挡光材料制成的连续结构(挡光层40和挡光插塞42)，且因此挡光层40和挡光插塞42由相同挡光材料制成。pvd可由单一沉积操作组成，但应了解，在这一单一沉积操作期间，气体流量可能可以独立地作为时间的函数而变化。举例来说，在一个非限制的说明性实施例中，挡光材料为通过改变硼酸三乙酯(triethylborate，teb)、四乙氧基硅烷(tetraethoxysilane，teos)以及磷酸三乙酯(triethylphosphate，tepo)的流量而形成的钛/氮化钛/钨(ti/tin/w)多层。基于例如待沉积的挡光材料的类型等因素适当地选择pvd技术的选项，从而提供有效地完全填充连续体块(子体块60和子体块62)的沉积速率。
38.用于形成连续体块(子体块60和子体块62)的选择性刻蚀和用于用挡光材料填充连续体块(子体块60和子体块62)以形成挡光层40和挡光插塞42的pvd的参数可通过以下操作而凭经验优化：形成测试结构且使用表征技术(例如，透射电子显微镜(transmission electron microscopy，tem)和挡光插塞42与电荷存储器件16之间的电阻的电学表征)来评估所得挡光层40和挡光插塞42。
39.参考图5、图6a以及图6b，示出这类优化的图解实例。图6a描绘ild层44设置在其上方的电荷存储器件16，所述ild层44包含在这一实施例中为bpsg层的下部ild层(第一ild层)441和在这一实施例中为pe-teos层的上部ild层(第二ild层)442。图6a和图6b的说明性实例进一步包含抗反射涂层(anti-reflection coating，arc)80。图6a进一步图解地描绘
对应于先前实例的连续体块(子体块60和子体块62)的选择性刻蚀体块82。箭头84指示pvd期间形成挡光层40和挡光插塞42的材料进入选择性刻蚀体块82中的气体流量(例如，对应于先前参考图4d所描述的操作)。图5绘制正常运行(顶部曲线)和异常运行(底部曲线)期间teb、teos以及tepo的气体流量。图6b示出异常运行期间所得ti/tin/w多层86(对应于由先前实施例的挡光材料制成的连续结构(挡光层40和挡光插塞42)如何未完全填充选择性刻蚀体块82，而是留下空隙88。空隙可对器件良率产生不利地影响。为了优化所述工艺，可用不同的气体流量设定(例如，流量斜坡起点、斜坡速率等)和由tem表征的所得器件执行多次运行，以确定最佳填充选择性蚀刻体块82的气体流量配方。
40.在下文中，公开一些额外实施例。
41.在说明性实施例中，公开一种为图像传感器像素的电荷存储器件提供光屏蔽的方法。方法包含提供感光性器件和电荷存储器件以及覆盖感光性器件和电荷存储器件的介电层。方法进一步包含：执行介电层的刻蚀以界定介电层下方的底切体块和穿过介电层到达底切体块的接入开口；以及执行挡光材料的物理气相沉积(pvd)以进行以下两个操作：用挡光材料填充底切体块以形成覆盖电荷存储器件的挡光层，且用挡光材料填充接入开口以形成挡光插塞。
42.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述挡光插塞接触所述挡光层。
43.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述物理气相沉积形成所述挡光层和所述挡光插塞作为由所述挡光材料制成的连续结构。
44.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述物理气相沉积由单一沉积操作组成。
45.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述介电层包含：第一材料的第一介电层，设置在所述感光性器件和所述电荷存储器件上方；以及第二材料的第二介电层，设置在所述第一介电层上方，所述第二材料与第一介电材料不同，且所述刻蚀包含执行选择性地刻蚀所述第二材料下方的所述第一材料以界定所述底切体块的选择性刻蚀。
46.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述刻蚀进一步包括：在执行所述选择性刻蚀之前，执行刻蚀穿过所述第一介电层和所述第二介电层以暴露所述电荷存储器件的非选择性刻蚀，所述非选择性刻蚀界定穿过所述介电层到达所述底切体块的所述接入开口。
47.本公开实施例的一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，其中所述第一材料包括硼磷硅玻璃(bpsg)且所述第二材料包括等离子体增强型四乙氧基硅烷(pe-teos)。
48.在另一说明性实施例中，图像传感器像素包含：感光性器件；电荷存储器件；挡光层，设置在电荷存储器件上方；挡光插塞，设置在电荷存储器件上方；以及介电层，设置在挡光层上方。挡光插塞穿过介电层且接触挡光层。
49.本公开实施例的一种图像传感器像素，其中所述挡光层与所述挡光插塞之间不存在间隙。
50.本公开实施例的一种图像传感器像素，其中所述挡光层和所述挡光插塞包括连续
结构。
51.本公开实施例的一种图像传感器像素，其中所述连续结构由金属或多层制成。
52.本公开实施例的一种图像传感器像素，其中所述挡光层和所述挡光插塞通过包含金属材料的物理气相沉积(pvd)的工艺形成，所述工艺包含以下两个操作：通过经由穿过所述介电层的接入开口用所述金属材料填充所述介电层下方的底切体块来形成所述挡光层，以及通过用所述金属材料填充所述接入开口来形成所述挡光插塞。
53.本公开实施例的一种图像传感器像素，其中形成所述挡光层和所述挡光插塞的所述工艺进一步包含：在物理气相沉积之前，执行所述介电层的刻蚀以界定所述接入开口和所述介电层下方的所述底切体块。
54.本公开实施例的一种图像传感器像素，其中所述介电层包含第一材料的接近所述电荷存储器件的第一介电层和第二材料的远离所述电荷存储器件的第二介电层，且执行刻蚀包含：执行刻蚀穿过所述第一介电层和所述第二介电层以暴露所述电荷存储器件的非选择性刻蚀，所述非选择性刻蚀界定所述接入开口；且在所述非选择性刻蚀之后，执行选择性地刻蚀所述第二材料下方的所述第一材料以界定所述底切体块的选择性刻蚀。
55.本公开实施例的一种图像传感器像素，其中所述第一材料包括硼磷硅玻璃(bpsg)且所述第二材料包括等离子体增强型四乙氧基硅烷(pe-teos)。
56.本公开实施例的一种图像传感器像素，进一步包括：快门栅极晶体管，经连接以重置所述感光性器件；电荷转移路径，包含转移栅极晶体管，来自所述感光性器件的电荷通过所述转移栅极晶体管转移到电荷存储器件；以及读出电路，配置成读出存储在所述电荷存储器件中的电荷。
57.在另一说明性实施例中，图像传感器包括如紧接的先前段落中所阐述的图像传感器像素的阵列。
58.在另一说明性实施例中，公开一种为图像传感器像素的电荷存储器件提供光屏蔽的方法，所述图像传感器像素包含感光性器件和电荷存储器件以及第一介电层和第二介电层，所述第一介电层由第一材料制成且覆盖感光性器件和电荷存储器件，且所述第二介电层由与第一材料不同的第二材料制成且覆盖第一介电层。方法包含：执行非选择性刻蚀穿过第二介电层以界定穿过第二介电层且穿过第一介电层以暴露电荷存储器件的接入开口；在非选择性刻蚀之后，执行选择性地刻蚀第二材料下方的第一材料以界定至少在电荷存储器件上方横向延伸的底切体块的选择性刻蚀；以及在非选择性刻蚀之后，执行挡光材料的物理气相沉积(pvd)以填充接入开口和底切体块，从而形成覆盖电荷存储器件和挡光插塞的挡光层。
59.在另一说明性实施例中，一种装置包含电荷存储器件、挡光层、介电层以及挡光插塞。挡光层设置在电荷存储器件上方。介电层设置在挡光层上方。挡光插塞设置在电荷存储器件上方且穿过介电层以提供对电荷存储器件的电接入。挡光层和挡光插塞包括连续结构。在一些实施例中，挡光层与挡光插塞之间不存在间隙。在一些说明性实例中，连续结构可由金属或多层制成。
60.前文概述若干实施例的特征以使得本领域的普通技术人员可更好地理解本公开的各方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或达成相同优点的其它工艺和结构的基础。本领域的技
术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。