用于通过第三载波时钟域在集成电路之间传送两个差分编码的客户端时钟域的电路和方法与流程

用于通过第三载波时钟域在集成电路之间传送两个差分编码的客户端时钟域的电路和方法
1.本发明涉及以多个时钟域运行的集成电路系统。更具体地，本发明涉及用于通过第三载波时钟域在集成电路之间传送两个差分编码的客户端时钟域的电路和方法。


背景技术：

2.在现有的设备实现方式中，背板或中间板使用一个物理引脚在两个单独的板之间承载时序。对于现有的pll实现方式，一根物理线只能承载用于一个时钟域的频率/相位/时间信息。有时需要在一根物理线上承载用于两个独立时钟域的频率/相位/时间信息；例如，synce时钟域和ptp时钟域的频率/相位/时间信息。一个简单的解决方案是将电线的数量从一根增加到两根，但由于设备设计的现有部署和反向兼容性，这并非始终可行。
3.现有解决方案包括可从加利福尼亚州圣何塞的集成设备技术公司(integrated device technology,inc)获得的8a34003系统同步器集成电路。该实现方式采用一种输入-输出信号格式，该种格式组合了两个时钟域的频率/相位/时间信息，使用一个时钟域的时钟信号作为载波，另一个时钟域的时钟信号作为客户端。该8a34003信号格式不支持第三时钟域。这种现有解决方案的一个缺点是，通过要求两个时钟信号中的一个信号成为载波、另一个信号作为客户端，它会引入不良影响，包括：载波可能消失(如果到该设备的输入断开)；载波可能动态更改源；载波可能存在瞬变或可能不稳定；并且载波可能与客户端存在很大的频率偏移。所有这些不良影响都会导致客户端性能下降，并且可能导致产生系统噪声以及不符合系统要求的噪音传送性能。


技术实现要素：

4.根据本发明的一个方面，一种用于经由载波时钟域中的载波时钟信号在第一集成电路和第二集成电路之间传送第一客户端时钟域中的第一客户端时钟信号和第二客户端时钟域中的第二客户端时钟信号的方法包括：向第一集成电路提供稳定的参考时钟源；在第一集成电路中，从稳定的参考时钟源中生成载波时钟信号，并且将所生成的载波时钟信号锁相到该稳定的参考时钟源；向第一集成电路提供第一客户端时钟域中的第一客户端时钟信号；将第一客户端时钟信号dpll锁相到第一客户端时钟信号；向第一集成电路提供第二客户端时钟域中的第二客户端时钟信号；将第二客户端时钟信号dpll锁相到第二客户端时钟信号；锁存第一客户端时钟信号的当前相位，并且将自该第一客户端时钟信号的最后锁存的相位以来的该第一客户端时钟信号的相位变化编码为第一位位置中的第一相位字信息；锁存第二客户端时钟信号的当前相位，并且将自该第二客户端时钟信号的最后锁存的相位以来的该第二客户端时钟信号的相位变化编码为与该第一位位置不同的第二位位置中的第二相位字信息；以及调制载波信号以生成第一相位字信息和第二相位字信息以及非相位字信息，并通过单线在指定的子帧时隙中将该第一相位字信息和第二相位字信息以及非相位字信息从第一集成电路发送到第二集成电路。
5.根据本发明的一个方面，在第一集成电路中生成载波时钟信号并对该载波时钟信
号进行锁相包括在第一集成电路中的载波时钟信号锁相环中生成载波时钟信号；向第一集成电路提供第一客户端时钟信号包括向第一集成电路中的第一客户端时钟信号锁相环提供第一客户端时钟信号；以及向第一集成电路提供第二客户端时钟信号包括向第一集成电路中的第二客户端时钟信号锁相环提供第二客户端时钟信号。
6.根据本发明的一个方面，将第一客户端时钟信号和第二客户端时钟信号的相位变化编码到载波时钟信号上包括通过调制载波时钟信号的边沿的时序来对表示第一客户端时钟信号和第二客户端时钟信号的相位变化的多个位进行编码，从而改变载波时钟信号的占空比以表示每个位的值。
7.根据本发明的一个方面，调制该载波时钟信号的边沿的时序从而改变载波时钟信号的占空比包括调制载波时钟信号的下降沿的时序。
8.根据本发明的一个方面，调制载波时钟信号的下降沿的时序包括设置载波时钟信号的下降沿的时序以创建小于50％的占空比来表示第一数字位值，并且设置载波时钟信号的下降沿的时序以创建50％的占空比来表示第二数字位值。
9.根据本发明的一个方面，该方法进一步包括设置载波时钟信号的下降沿的时序以创建大于50％的占空比来表示标记位。
10.根据本发明的一个方面，将第一客户端时钟信号的相位变化编码在第一位位置中包括将第一客户端时钟信号的相位变化编码在第一相位字中；以及将第二客户端时钟信号的相位变化编码在与第一位位置不同的第二位位置中包括将第二客户端时钟信号的相位变化编码在第二相位字中。
11.根据本发明的一个方面，该方法进一步包括将来自tod计数器的当日时间(tod)信息编码到与第一位位置和第二位位置不同的第三位位置中的载波时钟信号上。
12.根据本发明的一个方面，将当日时间(tod)信息编码到第三位位置中的载波时钟信号上包括将当日时间(tod)信息编码为第一非相位字信息。
13.根据本发明的一个方面，该方法进一步包括将来自消息传递信道的数据编码到与第一位位置和第二位位置不同的第四位位置中的载波时钟信号上以及第三位位置中的第一非相位字信息上。
14.根据本发明的一个方面，将来自消息传递信道的数据编码到第四位位置中的载波时钟信号上包括将来自消息传递信道的数据编码为第二非相位字信息。
15.根据本发明的一个方面，该方法进一步包括：在第二集成电路中通过单线接收来自第一集成电路的所调制的载波时钟信号；从所调制的载波时钟信号中解码出第一客户端时钟信号相对于载波时钟信号的相位变化；将第一客户端时钟信号的所解码的相位变化提供给第一客户端时钟信号锁相环；从所调制的载波时钟信号中解码出第二客户端时钟信号相对于载波时钟信号的相位变化；将第二客户端时钟信号的所解码的相位变化提供给第二客户端时钟信号锁相环；以及将在第二集成电路中接收的载波时钟信号提供给载波时钟信号锁相环。
16.根据本发明的一个方面，一种用于通过载波时钟信号在第一集成电路和第二集成电路之间传送第一客户端时钟信号和第二客户端时钟信号的系统包括：第一集成电路，该第一集成电路耦合到第二集成电路；载波时钟信号锁相环，该载波时钟信号锁相环位于第一集成电路中，该载波时钟信号锁相环具有输入端，该输入端耦合到载波时钟域的参考频
率源；第一客户端时钟信号锁相环，该第一客户端时钟信号锁相环位于第一集成电路中，该第一客户端时钟信号锁相环具有输入端，该输入端耦合到第一客户端时钟信号；第二客户端时钟信号锁相环，该第二客户端时钟信号锁相环位于第一集成电路中，该第二客户端时钟信号锁相环具有输入端，该输入端耦合到第二客户端时钟信号；编码器电路，该编码器电路位于第一集成电路中，该编码器电路被配置为：将关于第一客户端时钟信号相对于载波时钟信号的相位变化的信息编码到第一位位置中的载波时钟信号上，将关于第二客户端时钟信号相对于载波时钟信号的相位变化的信息编码到与第一位位置不同的第二位位置中的载波时钟信号上，以及将带有关于第一客户端时钟信号和第二客户端时钟信号的相位变化的所编码的信息的载波时钟信号通过单根通信线从第一集成电路传输到第二集成电路。
17.根据本发明的一个方面，编码器电路还被配置为：将tod信息编码到载波时钟信号上；以及将来自消息传递信道的数据编码到载波时钟信号上。
18.根据本发明的一个方面，该系统进一步包括：解码器电路，该解码器电路位于第二集成电路中，该解码器电路被配置为：在第二集成电路中通过单根通信线从第一集成电路接收带有关于第一客户端时钟信号和第二客户端时钟信号的相位变化的所编码的信息的载波时钟信号；从载波时钟信号中解码出第一客户端时钟信号的相位变化信息；以及从载波时钟信号中解码出第二客户端时钟信号的相位变化信息；并且该系统进一步包括载波时钟信号锁相环，该载波时钟信号锁相环位于第二集成电路中，该载波时钟信号锁相环具有输入端，该输入端耦合到解码器电路以接收该载波时钟信号；第一客户端时钟信号锁相环，该第一客户端时钟信号锁相环具有输入端，该输入端耦合到解码器以接收第一客户端时钟信号的所解码的相位变化信息；和第二客户端时钟信号锁相环，该第二客户端时钟信号锁相环具有输入端，该输入端耦合到解码器以接收第二客户端时钟信号的所解码的相位变化信息。
19.根据本发明的一个方面，该解码器进一步被配置为：从载波时钟信号中解码出该tod信息；以及从载波时钟信号中解码出来自消息传递信道的数据。
附图说明
20.下面将参考实施方案和附图更详细地解释本发明，附图中示出：
21.图1是根据本发明的一方面的包括两个集成电路的集成电路系统的简化框图，以示出用于通过载波时钟域在集成电路之间传送两个差分编码的客户端时钟域之间的时钟信号的例示性方法；
22.图2是示出了用于在载波时钟域中传输数据的例示性编码方法的波形图；
23.图3是示出了根据本发明的一方面的用于在集成电路之间传递第一时钟域的相位、第二时钟域的相位以及包括tod和消息传递信道的非相位信息的例示性信息帧顺序的可能排列的图表；
24.图4是示出了图3的子帧中的200位非相位字数据的示例性排列的图表；
25.图5是示出了图4中的200位非相位字数据的可能排列的图表，示出了根据本发明的一个方面的可以如何将30位用户数据排列在消息传递信道中的非限制性示例；
26.图6是示出了根据本发明的一方面的用于在第一集成电路和第二集成电路之间通过载波时钟域编码和发送来自第一编码的客户端时钟域和第二编码的客户端时钟域的数
据的例示性方法的流程图；并且
27.图7是示出了根据本发明的一方面的用于在第二集成电路中解码数据的例示性方法的流程图。
具体实施方式
28.本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
29.根据本发明的一个例示性实施方案，提供了一种接口，该接口可以在单线上传达信息，诸如但不限于ocxo频率、同步以太网(synce)频率和ptp频率、相位和当日时间(tod)。本发明可以用于传达其他信息。该接口被设计成在满足下一代wan联网设备中芯片对芯片和板对板时序连接的所有要求的同时，最大限度地减少pcb迹线。
30.本发明适用于采用三个时钟域的系统中。载波时钟信号源自稳定的源(例如，本地恒温晶体振荡器)。载波时钟信号用作相应第一第二客户端时钟域和第二客户端时钟域的第一客户端时钟信号和第二客户端时钟信号的基线参考。载波时钟信号也用作编码器和解码器两者的主时钟。通过调制载波时钟信号的属性(诸如振幅)或者载波时钟信号的下降沿或上升沿的时序(位置)，通过载波时钟信号编码关于第一客户端时钟信号和第二客户端时钟信号的相关信息，以传送有关第一客户端时钟信号和第二客户端时钟信号的所编码的信息。
31.在本发明的一个例示性实施方案中，该调制允许每个载波时钟信号周期编码逻辑0(如果下降沿或上升沿早于预期，则例如创建25/75占空比)、逻辑1(如果下降沿或上升沿处于正常位置，则创建50/50占空比)、或标记(如果下降沿或上升沿晚于预期，则创建例如75/25占空比)。本领域普通技术人员将容易观察到，根据本发明的被分配用于编码逻辑0、逻辑1和标记名称的相对时序或其他属性是任意的，并且选择分配哪些主要是设计选择的问题。
32.所编码的信息是表示第一客户端时钟信号自上次其被记录以来的相位变化的多个位。关于第二客户端时钟信号的相位变化信息以与第一客户端时钟信号的相位变化信息相同的方式被编码。
33.本发明提供了通过单根物理线从多个客户端时钟域传送关于频率/相位/时间信息等信息的能力。这减少了应用中在诸如模块化底盘系统中背板上的集成电路之间或在电路板上的集成电路之间所需的导线/迹线数量。术语时钟域是指一组时钟信号，该组时钟信号被锁频并且任选地由pll锁相在一起。因此，时钟域中的时钟信号不一定具有相同的标称频率，但是，因为该时钟信号被锁频并且任选地由pll锁相在一起，所以所有信号都具有相同的频率偏移，如下所定义的。
34.首先参考图1，简化框图示出了根据本发明的一个方面的包括两个集成电路的系统10，以示出用于通过载波时钟域在相应集成电路之间传送关于来自两个客户端时钟域的时钟信号的频率/相位/时间信息的例示性方法。
35.本发明的系统10包括两部分，括号12中所指示的编码器部分和括号14中所指示的解码器部分。
36.位于编码器部分12中的第一集成电路16包括载波数字锁相环(dpll)18，该dpll被
锁定到诸如恒温晶体振荡器(ocxo)20的输出时钟信号等稳定的参考时钟源，以在其输出端生成载波时钟信号22。
37.synce dpll 24被锁定到诸如synce时钟信号26的第一客户端时钟信号，并且ptp dpll 28被锁定到诸如来自由ptp时钟信号30表示的ptp从机的第二客户端时钟信号。在示例性实施方案中从gps接收器接收的1脉冲每秒(pps)信号通过线路32输入。gps被图示为全球导航卫星系统(gnss)的非限制性实施方案，并且特别考虑来自任何gnss的时序输入，尽管其他源也是可能的。主机软件34通过诸如spi/i2c 36等总线发送当日时间(tod)设置信号和用户消息。tod设置信号被发送到tod计数器38。
38.相位字和非相位字编码器40以周期性间隔锁存或记录非相位字信息，该非相位字信息包括诸如从tod计数器38获得的tod信息、载波时钟信号22和来自dpll 24的synce信号之间的频率偏移、载波时钟信号22与来自ptp dpll 28的ptp信号之间的频率偏移以及从主机软件34发送的用户消息内容等信息。频率偏移信息以万亿分之几表示，并且可以例如通过以下方式获得：统计载波时钟信号22每一些周期数的synce时钟信号26的实际周期数(或ptp时钟信号30的实际周期数)，并将该实际周期数与每该载波时钟周期数的synce时钟标称周期数(或ptp时钟标称周期数)进行比较。如果没有方差，则偏移量为零，如果有方差，则偏移量可以用万亿分之几表示。作为示例，在2,000个2khz载波时钟周期期间发生的25mhz synce时钟周期数应为2,500万。如果实际数量为25,000,006，则差异为 6/25,000,000。如果实际数量为24,999,994，则差异为-6/25,000,000。两者都可以用万亿分之几(ppt)或百万分之几(ppm)来表示。根据本发明的一个例示性实施方案，如图4和图5中所示，该字段可以容纳的最大值为1953ppm，即1,953,000,000ppt。
39.相位字和非相位字编码器40还以周期性间隔锁存或记录并确定相位字信息，该相位字信息包括从dpll 24输出的synce时钟信号的当前相位(φ)与从dpll 24输出的由相位字和非相位字编码器40最后锁存的synce时钟信号的相位之间的差，以及来自ptp dpll 28的输出时钟信号的当前相位(φ)与来自ptp dpll 28的由相位字和非相位字编码器40最后锁存的输出ptp时钟信号的相位之间的差。然后，相位字和非相位字编码器40以通过调制载波时钟信号(在一个实施方案，通过调制载波时钟的下降(或上升)沿的脉冲宽度)创建的格式，将所有这些信息编码为多个单独的位，如将在本文所见。根据本发明的一个方面，所编码的信息通过单线42被发送。
40.解码器部分14中的第二集成电路44包括相位字和非相位字解码器46，该相位字和非相位字解码器解码在集成电路16中的相位字和非相位字编码器40中编码的非相位字和相位字信息。
41.载波dpll 48在线路50上生成参考时钟信号，该参考时钟信号由于其被锁相到载波时钟信号22而被锁频到编码器部分中的恒温晶体振荡器(ocxo)20的输出时钟信号。在图1的示例性实施方案中，dpll 48的输出频率被示出为与ocxo 20的输出端的频率相同，但是本领域普通技术人员将理解，dpll 48的输出频率不必与ocxo 20的输出端的标称频率相同并且可以是在解码器端最有用的任何标称频率。解码器部分14中的载波dpll 48同步/锁定到从编码器部分12接收的载波时钟信号22，从而确保解码器部分14与编码器部分12共享同一相位/时间参考。这是有价值的，因为所承载的关于载波上的客户端时钟信号的信息是相对于载波时钟信号22的。
42.synce dpll 52驱动synce时钟信号54，并且ptp dpll 56驱动ptp时钟信号58。ptp 1pps信号通过线路60被驱动出。在解码器部分14中运行的主机软件62可以从tod计数器64中读取所接收的tod信息，该tod计数器从相位字和非相位字解码器46接收该tod信息。tod计数器64通过诸如spi/i2c 66等总线与主机软件62通信。用户消息也通过总线66从相位字和非相位字解码器46提供给主机软件62。
43.从以上描述中可以看出，图1的集成电路系统10利用三个时钟信号，每个时钟信号与相应的时钟域相关联。源自稳定源(恒温本地振荡器(ocxo)20)的载波时钟信号22在第一集成电路16中被用作用于相位字和非相位字编码器40的基线参考，以对两个客户端时钟信号进行编码。
44.载波时钟信号22也用作用于synce dpll 52的主时钟稳定源，该synce dpll在线路54上生成synce时钟输出信号。通过使用在信道中(即，通过前述调制方案)编码的相位字信息和载波dpll 48的相位的组合，synce dpll 52同步/锁定到通过载波时钟信号22编码的synce时钟信号26。通过使用通过前述调制方案编码的相位字信息和载波dpll 48的相位的组合，ptp dpll 56同步/锁定到ptp时钟信号30。ptp dpll 56在线路58上输出ptp时钟信号，并且在线路60上输出ptp 1pps信号。在解码器部分14中运行的主机软件62通过总线66接收tod信息和用户消息。
45.现在参考图2，在附图标号70处指示的波形图示出了一种可以通过调制载波时钟信号22的下降沿位置通过载波时钟信号22对信息进行编码的方式。根据本发明的例示性实施方案，如果下降沿早于预期，该调制允许每个载波时钟信号周期(下降沿)编码逻辑0，从而创建25/75占空比，如附图标号72所示；如果下降沿处于正常位置，则编码逻辑1，从而创建50/50占空比，如附图标号74所示；或者如果下降沿晚于预期，则编码标记，从而创建75/25占空比，如附图标号76所示。本领域普通技术人员将理解，定义了0逻辑状态、1逻辑状态和标记的特性的占空比是任意的，并且25/75占空比、50/50占空比和75/25占空比可以用于表示0逻辑状态、1逻辑状态和标记的其他组合。
46.所编码的信息表示如上所述的相位字信息和非相位字信息两者，因此以载波时钟信号22的占空比调制的形式在第一集成电路16和第二集成电路44之间被传送。
47.在本发明的一个例示性实施方案中，载波时钟信号22是锁频到ocxo 20的2khz时钟信号。ocxo 20的频率通常比载波时钟信号22的频率高数千倍。
48.编码器部分12中的载波dpll 18可以锁定到ocxo 20，从而具有与ocxo 20相同的长期频率精度。2khz载波时钟信号22由锁频到其本地ocxo 20的载波dpll 18生成。在本发明的一个示例性实施方案中，每隔2,000个载波周期，相位字和非相位字编码器40就生成一次超帧，该超帧以指示超帧开始的两个75％占空比脉冲开始。应当理解，使用2khz载波时钟信号以及每隔2,000个载波周期就使用一次超帧并不意味着以任何方式进行限制，可以在不超出范围的情况下利用用于载波时钟信号频率22和超帧中位数两者的其他值。
49.相位字和非相位字编码器40保存每个超帧的第一标记脉冲的上升沿的准确ptp域tod。然后，该相位字和非相位字编码器将该tod插入到超帧中的非相位字位中，如图4和图5中列举的。
50.周期性地，在一个示例性实施方案中为每秒75次，相位字和非相位字编码器40分别锁存ptpdpll 28和synce dpll 24的当前相位信息，并确定自最后一个相位信息被锁存
以来的相位变化。该相位字和非相位字编码器将这些相位变化插入到超帧数据中的预定义时隙中，特别是每个子帧的ptp相位字和synce相位字字段的时隙中。
51.在示例性实施方案中，载波时钟信号22的上升沿的时间间隔相等并且具有低抖动，而载波时钟信号22的下降沿被调制成传达如本文所述的数据。在本发明的一个实施方案中，该数据是2,000位超帧的连续流，具有1hz的超帧速率。在一个示例性实施方案中，每个超帧包含200位非相位字数据、900位ptp相位字数据和900位synce相位字数据。
52.在本发明的一个实施方案中，2,000位超帧由25个帧(每帧80位)组成。如图3所描绘的，在该实施方案中，每个帧可以分别由26、27和27位的3个子帧组成，每个超帧总共有75个子帧。超帧中的第一个子帧的开端使用2个标记位来标识。
53.本领域普通技术人员将注意到，对于每超帧75个子帧(即，每秒75个子帧)，解码器部分14以75hz的速率接收synce相位更新和ptp相位更新两者。解码器部分14中的synce dpll 52和ptp dpll 56可以与其将锁定到75hz时钟信号大致相同的方式锁定到这些相位更新流。
54.在本发明的一个示例性实施方案中，200位的非相位字数据可以如图4中所描绘般排列。图3中所示的位字段在一个超帧中重复25次。另外，图5是示出了图4中的200位非相位字数据的可能布置的图表，示出了根据本发明的一个方面的30位用户数据可以如何布置在消息传递信道中的非限制性示例。
55.相位字和非相位字解码器46接收2khz载波时钟信号，并通过观察两个连续的标记脉冲来达到超帧对齐。
56.相位字和非相位字解码器46使用图4表格中所示的非相位字信息中的引入tod时间位，每秒一次调整tod计数器64中的当日时间。解码器部分14还响应于引入的ptp相位字流对其输出ptp时钟信号58和输出ptp1pps信号60进行锁相，并且响应于引入的synce相位字流对其输出synce时钟信号54进行锁相。
57.如果解码器部分14正在跟踪的载波时钟信号22无法进行活动监控或频率监控，则解码器部分14可以切换到次级信号(例如，导线42的另一个实例，未示出)，或者如果没有次级信号可用，则切换到延期(holdover)。
58.现在参考图6，流程图示出了根据本发明的一个方面的用于在编码器部分12中编码数据的例示性方法80。该方法从附图标号82处开始。
59.在附图标号84处，将诸如ocxo等稳定的参考时钟源提供给第一集成电路。在附图标号86处，在第一集成电路中从该稳定的参考时钟源生成载波时钟信号并将其锁相到稳定的参考时钟源。在附图标号88处，将第一客户端时钟域中的第一客户端时钟信号例如synce客户端时钟信号提供给第一集成电路。在附图标号90处，将第一客户端时钟信号dpll锁相到第一客户端时钟信号，例如将编码器部分12中的synce dpll 24锁相到synce信号26。在附图标号92处，将第二客户端时钟域中的第二客户端时钟信号、例如ptp客户端时钟信号提供给第一集成电路。在附图标号94处，对第二客户端时钟信号dpll进行锁相，例如将ptp dpll 28锁相到ptp时钟30和ptp 1pps 32。
60.在附图标号96处，对第一客户端时钟相位进行锁存，并且确定自第一客户端时钟相位最后一次被锁存/记录以来的相位变化(例如，synce时钟信号相位)，并在相位字和非相位字编码器40中将该相位变化编码为第一位位置中的相位字信息。在附图标号98处，对
第二客户端时钟信号相位进行锁存，并且确定自第二客户端时钟信号相位最后一次被锁存/记录以来的相位变化(例如，ptp时钟信号相位)，并在相位字和非相位字编码器40中将该相位变化编码为第二位位置中的相位字信息。在附图标号100处，对从tod计数器38接收的tod信息进行锁存并将其编码为非相位字信息。在附图标号102处，在相位字和非相位字编码器40中，对任何接收到的用户消息数据进行锁存并将其编码为非相位字信息。
61.在附图标号104处，优选地对载波时钟信号进行调制以发送标记脉冲。在附图标号106处，对载波时钟信号进行调制，以在指定的子帧时隙中发送所编码的第一客户端时钟信号频率和相位差值、第二客户端时钟信号频率和相位差值、tod和用户消息数据。然后该方法返回到附图标号96，在此处重复通过附图标号96到106执行的顺序。
62.现在参考图7，流程图示出了根据本发明的一个方面的用于在第二集成电路中的解码器部分14中解码数据的例示性方法110。该方法从附图标号112处开始。
63.在附图标号114处，在解码器部分14中通过单线(诸如导线42)从编码器部分12接收所调制的载波时钟信号22，该调制的载波时钟信号22带有第一客户端时钟信号(例如，synce时钟信号26)和第二客户端时钟信号(例如，ptp时钟信号30)的所编码的相位变化。
64.在附图标号116处，从载波时钟信号22中解码出第一客户端时钟信号(例如，synce时钟信号26)的相位变化。在附图标号118处，将第一客户端时钟信号的所解码的相位变化提供给解码器部分14的第二集成电路44中的第一客户端(例如，synce)dpll 52。
65.在附图标号120处，从载波时钟信号22中解码出第二客户端时钟信号(例如，ptp时钟信号30)的相位变化。在附图标号122处，将第二客户端时钟信号的所解码的相位变化提供给解码器部分14的第二集成电路44中的第二客户端(例如，ptp)dpll 56。在附图标号124处，将在解码器部分14中接收的载波时钟信号22提供给解码器部分14的第二集成电路44中的载波dpll 48。然后该方法返回到附图标号114，在此处重复通过附图标号114到124执行的顺序。
66.本发明提供了若干优点。第一，本发明支持通过单个物理引脚/导线/迹线承载的多个时钟信号信息。
67.第二，优选地，相对于已知的、稳定的本地参考(例如，恒温晶体振荡器(ocxo 20))对时钟信号进行编码。这避免了第一时钟信号和第二时钟信号因载波时钟信号的不稳定性而衰减。在现有技术的解决方案中，载波时钟信号来自外部(未知)源，这些源受到频率偏移、相位瞬变的影响并且可能在不同源之间切换。
68.第三，ocxo信号是稳定的本地参考，该本地参考为用于编码器部分12和解码器部分14两者的主振荡器。这避免了在编码器12和解码器14中的一者中对主振荡器进行实例化的需要。
69.第四，关于载波时钟信号对客户端时钟信号进行差分编码，以便压缩信息并将接口的速度保持在极慢的速率，例如2kbps。
70.本发明允许完全符合主要的电信规范，诸如itu-t g.8262、g.8262.1、g.8273.2和g.8273.4。
71.虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。