频率控制电路及电源管理芯片的制作方法

1.本发明涉及电源管理技术领域，尤其涉及一种频率控制电路及包括该频率控制电路的电源管理芯片。


背景技术：

2.近年来，随着电源管理行业的发展，推动了反激变换器的设计方法愈发成熟。目前反激变换器的基本控制方式主要可以分为pwm(pulse width modulation，脉冲宽度调制)和pfm(pulse frequency modulation，脉冲频率调制)两种。其中，pwm模式具有纹波电压小、频率固定、满载效率高的优点；而pfm模式具有轻载效率高，且静态功耗低的优点。如果能够将两者结合起来，对变换器的整体性能将有非常大的提升，pwm-pfm（pulse width modulation-pulse frequency modulation，脉冲宽度调制-脉冲频率调制）模式就是兼具以上两者的优点，在重载时使用pwm控制模式，而在轻载时切换到pfm控制模式，可以在整个负载范围内都达到可观的效率。
3.在实际应用中，开关电源芯片的开关频率都应工作在合理的范围内，若反激变换器芯片的开关频率过高，会导致芯片开关损耗和栅极电荷损失过大；若开关频率过低，芯片将进入音频范围内，会产生较为严重的噪声干扰。因此，在反激变换器芯片中，需要有相应的电路来控制其工作的上限频率和下限频率。


技术实现要素：

4.本发明的主要目的在于提供一种频率控制电路及包括该频率控制电路的电源管理芯片，以实现不同负载下系统调制模式的切换以及对系统频率上下限的控制。
5.为实现上述目的，本发明提供了一种频率控制电路，所述频率控制电路包括用于钳位输入电压的输入运放模块、用于控制输出的电流随钳位电压变化并具有上限电流和下限电流的频率控制模块、用于根据频率控制模块输出的电流控制充电速度的充电模块、用于根据充电模块以不同充电速度充电至基准值对应输出不同占空比的调制信号的输出运放模块，所述输入运放模块的输入端与输入电源连接，所述输入运放模块的输出端与所述频率控制模块的输入端连接，所述频率控制模块的输出端与所述充电模块的充电端连接，所述充电模块的充电端与所述输出运放模块的一输入端连接，所述输出运放模块的另一输入端接入基准信号，所述输出运放模块的输出端作为调制信号的输出端。
6.可选的，所述频率控制模块包括相互连接的电压区间划分单元和电流匹配单元，所述电压区间划分单元具有两输入端，所述输入运放模块具有相应的两输出端，所述电压区间划分单元的两输入端分别与所述输入运放模块的两输出端连接，所述电压区间划分单元将所述输入运放模块输出的钳位电压划分为三个连续区间，所述电流匹配单元根据钳位电压所处的区间，分别输出不同充电电流控制充电模块的充电速度。
7.可选的，所述电压区间划分单元包括第一电流源、第一nmos管、第一电容和第一电阻，所述第一电流源与所述第一电容并联在电源与所述第一nmos管的漏极之间，所述第一
nmos管的栅极作为所述电压区间划分单元的一输入端与所述输入运放模块的一输出端连接，所述第一nmos管的源极作为所述电压区间划分单元的另一输入端与所述输入运放模块的另一输出端连接，所述第一电阻连接在所述第一nmos管的源极与地之间。
8.可选的，所述电流匹配单元包括第一pmos管、第二pmos管和第二电流源，所述第一pmos管的源极与所述第二pmos管的源极均与电源连接，所述第一pmos管的栅极与所述第二pmos管的栅极均与第一nmos管的漏极连接，所述第一pmos管的漏极与所述第一nmos管的源极连接，所述第二电流源连接在电源和所述第二pmos管的漏极之间，所述第二pmos管的漏极作为所述频率控制模块的输出端与所述充电模块的充电端连接。
9.可选的，所述充电模块包括第二nmos管和第二电容，所述第二nmos管的栅极连接置零脉冲信号，所述第二nmos管的漏极与所述第二电容的一端连接并与所述第二pmos管的漏极连接，所述第二nmos管的源极与所述第二电容的另一端连接并接地。
10.可选的，所述输入运放模块包括第一输入运放单元和第二输入运放单元，所述第一输入运放单元的与输入电压连接，所述第一输入运放单元的输出端与所述第一nmos管的栅极连接，所述第二输入运放单元的与钳位电压基准信号连接，所述第二输入运放单元的输出端与所述第一nmos管的源极连接输入运放模块。
11.可选的，所述第一输入运放单元包括第三pmos管、第四pmos管、第五pmos管、第六pmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管和第三电容，所述第三pmos管的栅极与第一电流源偏置电压连接，所述第三pmos管的源极与电源连接，所述第三pmos管的漏极与第四pmos管的源极、第五pmos管的源极连接，所述第五pmos管的栅极连接输入电压，所述第四pmos管的漏极与所述第三nmos管的漏极、栅极连接，所述第五pmos管的漏极与所述第四nmos管的漏极、栅极以及第五nmos管的栅极均连接，所述第六pmos管的栅极与第一电流源偏置电压连接，所述第六pmos管的源极与电源连接，所述第六pmos管的漏极与第五nmos管的漏极、第七nmos管的栅极以及第三电容的一端连接，所述第七nmos管的漏极与电源连接，所述第七nmos管的源极与所述第四pmos管的栅极、第六nmos管的漏极连接并作为所述第一输入运放单元的输出端与所述第一nmos管的栅极连接，所述第三nmos管的源极、第四nmos管的源极、第五nmos管的源极、第六nmos管的源极以及第三电容的另一端均接地，所述第六nmos管的栅极与第二电流源偏置电压连接。
12.可选的，所述第二输入运放单元包括第七pmos管、第八pmos管、第九pmos管、第十pmos管、第十一pmos管、第八nmos管、第九nmos管、第十nmos管、第二电阻和第四电容，所述第七pmos管的栅极与第三电流源偏置电压连接，所述第七pmos管的源极与电源连接，所述第七pmos管的漏极与第八pmos管的源极、第九pmos管的源极连接，所述第九pmos管的栅极连接钳位电压基准信号，所述第八pmos管的漏极与所述第八nmos管的漏极、栅极连接，所述第九pmos管的漏极与所述第九nmos管的漏极、栅极以及第十nmos管的栅极均连接，所述第十pmos管的栅极与第三电流源偏置电压连接，所述第十pmos管的源极与电源连接，所述第十pmos管的源极与电源连接，所述第十pmos管的漏极与第十nmos管的漏极、第十一pmos管的栅极以及第二电容的一端连接，所述第二电阻的另一端与所述第四电容的一端连接，所述第十一pmos管的源极与第六pmos管的漏极连接，所述第八pmos管的栅极作为所述第二输入运放单元的输出端与所述第一nmos管的源极连接，所述第八nmos管的源极、第九nmos管的源极、第十nmos管的源极、第十一pmos管的漏极以及第四电容的另一端均接地。
13.可选的，所述输出运放模块包括第十二pmos管、第十三pmos管、第十四pmos管、第十五pmos管、第十六pmos管、第十一nmos管、第十二nmos管、第十三nmos管以及第十四nmos管，所述第十二pmos管的源极、第十三pmos管的源极以及第十四pmos管的源极均与电源连接，所述第十三pmos管的栅极与漏极以及第十二pmos管的栅极连接，所述第十三pmos管的漏极与所述第十一nmos管的漏极连接，所述第十一nmos管的栅极与所述第十二nmos管的栅极、漏极以及第十五pmos管的漏极连接，所述第十五pmos管的栅极作为所述输出运放模块的一输入端与所述充电模块的充电端连接，所述第十五pmos管的源极与所述第十六pmos管的源极、第十四pmos管的漏极连接，所述第十四pmos管的栅极与所述第一nmos管的漏极连接，所述第十六pmos管的栅极作为所述输出运放模块的另一输入端与基准信号连接，所述第十六pmos管的漏极与所述第十三nmos管的漏极、栅极以及第十四nmos管的栅极连接，所述第十四nmos管的漏极与所述第十二pmos管的漏极连接并作为所述输出运放模块的输出端输出调制信号，所述第十一nmos管的源极、第十二nmos管的源极、第十三nmos管的源极、第十四nmos管的源极均接地。
14.为了解决上述的问题，本发明还提供了一种电源管理芯片，所述电源管理芯片包括如上任一项所述的频率控制电路。
15.采用本发明实施例，具有如下有益效果：通过对本发明提供的频率控制电路的实施，通过频率控制模块根据输入运放模块所钳位的输入电压所处的范围，对应调节充电模块的充电电流，从而调整充电模块充电至输出运放模块的基准信号的充电速度，从而对应调节输出运放模块输出信号的占空比，且充电模块的充电电流具有最大值及最小值，即占空比也具有固定最大值和固定最小值，可以实现系统频率随运算放大器输出电压线性变化并具有上、下界频率的控制电路。
附图说明
16.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.其中：图1为本发明实施例提供的频率控制电路的一种结构框图；图2为本发明实施例提供的频率控制电路的具体电路原理图；图3为本发明实施例提供的频率控制电路的输入-输出工作时序图。
具体实施方式
18.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
19.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛
盾，都应当认为是本说明书记载的范围。
20.请参阅图1，为本发明实施例中频率控制电路的结构示意图，该频率控制电路包括用于钳位输入电压的输入运放模块100、用于控制输出的电流随钳位电压变化并具有上限电流和下限电流的频率控制模块200、用于根据频率控制模块200输出的电流控制充电速度的充电模块300、用于根据充电模块300以不同充电速度充电至基准值对应输出不同占空比的调制信号的输出运放模块400，所述输入运放模块100的输入端与输入电源vdd连接，所述输入运放模块100的输出端与所述频率控制模块200的输入端连接，所述频率控制模块200的输出端与所述充电模块300的充电端连接，所述充电模块300的充电端与所述输出运放模块400的一输入端连接，所述输出运放模块400的另一输入端接入基准信号，所述输出运放模块400的输出端作为调制信号的输出端。
21.在本实施例中，频率控制模块200将输入运放模块100钳位的电压划分为3个连续区间：当钳位电压处于第一区间内，即小于或等于第一值的情况下，此时，频率控制模块200输出的电流值为固定下限值用于对充电模块300进行充电，此时，充电模块300的充电速度最慢，即充电模块300的充电端的电压要达到输出运放模块400的基准值的时间最长，此时，调制信号的占空比最大。
22.当钳位电压处于第二区间内，即大于第一值且小于第二值（第二值大于第一值）的情况下，此时，频率控制模块200输出的电流值将随钳位电压呈线性变化，则充电模块300的充电速度也随电流值变化，即充电模块300的充电端的电压要达到输出运放模块400的基准值的时间也随之变化，此时，调制信号的占空比（小于第一区间时的最大占空比的情况下）可调节。
23.当钳位电压处于第三区间内，即大于或等于第二值的情况下，此时，频率控制模块200输出的电流值为上限值用于对充电模块300进行充电，充电模块300的充电速度最快，即充电模块300的充电端的电压要达到输出运放模块400的基准值的时间最短，此时，调制信号的占空比最小。
24.因此，通过本实施例的频率控制模块200，可以实现系统频率随运算放大器输出电压线性变化并具有上、下界频率的控制电路。
25.进一步地，所述频率控制模块200包括相互连接的电压区间划分单元210和电流匹配单元220，所述电压区间划分单元210具有两输入端，所述输入运放模块100具有相应的两输出端，所述电压区间划分单元210的两输入端分别与所述输入运放模块100的两输出端连接，所述电压区间划分单元210将所述输入运放模块100输出的钳位电压划分为三个连续区间，所述电流匹配单元220根据钳位电压所处的区间，分别输出不同充电电流控制充电模块300的充电速度。
26.具体地，参阅图2，所述电压区间划分单元210包括第一电流源ib、第一nmos管mn1、第一电容c1和第一电阻r1，所述第一电流源ib与所述第一电容c1并联在电源vdd与所述第一nmos管mn1的漏极之间，所述第一nmos管mn1的栅极作为所述电压区间划分单元210的一输入端与所述输入运放模块100的一输出端连接，所述第一nmos管mn1的源极作为所述电压区间划分单元210的另一输入端与所述输入运放模块100的另一输出端连接，所述第一电阻r1连接在所述第一nmos管mn1的源极与地之间。在本实施例中，第一电容c1用于滤波。
27.具体地，所述电流匹配单元220包括第一pmos管mp1、第二pmos管mp2和第二电流源i
min
，所述第一pmos管mp1的源极与所述第二pmos管mp2的源极均与电源vdd连接，所述第一pmos管mp1的栅极与所述第二pmos管mp2的栅极均与第一nmos管mn1的漏极连接，所述第一pmos管mp1的漏极与所述第一nmos管mn1的源极连接，所述第二电流源i
min
连接在电源vdd和所述第二pmos管mp2的漏极之间，所述第二pmos管mp2的漏极作为所述频率控制模块200的输出端与所述充电模块300的充电端连接。
28.具体地，所述充电模块300包括第二nmos管mn2和第二电容c2，所述第二nmos管mn2的栅极连接置零脉冲信号，所述第二nmos管mn2的漏极与所述第二电容c2的一端连接并与所述第二pmos管mp2的漏极连接，所述第二nmos管mn2的源极与所述第二电容c2的另一端连接并接地。在本实施例中，置零脉冲信号为周期性信号。
29.输入运放模块100具有两个输入，一个输入的是输入电压vi，一个输入的是钳位电压基准信号vh，第一nmos管mn1栅极的电压为va,第一nmos管mn1源极的电压为vb。该电路在不同vi下将有不同的工作状态：1、当vi小于或等于v
th
(mn1) ib*r1时，其中，v
th
(mn1)为第一nmos管mn1的阈值电压，第一nmos管mn1栅极的电压va钳位到vi，此时第一nmos管mn1处于亚阈值区，有v
a-vb小于v
th
(mn1)，此时流过第一电阻r1上的电流全部由第一电流源ib提供，第一pmos管mp1上没有电流，因此，第二pmos管mp2上同样没有电流，此时对第二电容c2的充电电流只由第二电流源i
min
所输出的一股小电流提供。
30.2、当vi大于v
th
(mn1) ib*r1，且小于v
gs
(mn1) vh时，其中，v
gs
(mn1)为第一nmos管mn1的栅源电压，第一nmos管mn1栅极的电压va仍将钳位到vi，此时第一nmos管mn1处于饱和区，此时第一nmos管mn1源极电压vb可表示为：（1）对应地，第一pmos管mp1上的电流，也就是第二pmos管mp2上的电流，可以表示为：（2）此时，用于为第二电容c2充电的电流可以表示为i
mp2
，可见，此时给第二电容c2充电的电流是一个随着输入电压vi线性增加的电流。
31.3、当vi大于v
gs
(mn1) vh时，第一nmos管mn1源极的电压vb被钳位到钳位电压基准信号vh，此时，第二pmos管mp2上的电流，即用于为第二电容c2充电的电流可以表示为：（3）根据表达式（3），在输入电压vi大到一定程度之后，即使输入电压vi继续增大，用于为第二电容c2充电的电流也不能继续增大了，则第二电容c2充电的电流具有最小值和最大值。
32.图3展示了该电路工作时的时序图，分别给出了vi分别为0.5v、1v、1.5v、2v时的输出波形，在vi处于0.5v-1v的范围内，可以看到输出高电平时间越来越短，而当vi更高为1.5v或者2v时，可以看到输出的高电平时间更短，且1.5v和2v的高电平时间已经近似相同。
33.进一步地，所述输入运放模块100包括第一输入运放单元110和第二输入运放单元120，所述第一输入运放单元的与输入电压连接，所述第一输入运放单元的输出端与所述第一nmos管mn1的栅极连接，所述第二输入运放单元的与钳位电压基准信号连接，所述第二输入运放单元的输出端与所述第一nmos管mn1的源极连接输入运放模块100。
34.具体地，所述第一输入运放单元110包括第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7和第三电容c3，所述第三pmos管mp3的栅极与第一电流源偏置电压v
b1
连接，所述第三pmos管的源极与电源vdd连接，所述第三pmos管mp3的漏极与第四pmos管mp4的源极、第五pmos管mp5的源极连接，所述第五pmos管mp5的栅极连接输入电压，所述第四pmos管mp4的漏极与所述第三nmos管mn3的漏极、栅极连接，所述第五pmos管mp5的漏极与所述第四nmos管mn4的漏极、栅极以及第五nmos管mn5的栅极均连接，所述第六pmos管的栅极与第一电流源偏置电压v
b1
连接，所述第六pmos管mp6的源极与电源vdd连接，所述第六pmos管mp6的漏极与第五nmos管mn5的漏极、第七nmos管mn7的栅极以及第三电容c3的一端连接，所述第七nmos管mn7的漏极与电源vdd连接，所述第七nmos管mn7的源极与所述第四pmos管mp4的栅极、第六nmos管mn6的漏极连接并作为所述第一输入运放单元110的输出端与所述第一nmos管mn1的栅极连接，所述第三nmos管mn3的源极、第四nmos管mn4的源极、第五nmos管mn5的源极、第六nmos管mn6的源极以及第三电容c3的另一端均接地，所述第六nmos管的栅极与第二电流源偏置电压v
b2
连接。
35.第四pmos管mp4和第五pmos管mp5构成运放第一级输入对，第五pmos管mp5的栅极接整个电路的输入电压vi，第四pmos管mp4的栅极接第一nmos管mn1的栅极va点，第三pmos管mp3作第一级的偏置电流源，第三nmos管mn3和第四nmos管mn4作二极管连接作为第一级的负载，第四nmos管mn4的栅极为第一级的输出，接第五nmos管mn5的栅极，第五nmos管mn5作为第二级的输入管，第六pmos管mp6作第二级的电流偏置，第三电容c3用于频率补偿。
36.具体地，所述第二输入运放单元120包括第七pmos管mp7、第八pmos管mp8、第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11、第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第二电阻r2和第四电容c4，所述第七pmos管的栅极与第三电流源偏置电压v
b3
连接，所述第七pmos管mp7的源极与电源vdd连接，所述第七pmos管mp7的漏极与第八pmos管mp8的源极、第九pmos管mp9的源极连接，所述第九pmos管mp9的栅极连接钳位电压基准信号，所述第八pmos管mp8的漏极与所述第八nmos管mn8的漏极、栅极连接，所述第九pmos管mp9的漏极与所述第九nmos管mn9的漏极、栅极以及第十nmos管mn10的栅极均连接，所述第十pmos管的栅极与第三电流源偏置电压v
b3
连接，所述第十pmos管mp10的源极与电源vdd连接，所述第十pmos管mp10的漏极与第十nmos管mn10的漏极、第十一pmos管mp11的栅极以及第二电容c2的一端连接，所述第二电阻r2的另一端与所述第四电容c4的一端连接，所述第十一pmos管mp11的源极与第六pmos管mp6的漏极连接，所述第八pmos管mp8的栅极作为所述第二输入运放单元120的输出端与所述第一nmos管mn1的源极连接，所述第八nmos管mn8的源极、第九nmos管mn9的源极、第十nmos管mn10的源极、第十一pmos管mp11的漏极以及第四电容c4的另一端均接地。
37.第八pmos管mp8和第九pmos管mp9构成运放第一级输入对，第九pmos管mp9的栅极接钳位电压基准信号，第八pmos管mp8的栅极接第一nmos管mn1的源极vb点，第七pmos管mp7
作第一级的偏置电流源，第八nmos管mn8和第九nmos管mn9作二极管连接作为第一级的负载，第九nmos管mn9的栅极为第一级的输出，接第十nmos管mn10的栅极，第十nmos管mn10作为第二级的输入管，第十pmos管mp10作第二级的电流偏置，第二电阻r2串接第四电容c4用于频率补偿使用。
38.具体地，所述输出运放模块400包括第十二pmos管mp12、第十三pmos管mp13、第十四pmos管mp14、第十五pmos管mp15、第十六pmos管mp16、第十一nmos管mn11、第十二nmos管mn12、第十三nmos管mn13以及第十四nmos管mn14，所述第十二pmos管mp12的源极、第十三pmos管mp13的源极以及第十四pmos管mp14的源极均与电源vdd连接，所述第十三pmos管mp13的栅极与漏极以及第十二pmos管mp12的栅极连接，所述第十三pmos管mp13的漏极与所述第十一nmos管mn11的漏极连接，所述第十一nmos管mn11的栅极与所述第十二nmos管mn12的栅极、漏极以及第十五pmos管mp15的漏极连接，所述第十五pmos管mp15的栅极作为所述输出运放模块400的一输入端与所述充电模块300的充电端连接，所述第十五pmos管mp15的源极与所述第十六pmos管mp16的源极、第十四pmos管mp14的漏极连接，所述第十四pmos管mp14的栅极与所述第一nmos管mn1的漏极连接，所述第十六pmos管mp16的栅极作为所述输出运放模块400的另一输入端与基准信号v
t
连接，所述第十六pmos管mp16的漏极与所述第十三nmos管mn13的漏极、栅极以及第十四nmos管mn14的栅极连接，所述第十四nmos管mn14的漏极与所述第十二pmos管mp12的漏极连接并作为所述输出运放模块400的输出端输出调制信号，所述第十一nmos管mn11的源极、第十二nmos管mn12的源极、第十三nmos管mn13的源极、第十四nmos管mn14的源极均接地。
39.第十五pmos管mp15和第十六pmos管mp16构成比较器第一级输入对，第十六pmos管mp16栅极接外置基准信号作为比较点，第十四pmos管mp14作第一级的偏置电流源，其栅极与第一pmos管mp1的栅极相连，因此，第十四pmos管mp14上的电流由第一pmos管mp1上的电流决定，第十二nmos管mn12和第十三nmos管mn13作二极管连接作为第一级的负载，而后分别和第十一nmos管mn11和第十四nmos管mn14栅极相连，第十三pmos管mp13和第十二pmos管mp12构成有源电流镜作为第十一nmos管mn11和第十四nmos管mn14的负载，第十二pmos管mp12的漏极作为输出运放模块400的输出vo，也是整个电路输出vo。
40.综上所述，给第二电容c2充电的电流在一定范围内将随着输入电压vi的变化而变化，同时具有最大值和最小值，并且，每当置零脉冲信号set将第二电容c2极板上的电压置零之后，第二pmos管mp2上的电流和第二电流源i
min
上的电流一起对第二电容c2充电，当第二电容c2上的电压大于输出运放模块400的基准信号v
t
时，输出运放模块400的输出翻转为低电平，该输出运放模块400的输出可以用于作为后续电路对系统的占空比进行调节，从而实现了对系统频率的线性有界控制。
41.进一步的，本技术还提供了一种电源管理芯片，该电源管理芯片包括上述实施例提供的频率控制电路，通过该频率控制电路可实现系统频率随运算放大器输出电压线性变化并具有上、下界频率。
42.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。