集成组合件内的参考电压产生器的制作方法

1.集成组合件。参考电压产生器。多层面组合件。


背景技术：

2.集成电路可将参考电压用于众多应用。举例来说，参考电压可与电容器板、屏蔽线、数据感测放大器等耦合。
3.可期望以合适方式产生参考电压(vref)使得参考电压是准确且可控的。实例参考电压产生器1000参考图1进行描述。
4.参考电压产生器1000包含串联布置于vdd供应端子1004与vss供应端子1006之间的数个电阻性组件1002。电阻性组件通过开关1008耦合到与增益缓冲器1012相关联的馈送线1010。vref从增益放大器输出。
5.开关1008可用于控制电耦合到馈送线1010的电阻性组件1002的数目，且因此用于控制从增益缓冲器1012输出的vref。
6.集成组合件制造期间的持续目标是增加堆积密度且借此节省有价值的半导体占据面积。期望开发可被堆积到相对于常规参考电压产生器更小的占用面积中的经改进参考电压产生器(也称为参考电压产生电路系统)。


技术实现要素：

7.本公开的一方面提供一种集成组合件，其包括：基底之上的层面；由所述层面支撑的存储器单元；所述存储器单元中的每一者包含电容性单元及晶体管；所述存储器单元的所述个别电容性单元各自包括存储节点电极、板电极及所述存储节点电极与所述板电极之间的电容器电介质材料；及参考电压产生器，其包含由所述层面支撑的电阻性单元；所述电阻性单元类似于所述存储器单元但包括互连单元来代替所述电容性单元，一些邻近电阻性单元的所述互连单元彼此短接。
8.本公开的另一方面提供一种集成组合件，其包括：基底之上的层面；电阻器-分压器-电路系统，其从vdd供应端子延伸到vss供应端子且由所述层面支撑；所述电阻器-分压器-电路系统包含电阻性单元；所述电阻性单元各自包含第一材料的竖直延伸支柱及在所述支柱之上且与所述支柱电耦合的互连单元；所述互连单元中的每一者包含在所述支柱正上方的第一区及从所述第一区横向偏移的第二区；所述第一区具有比所述第二区更低的最底表面；所述支柱从导电区段向上延伸；一些邻近电阻性单元通过所述导电区段彼此电耦合且一些相邻电阻性单元通过所述互连单元彼此电耦合；与所述基底相关联的输出电路；所述输出包含耦合到增益缓冲器的电馈送件，且包含从所述增益缓冲器输出的参考电压；至少两个馈送互连件从所述电阻器-分压器-电路系统延伸到所述电馈送件；沿着所述馈送互连件的开关。
9.本公开的另一方面提供一种集成组合件，其包括：基底之上的层面；电阻器-分压器-电路系统，其从vdd供应端子延伸到vss供应端子且由所述层面支撑；所述电阻器-分压
器-电路系统包含竖直延伸区段及水平延伸于所述竖直延伸区段之间的电阻性单元；所述竖直延伸区段包含第一区段及第二区段；所述第二区段包括竖直交替的宽区及窄区；所述电阻性单元各自包含第一材料的水平延伸支柱；第一材料的所述支柱从所述第一区段延伸到所述第二区段且与所述第二区段的所述宽区水平对准；与所述基底相关联的输出电路；所述输出包含耦合到增益缓冲器的电馈送件且包含从所述增益缓冲器输出的参考电压；及至少一个馈送互连件，其从所述电阻器-分压器-电路系统延伸到所述电馈送件。
附图说明
10.图1是现有技术参考电压产生器的示意图。
11.图2是实例多层面组合件的图解侧视图。
12.图3a是多层面组合件内的存储器单元的实例布置的图解侧视图。
13.图3b是实例参考电压产生器的图解侧视图。
14.图3b-1是表示图3b的实例参考电压产生器的图解示意图。
15.图3c是实例参考电压产生器的图解侧视图。
16.图3c-1是表示图3c的实例参考电压产生器的图解示意图。
17.图3d是实例参考电压产生器的图解侧视图。
18.图4a是多层面组合件内的存储器单元的实例布置的图解侧视图。
19.图4b是实例参考电压产生器的图解侧视图。
20.图4b-1是表示图4b的实例参考电压产生器的图解示意图。
21.图4c是实例参考电压产生器的图解侧视图。
22.图4c-1是表示图4c的实例参考电压产生器的图解示意图。
具体实施方式
23.一些实施例包含经配置以并入到呈节省沿着组合件的基底层阶的有价值的半导体占据面积的布置的多层面集成组合件中的参考电压产生器。参考图2到4描述实例实施例。
24.参考图2，说明实例多层面(多层级、多层阶)组合件200。组合件包括竖直堆叠的层级(层阶、层面)布置10a到e。竖直堆叠布置可包含任何合适数目个层级，且可包含少于所展示的层级数目或多于所展示的层级数目。一般来说，多层级布置将包含至少两个层级。
25.层级10a到e可在不同半导体裸片内，或层级中的至少两者可在相同半导体裸片内。
26.底部层级10a可包含控制电路系统及/或感测电路系统(例如，可包含字线驱动器、感测放大器等)；且在一些应用中可包括cmos电路系统。上层级(层级10b到e)可包含存储器阵列。各个层级内的存储器阵列可彼此相同(例如，全都可为dram阵列)，或可彼此不同(例如，一些可为dram阵列，而其它是nand阵列)。而且，上层级中的一或多者可包含控制电路系统或其它逻辑电路系统。
27.在一些实施例中，底部层级10a可对应于半导体基底12。基底12可包括半导体材料；且可(例如)包括单晶硅，基本上由单晶硅组成或由单晶硅组成。基底12可称为半导体衬底。术语“半导体衬底”意味着包括半导电材料的任何构造，包含(但不限于)块状半导电材
料，例如半导电晶片(单独或以包括其它材料的组合件)及半导电材料层(单独或以包括其它材料的组合件)。术语“衬底”是指任何支撑结构，包含(但不限于)上文描述的半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含(例如)耐火金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多者。
28.在一些实施例中，层级10b是包括大量存储器单元(例如，数百、数千、数十万、数百万等)的存储器层级(存储器层面)。在一些实施例中，参考电压产生器(图2中未展示)可经配置以具有沿着层级10b的上部及沿着基底12(层级10a)的下部。沿着层级10b的部分可包含类似于存储器层级10b内的存储器单元的电阻性单元(元件、组件)，且在一些实施例中可被视作经修改存储器单元。实例参考电压产生器在图3b、3c、3d、4b及4c中展示。
29.在描述实例参考电压产生器之前，描述多层面组合件内的存储器单元的布置是有用的。图3a展示包括实例存储器单元的图2的实例多层面组合件200的区，其中所展示的区包括基底12(层级10a)及基底12之上的层级10b。
30.数字线16沿着层级(层阶)10b延伸且与基底12内的感测放大器电路系统(sa)18电耦合(即，感测放大器电路系统与基底12相关联或以其它方式由基底12支撑)。
31.数字线16可包括任何合适的导电组合物；例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。
32.存储器单元14在数字线16之上。存储器单元中的每一者包含与电容器32耦合的晶体管30。
33.晶体管30中的每一者包含竖直延伸的沟道材料支柱20(其中仅一者被标记)及可操作地接近于沟道材料支柱的门控结构(门控区、晶体管栅极)22，其中仅门控结构22的耦合件在图3a中标记。
34.沟道材料支柱20可包括半导体材料。支柱20的半导体材料可包括任何合适组合物；且在一些实施例中可包括硅、锗、iii/v半导体材料(例如磷化镓)、半导体氧化物等中的一或多者、基本上由其组成或由其组成；其中术语iii/v半导体材料是指包括选自元素周期表的iii及v族的元素的半导体材料(其中iii及v族是旧命名法，且现在称为元素周期表的13及15族)。
35.支柱20中的每一者包括门控区22之间的沟道区15，包括沟道区上方的上源极/漏极区17，且包括沟道区下方的下源极/漏极区19。
36.上及下源极/漏极区可在晶体管30的操作期间通过沟道区彼此耦合。明确来说，门控区22可经耦合到字线wl1到wl4。字线(明确来说，沿着字线的晶体管栅极)可被视作可操作地邻近于(可操作地接近于)沟道区使得施加到个别字线的充足电压将感应出电场，其使通过相关联沟道区的电流能将相关联沟道区的相对侧上的源极/漏极区彼此电耦合。如果到字线的电压低于阈值电平，那么电流将不流过沟道区，且沟道区的相对侧上的源极/漏极区将不会彼此电耦合。通过施加到字线的电压电平对源极/漏极区的耦合/解耦的选择性控制可称为源极/漏极区的门控耦合。
37.门控区22可视作通过栅极电介质材料28与沟道材料支柱20间隔开。栅极电介质材料可包括任何合适组合物，例如(举例来说)二氧化硅、氧化铝、氧化铪等中的一或多者。
38.尽管门控区22中的两者被展示为与晶体管30中的每一者相关联，但在其它实施例中门控区可以其它配置提供。例如，在晶体管内且沿着沟道材料支柱的一个侧仅可存在一个门控区。作为另一实例，门控区可以全环绕栅极配置完全环绕沟道材料支柱20延伸。
39.在所说明的实施例中，沿着晶体管30中的一者的沟道区的电流使沟道区上方的电容器32能与沟道区下方的数字线16电耦合。
40.电容器(电容性单元)32各自包含存储电极23、板电极24及电极23与24之间的绝缘材料(电容器电介质材料)26。
41.电极23及24可包括任何合适导电组合物；例如(举例来说)各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。
42.绝缘材料26可包括任何合适组合物，且在一些实施例中可包括二氧化硅、氧化铝、氮化硅、氧化铪等中的一或多者。
43.绝缘材料25环绕门控区22延伸。绝缘材料25可包括任何合适组合物；且可例如包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。在一些应用中绝缘材料25可与栅极电介质材料26相同，且在其它应用中可与栅极电介质材料26不同。
44.存储器单元14可经并入到任何合适存储器中，且在一些实施例中可对应于dram(动态随机存取存储器)单元。
45.图3b展示参考电压产生器210的实例实施例，其中此参考电压产生器利用来自图3a的存储器层级10b的经修改存储器单元14。
46.参考电压产生器210经形成于集成组合件200内。参考电压产生器210包括沿着层级10b的上部32且包括与基底12(层级10a)相关联的下部34。下部34在层级10b之下，且在一些实施例中可视作由基底12的半导体材料支撑，其可包含其中下部包括延伸到基底12的半导体材料中的组件的实施例。
47.上部包括电阻性组件36(标记为36a及36b)。电阻性组件中的每一者包含一对电阻性单元38a及38b。电阻性单元38a及38b包含类似于存储器单元14(图3a)的支柱20的竖直延伸支柱40。
48.门控区22邻近于支柱40。图3b的门控区22可具有与存储器单元14(图3a)的门控区22相同的配置及组合物。
49.电阻性单元38a及38b由导电区段42(标记为42a、42b及42c)支撑。此类导电区段可包括与图3a的数字线16相同的材料，且可对应于此数字线材料的斩切区。导电区段42可由层面10b的绝缘材料支撑。未展示此类绝缘材料以便简化图式。
50.互连单元44跨电阻性单元38a及38b延伸且将此类单元彼此电耦合(即，将邻近电阻性单元38a及38b彼此短接)以形成电阻性组件36。在一些实施例中，互连单元44可视作取代存储器单元14(图3a)的电容性单元32。在一些实施例中，电阻性组件36中的每一者可视作包括通过互连单元44彼此直接互连的一对邻近(相邻)电阻性单元38a及38b。
51.在一些实施例中，电阻性单元38a及38b可分别称为组件36内的第一及第二电阻性单元，且在所展示的实施例中经形成为彼此电串联。另外，所说明的组件36a及36b经形成为彼此电串联。
52.电阻性组件36可称为第一电阻性组件36a及第二电阻性组件36b。电阻性组件36a
及36b经提供于vdd供应端子212与vss供应端子214之间，且可视作类似于上文参考图1描述的组件1002。
53.电阻器-分压器-电路(电阻-供应-电路、电压-分压器-电路)216可视作包括电阻性组件36、导电区段42及互连单元44。
54.导电区段42可视作对应于导电互连件42a、42b及42c。在一些实施例中，互连件42b可称为将第一电阻性组件36a串联耦合到第二电阻性组件36b的第一导电互连件。互连件42a可称为vdd供应端子212与第一电阻性组件36a之间的第二导电互连件，且互连件42c可称为第二电阻性组件36b与vss供应端子之间的第三导电互连件。
55.尽管所说明的实施例包括两个电阻性组件36，但在其它实施例中可存在提供于参考电压产生器210内的更多的电阻性组件。因此，除了所说明的互连件42a到c之外，可存在更多的导电互连件。
56.在一些实施例中，电阻性单元38可各自被视作包含第一材料(例如沟道材料)的竖直延伸支柱40，且包括支柱之上且与支柱电耦合的互连单元44。互连单元包含在支柱正上方的第一区66及从第一区横向偏移的第二区68。第一区66具有最底(最低)表面67，而第二区具有最底表面69。在所说明的实施例中，最低表面67在最低表面69下方。
57.支柱40从导电区段42向上延伸。一些邻近电阻性单元38通过导电区段(明确来说，来自相邻电阻性结构36的单元38)彼此电耦合，而其它邻近电阻性单元通过互连单元44(明确来说，彼此相同的电阻性结构36内的单元38)彼此电耦合。在所说明的实施例中，电阻性组件36a及36b可视作经提供于vdd与vss供应端子之间的行中，且通过导电区段42及互连单元44的耦合沿着电阻性组件的行相继交替。
58.开关46经提供为与基底12相关联(其中术语“与基底相关联”意味着此类开关由基底支撑，且可或可不具有延伸到基底的半导体材料中的组件)。在所说明的实施例中，开关46对应于第一开关sw1 46a及第二开关sw2 46b。第一开关46a经耦合到导电互连件42b，且第二开关46b经耦合到导电互连件42c。开关46可类似于上文参考图1描述的开关1008。尽管仅展示两个开关46，但在其它实施例中如果存在多于两个电阻性组件36那么可存在多于两个开关。
59.输出电路48经提供为以与基底12相关联。输出电路包含将输入提供到增益缓冲器52的电馈送件50。第一馈送互连件54a从第一开关46a延伸到电馈送件50，且第二馈送互连件54b从第二开关46b延伸到电馈送件50。
60.参考电压(vref)从增益放大器输出。参考电压可类似于上文参考图1描述的参考电压。
61.在一些实施例中，应认识到，支柱40及门控区22可视作被并入到类似于图3a的晶体管30的晶体管60中。然而，可期望晶体管60经配置以始终处于导通操作模式中。因此，支柱40可包括导电材料，且在一些实施例中可包括重掺杂沟道材料。沟道材料可与用于存储器单元(图3a)的支柱20中的沟道材料相同，但重掺杂可有效地使支柱40充分导电使得晶体管60始终有效地导通。替代地，支柱40可包括被耗尽掺杂的半导体材料(例如p型掺杂硅)，且门控区22可电接地使得晶体管60始终有效地导通。
62.互连单元44包括电容器电介质材料26、上电极(板电极)24及存储节点电极(存储电极)23，其中存储节点电极提供电阻性单元38a及38b之间的电耦合。在一些实施例中，电
阻性组件36的融合存储节点结构23可视作对应于代替存储器单元14(图3a)的存储节点电极23提供的导电结构(导电区段)58。在一些实施例中，导电区段58可称为第二导电区段以将其与第一导电区段42区分开。
63.电容器电介质材料26、导电结构58及板电极24一起包括与电阻性组件36耦合的电容性组件(电容性元件、电容器)62。
64.图3b-1示意性说明上文参考图3b描述的参考电压产生器210。
65.与图3b及3b-1的实施例的电容性单元36相关联的电容器62可有利地缓解与参考电压产生器210相关联的非所要电压波动。在其它实施例中，可省略电容器62。例如，图3c展示类似于图3b的参考电压产生器的参考电压产生器210，但其中互连单元44包括导电结构64来代替图3b的结构58及24。在一些实施例中，导电结构64可视作取代存储器单元14(图3a)的存储节点电极23、电容器电介质材料26及板电极24的导电块。
66.导电结构64可在组合物方面是同质的(如展示)或可包括两种或更多种不同组合物的叠层。在一些实施例中，可省略电介质材料26(图3b)以形成导电结构64。在其它实施例中，电介质材料可经处理使得其变得泄漏及/或导电。
67.图3c-1示意性说明图3c的参考电压产生器210。
68.图3b及3c的实施例展示与馈送互连件54中的每一者相关联的相同数目个电阻性组件。在其它实施例中，与馈送互连件中的一者相关联的电阻性组件的数目可不同于与馈送互连件中的一者相关联的电阻性组件的数目。例如，图3d展示一实例实施例，其中馈送互连件54a、54b、54c及54d分别与导电区段42b、42d、42e及42f耦合；且其中单个电阻性组件36经耦合到馈送互连件中的三者(明确来说，三个互连件54a、54c及54d)，而一对电阻性组件36(明确来说，36b及36c)与第四馈送互连件(明确来说，馈送互连件54b)耦合。
69.具有与馈送互连件中的每一者相关联的相同数目个组件的图3b及3c的实施例可在其中期望在所有开关46之间具有相同电阻量的一些应用中是有利的。相比之下，图3d的实施例可在其中期望具有与开关46中的一或多者相关联的大电阻量及与开关中的其它者相关联的较小电阻量的应用中是有利的。图3d的实施例可使跨参考电压产生器内的个别开关的电阻能够针对特定应用个别地定制。
70.图2的多层面组合件可沿着层面10b到10e中的一或多者包含图3a中展示的类型的存储器单元，且可包括与下层面10b及基底12(层面10a)相关联的图3b、3c及3d的参考电压产生器中的任一者。尽管多层面组合件被展示为在基底12之上具有四个层面，但在其它实施例中，多层面组合件可在基底上具有不同数目个层面。一般来说，多层面组合件将包括基底12之上的至少一个层面。
71.图4a展示包括与基底12(层级10a)之上的存储器层面10b相关联的另一布置的存储器单元14的集成组合件300的部分。所说明的存储器单元包括类似于上文参考图3a描述的晶体管及电容器的晶体管30及电容器32。然而，图4a所说明的晶体管及电容器水平(横向)延伸而非竖直延伸。晶体管包括上文参考图3a描述的沟道材料20，且包括门控区22。门控区可沿着相对于图4a的横截面图延伸出入页面的字线。
72.电容器包括存储节点23、电容电介质材料26及板电极24。在图4a的实施例中，板电极24共享于板电极的第一侧(所说明的左侧)上的电容器与板电极的相对第二侧(所说明的右侧)上的电容器之间。
73.数字线16a到d沿着存储器单元14竖直延伸，且与和基底12相关联的感测放大器电路系统18a到d(sa1到sa4)耦合。
74.图4b展示参考电压产生器310的实例实施例，其中此参考电压产生器利用来自图4a的存储器层级10b的经修改存储器单元14。
75.参考电压产生器310包括沿着层级10b的上部32且包括与基底12(层级10a)相关联的下部34。下部34在层级10b之下，且在一些实施例中可视作由基底12的半导体材料支撑。
76.上部包括电阻性组件(电阻性分组)36a到d。尽管展示四个电阻性分组，但在其它实施例中，可存在多于四个电阻性分组或少于四个电阻性分组。一般来说，将存在至少两个电阻性分组36。在一些实施例中，所说明的电阻性分组36a到d可分别称为第一、第二、第三及第四电阻性分组。
77.电阻性分组36中的每一者包含相对于彼此并联布置的数个电阻性单元38。电阻性单元38包含水平延伸支柱40及邻近于支柱40的门控区22。图4b的门控区22可具有与存储器单元14(图4a)的区22相同的配置及组合物。支柱40可包括上文相对于图3b的支柱40描述的组合物中的任一者。
78.电阻性单元38横向介于第一竖直延伸导电区段42与第二竖直延伸导电区段64之间。导电区段42类似于图4a的数字线16，且区段64取代电容器32的存储节点电极23、电容器电介质材料26及板电极24。在一些实施例中，区段64可视作对应于图3b的互连单元44的互连单元。
79.在一些实施例中，区段42及64可分别称为第一及第二竖直延伸区段。所说明的第二区段64包括沿着竖直方向彼此交替的宽区76及窄区78。支柱40与宽区76水平对准。所说明的第一区段42沿着此类第一区段的整个竖直范围维持基本上均匀宽度。
80.在所展示的实施例中，第一及第二区段42及64经布置成包含一对第一区段(例如42a及42b)之间的一对第二区段(例如64a及64b)的重复图案。
81.在所说明的实施例中，绝缘材料70经提供以将板电极24分割成竖直延伸导电区段64。绝缘材料70可包括任何合适组合物，且在一些实施例中可包括二氧化硅、氮化硅、氧化铝等中的一或多者。
82.导电互连件(导电区段)72a到e经提供以将各个区段42及64彼此耦合，且将外区段42与供应端子212及214耦合。在所展示的实施例中，导电互连件72b可视作将第一电阻性分组36a与第二电阻性分组36b串联耦合的第一导电互连件。导电互连件72a可视作vdd供应端子212与第一电阻性分组36a之间的第二导电互连件。互连件72c到e中的任一者可视作第二电阻性分组36b与vss供应端子214之间的第三导电互连件。
83.在一些实施例中，将相邻竖直延伸区段42彼此互连的区段72可称为将邻近第一区段42彼此横向接合的第一互连区段，且将相邻竖直延伸区段64彼此互连的区段72可称为将邻近第二区段64彼此横向接合的第二互连区段。因此，区段72c是第一互连区段的实例，且区段72b是第二互连区段的实例。
84.开关46a到d(sw1到sw4)与基底12相关联且与互连件72b到e耦合。尽管展示四个开关，但可存在多于四个开关或少于四个开关。一般来说，将存在与基底12相关联的至少两个开关46。
85.输出电路48经提供以与基底12相关联。输出电路包含将输入提供到增益缓冲器52
的电馈送件50。馈送互连件54a到d分别从开关46a到d延伸到电馈送件50。
86.参考电压(vref)从增益放大器输出。参考电压可类似于上文参考图1描述的参考电压。
87.支柱40及门控区22可经并入到类似于上文参考图3b描述的晶体管的晶体管60中，且可经适当配置以始终处于导通操作模式中。此配置可包含上文参考图3b描述的方法中的任一者。
88.在一些实施例中，电阻器-分压器-电路(电阻-供应-电路、电压-分压器-电路)316可视作包括电阻性组件36、导电区段42及64及互连单元72。此电阻器-分压器-电路(电阻-供应-电路、电压-分压器-电路)与层面10b相关联。
89.图4b-1示意性说明上文参考图4b描述的参考电压产生器310。此展示相对于彼此并联布置的电阻性单元38，其中电阻性组件36中的每一者包括多个电阻性单元38。图4b-1的示意性说明还展示电阻性组件36相对于彼此串联布置。
90.尽管所说明的配置包括电阻性单元38的四个层级，但应理解，在其它实施例中，可存在电阻性单元38的不同数目个层级。例如，在一些实施例中，在电阻性组件36中的每一者内可存在电阻性单元38的八个层级、16个层级、32个层级、64个层级等。
91.在一些实施例中，晶体管60可用于控制到个别电阻性单元38的电流(即，可用作控制到个别电阻性单元的流的开关)。因此，支柱40可包括与用于图4a的存储器单元14中的相同的沟道材料，且此沟道材料可利用门控区22进行门控。图4c展示其中晶体管60经配置以用作用于控制电阻性单元38的电操作的开关的实例配置。在此配置中，可从基底区12省略与图4b的配置相关联的大多数开关46。代替地，仅提供单个开关46，且此仅用于连接电阻性结构316与增益放大器52或将电阻性结构316与增益缓冲器断开。图4c的开关46是任选的，且在一些应用中可省略。
92.图4c-1示意性说明上文参考图4c描述的参考电压产生器310。暗区经提供以说明晶体管60是控制通过电阻性单元38的电流的有源晶体管。
93.上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意味着由半导体衬底支撑的电子电路)；且可经并入到电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为广泛范围系统中的任一者，例如(举例来说)相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
94.除非另外指定，否则本文中描述的各种材料、物质、组合物等可用现在已知或尚待开发的任何合适方法来形成，包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
95.术语“电介质”及“绝缘”可用于描述具有绝缘电性质的材料。在本公开中，所述术语被视为同义词。在一些例子中利用术语“电介质”，而在其它例子中利用术语“绝缘”(或“电绝缘”)，在本公开内可提供语言变动以简化所附权利要求书内的前置基础，且不用于指示任何显著化学或电差异。
96.在本公开中可利用术语“电连接”及“电耦合”两者。所述术语被视为同义词。在一些例子中利用一个术语且在另一例子中利用另一术语可能是为了在本公开内提供语言变
化以简化之后的权利要求书内的前置基础。
97.图中的各个实施例的特定定向仅出于说明性目的，且在一些应用中所述实施例可相对于所展示定向旋转。本文中所提供的描述及所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，无论所述结构是呈附图的特定定向还是相对于此定向旋转。
98.除非另外指示，否则所附说明的横截面视图仅展示横截面的平面内的特征，且不展示横截面的平面后的材料以便简化附图。
99.当一结构在上文被称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或也可存在中介结构。相比之下，当一结构被称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非另外明确陈述)，而是指示直立对准。
100.结构(例如层、材料等)可被称为“竖直延伸”以指示所述结构通常从底层基底(例如衬底)向上延伸。竖直延伸结构可基本上正交于所述基底的上面延伸，或不正交于所述基底的上面延伸。术语“基本上竖直”意味着在合理的制造及测量公差内是竖直。在一些实施例中，竖直延伸结构可延伸到相对于底层基底的水平表面的竖直的
±
10
°
内。
101.结构(例如层、材料等)可称为“水平延伸”以指示所述结构通常沿着与底层基底(例如衬底)的上面相同的方向。水平延伸结构可基本上平行于所述基底的上面延伸，或不平行于所述基底的上面延伸。术语“基本上平行”意味着在合理的制造及测量公差内是平行。在一些实施例中，水平结构可延伸到相对于底层基底的水平表面的竖直的
±
10
°
内。
102.一些实施例包含集成组合件，其具有基底之上的层面且具有由所述层面支撑的存储器单元。所述存储器单元中的每一者包含电容性单元及晶体管。所述存储器单元的所述个别电容性单元各自具有存储节点电极、板电极及所述存储节点电极与所述板电极之间的电容器电介质材料。参考电压产生器包含由所述层面支撑的电阻性单元。所述电阻性单元类似于所述存储器单元但包含互连单元来代替所述电容性单元。一些邻近电阻性单元的所述互连单元彼此短接。
103.一些实施例包含包括基底之上的层面的集成组合件。电阻器-分压器-电路系统(电阻-供应-电路系统、电压-分压器-电路系统)从vdd供应端子延伸到vss供应端子且由层面支撑。电阻器-分压器-电路系统(电阻-供应-电路系统、电压-分压器-电路系统)包含电阻性单元。电阻性单元中的每一者包含第一材料的竖直延伸支柱及在支柱之上且与支柱电耦合的互连单元。互连单元中的每一者包含在支柱正上方的第一区及从第一区横向偏移的第二区。第一区具有比第二区更低的最底表面。支柱从导电区段向上延伸。一些邻近电阻性单元通过导电区段彼此电耦合，且一些相邻电阻性单元通过互连单元彼此电耦合。输出电路与基底相关联。输出包含耦合到增益缓冲器的电馈送件且包含从增益缓冲器输出的参考电压。至少两个馈送互连件从电阻器-分压器-电路系统延伸到电馈送件。开关沿着馈送互连件。
104.一些实施例包含包括基底之上的层面的集成组合件。电阻器-分压器-电路系统从vdd供应端子延伸到vss供应端子且由层面支撑。电阻器-分压器-电路系统包含竖直延伸区段及水平延伸于竖直延伸区段之间的电阻性单元。竖直延伸区段包含第一区段及第二区段。第二区段包括竖直交替的宽区及窄区。电阻性单元各自包含第一材料的水平延伸支柱。第一材料的支柱从第一区段延伸到第二区段且与第二区段的宽区水平对准。输出电路与基
底相关联。输出包含耦合到增益缓冲器的电馈送件且包含从增益缓冲器输出的参考电压。至少一个馈送互连件从电阻器-分压器-电路系统延伸到电馈送件。
105.根据法规，本文中所公开的标的物已用或多或少特定于结构及方法特征的语言进行描述。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所公开的部件包括实例实施例。因此，权利要求书应按字面意义提供全部范围，且应根据等同原则适当地解译。