成像元件、成像传感器、摄像机系统以及包括摄像机系统的设备的制作方法

1.本发明涉及一种成像元件、成像传感器、摄像机系统以及包括摄像机系统的设备。


背景技术：

2.最近，图像传感器包括过多的成像元件作为像素。由于许多成像元件必须布置在面积有限的图像传感器中，因此需要进行成像元件的小型化。具体地，需要按比例减少安装在手机等移动设备上的成像传感器，因此布置在此类成像传感器中的成像元件必须进行小型化。通常，成像元件越小，电光性能越差。与此相反，用户需要质量更高的图像。
3.光电二极管通常用作成像传感器的成像元件。光电二极管将照射到其上的光转换为电荷。通过读取转换后的电荷作为电信号，可以检测照射到相应光电二极管上的光的强度并将其构建为图像。
4.光电二极管的一个重要特性是用于在光照射到光电二极管上时转换的电荷的容量上限，即满阱容量(full well capacity，fwc)。如果成像元件并且因此光电二极管变小，则fwc减小。fwc是光电二极管可以存储的最大信号电荷。因此，fwc减小会导致动态范围缩小。由于动态范围较小的成像传感器具有较窄的纬度，因此很难在不受曝光条件影响的情况下获得高质量图像。
5.图17示出了包括具有掩埋型光电二极管结构的传统光电二极管的成像元件900的横截面视图。如果利用电子作为信号电荷，则在硅等p型半导体基板或p型阱902上设置n型区域和所述n型区域上的p 型区域，以形成光电二极管904。n 型浮动扩散区域906设置在邻近光电二极管904的位置。传输栅极908设置在光电二极管904与浮动扩散区域906之间。用于读取来自光电二极管904的信号的检测节点(未示出)直接或通过放大器连接至浮动扩散区域906。尽管图17示例性地示出了利用电子作为信号电荷的配置，但应当注意的是，如果利用空穴作为信号电荷，则相应区域的导电类型与图17的示例相反。
6.当光照射到成像元件900中的光电二极管904上时，光电二极管904将光转换为电子，并将所述电子作为光电二极管信号电荷存储。在完成曝光之后，对传输栅极908施加相对较高的电压，并将光电二极管904中存储的光电二极管信号电荷传输至浮动扩散区域906。可以通过读取检测节点上的光电二极管信号电荷，来检测照射到成像元件900上的光的强度。
7.此类成像传感器900减少了在光不照射时产生并用作噪声的暗电流。然而，成像传感器900的小型化导致fwc减小，并且因此缩小了动态范围。为了增大fwc，例如，提出了横向溢出集合电容(lateral overflow integrated，lofic)结构(例如，专利出版物1)。
8.图18示出了具有lofic结构的成像元件1000。成像元件1000包括：光电二极管1004；浮动扩散区域1006；第一传输栅极1008，设置在光电二极管1004与浮动扩散区域1006之间。用于复位光电二极管1004和浮动扩散区域1006中剩余电荷的复位晶体管1023连接至浮动扩散区域1006。检测节点1026通过放大器1022和行选通晶体管1024连接至浮动扩散区
域1006。因此，此类元件用作与图17所示的传统成像元件900类似的掩埋型光电二极管结构。此外，存储电容器1014通过溢出栅极1016连接至光电二极管1004。存储电容器1014通过第二传输栅极1018连接至浮动扩散区域1006。
9.当光照射到成像元件1000的光电二极管1004上时，光电二极管1004将光转换为电子，并将所述电子作为光电二极管信号电荷存储。如果光电二极管信号电荷超过光电二极管1004的fwc，则通过溢出栅极1016将不再存储在光电二极管1004中的电荷传输至存储电容器1014，并将其作为存储信号电荷存储在存储电容器1014中。在完成曝光之后，成像元件1000通过第一传输栅极1008将光电二极管信号电荷传输至浮动扩散区域1006。如上所述，光电二极管信号电荷具有少量暗电流噪声。然后，成像元件1000通过第二传输栅极1018将存储信号电荷传输至浮动扩散区域1006。存储信号电荷中包含的由暗电流引起的噪声大于光电二极管信号电荷的噪声。然而，由于光电二极管信号电荷与存储信号电荷分开读取，因此存储信号电荷的暗电流噪声并不重要。由于具有lofic结构的成像元件在利用存储电容器中存储的较大存储信号电荷的同时利用具有减小的暗电流噪声的光电二极管信号电荷，因此可以扩大成像元件的动态范围。
10.然而，已知具有lofic结构的成像元件具有较大的读取噪声，例如kt/c噪声。由于存储信号电荷无法从存储电容器完全传输至检测节点，因此无法通过相关双取样(correlated double sampling，cds)来读取存储信号电荷。因此，产生不可忽略的kt/c噪声。当从读取光电二极管信号电荷切换到读取光电二极管信号电荷和存储信号电荷的总信号电荷时，kt/c噪声较大会使信号退化。
11.现有技术出版物
12.1.美国专利申请，公开号为us 2008/0036888
13.2.日本未审查专利申请，首次公开号为2004-111590


技术实现要素：

14.本发明需要解决的问题
15.本发明需要解决的问题是提供一种成像元件，所述成像元件可以将要读取的存储信号电荷完全传输至浮动扩散区域，以降低由具有lofic结构的成像元件的存储电容器引起的kt/c噪声。
16.解决问题的方法
17.根据本发明的第一方面，在一个实施例中，成像元件包括：基板或阱；掩埋型光电二极管，设置在所述基板或所述阱上；浮动扩散区域，设置在所述基板或所述阱上；第一传输栅极晶体管，设置在所述掩埋型光电二极管与所述浮动扩散区域之间，所述第一传输栅极晶体管将所述掩埋型光电二极管产生的光电二极管信号电荷传输至所述浮动扩散区域；一个或多个栅控存储设备，设置在所述基板或所述阱上，用于将所述掩埋型光电二极管产生的信号电荷作为存储信号电荷存储；存储控制栅极，设置在邻近所述栅控存储设备的位置；溢出路径，设置在所述掩埋型光电二极管与所述栅控存储设备之间，用于将所述存储信号电荷从所述掩埋型光电二极管传输至所述栅控存储设备；检测节点，连接至所述浮动扩散区域，其中，所述光电二极管信号电荷和所述存储信号电荷可以在所述检测节点处读取；控制所述栅控存储设备，以通过施加到所述存储控制栅极的电压来改变可存储电荷容量。
18.根据本发明的所述第一方面，在另一个实施例中，所述栅控存储设备和所述光电二极管设置在所述基板或所述阱的同一侧。
19.根据本发明的所述第一方面，在另一个实施例中，所述栅控存储设备堆叠在所述光电二极管上。
20.根据本发明的所述第一方面，在另一个实施例中，所述成像元件还包括第二传输栅极晶体管，所述第二传输栅极晶体管设置在所述栅控存储设备与所述浮动扩散区域之间；其中，通过所述第二传输栅极晶体管将所述存储信号电荷传输至所述浮动扩散区域，并在所述检测节点处读取所述存储信号电荷。
21.根据本发明的所述第一方面，在另一个实施例中，通过所述溢出路径、所述光电二极管和所述第一传输栅极晶体管将所述存储信号电荷传输至所述浮动扩散区域，并在所述检测节点处读取所述存储信号电荷。
22.根据本发明的所述第一方面，在另一个实施例中，所述第一传输栅极晶体管是平面型晶体管。
23.根据本发明的所述第一方面，在另一个实施例中，所述第二传输栅极晶体管是平面型晶体管。
24.根据本发明的所述第一方面，在另一个实施例中，所述第一传输栅极晶体管是垂直型晶体管。
25.根据本发明的所述第一方面，在另一个实施例中，所述第二传输栅极晶体管是垂直型晶体管。
26.根据本发明的所述第一方面，在另一个实施例中，所述第一传输栅极晶体管是鳍型晶体管。
27.根据本发明的所述第一方面，在另一个实施例中，所述第二传输栅极晶体管是鳍型晶体管。
28.根据本发明的所述第一方面，在另一个实施例中，所述溢出路径是掺杂区域。
29.根据本发明的所述第一方面，在另一个实施例中，所述溢出路径具有晶体管结构；所述溢出路径的导电性通过施加到栅极的电压来控制。
30.根据本发明的所述第一方面，在另一个实施例中，所述栅控存储设备具有平面型mos结构。
31.根据本发明的所述第一方面，在另一个实施例中，所述栅控存储设备具有沟槽型mos结构。
32.根据本发明的所述第一方面，在另一个实施例中，所述栅控存储设备具有鳍型mos结构。
33.根据本发明的所述第一方面，在另一个实施例中，将所述存储信号电荷与所述光电二极管信号电荷相加，并在所述检测节点处读取所述存储信号电荷。
34.根据本发明的所述第一方面，在另一个实施例中，首先在所述检测节点处仅读取所述光电二极管信号电荷，然后将所述存储信号电荷与所述光电二极管信号电荷相加，并在所述检测节点处读取所述存储信号电荷。
35.根据本发明的所述第一方面，在另一个实施例中，以预定义增益仅读取所述光电二极管信号电荷，然后将所述存储信号电荷与所述光电二极管信号电荷相加，并以较低增
益读取所述存储信号电荷。
36.根据本发明的第二方面，在一个实施例中，全局快门成像元件包括：基板或阱；掩埋型光电二极管，设置在所述基板或所述阱上；全局内存，设置在所述基板或所述阱上；全局内存控制栅极，设置在邻近所述全局内存的位置；第三传输栅极晶体管，设置在所述掩埋型光电二极管与所述全局内存之间，所述第三传输栅极晶体管将所述掩埋型光电二极管产生的光电二极管信号电荷传输至所述全局内存；栅控存储设备，设置在所述基板或所述阱上；溢出路径，设置在所述全局内存与所述栅控存储设备之间，所述溢出路径将从所述全局内存溢出的信号电荷作为存储信号电荷传输至所述栅控存储设备；浮动扩散区域，设置在所述基板或所述阱上；第一传输栅极晶体管，设置在所述全局内存与所述浮动扩散区域之间，所述第一传输栅极晶体管将所述全局内存中存储的信号电荷作为全局内存信号电荷传输至所述浮动扩散区域；检测节点，连接至所述浮动扩散区域，其中，所述全局内存信号电荷和所述存储信号电荷在所述检测节点处读取；控制所述栅控存储设备和所述全局内存，以分别通过施加到所述存储控制栅极和所述全局内存控制栅极的电压来改变可存储电荷容量。
37.根据本发明的所述第二方面，在另一个实施例中，所述溢出路径具有晶体管结构；所述溢出路径的导电性通过施加到所述晶体管结构的栅极的电压来控制。
38.根据本发明的所述第二方面，在另一个实施例中，所述溢出路径是掺杂区域。
39.根据本发明的所述第二方面，在另一个实施例中，通过所述溢出路径、所述全局内存、所述第一传输栅极晶体管和所述浮动扩散区域，将所述栅控存储设备中存储的所述存储信号电荷传输至所述检测节点。
40.根据本发明的所述第二方面，在另一个实施例中，所述栅控存储设备包括平面型mos结构。
41.根据本发明的所述第二方面，在另一个实施例中，所述栅控存储设备包括沟槽型mos结构。
42.根据本发明的所述第二方面，在另一个实施例中，所述栅控存储设备包括鳍型mos结构。
43.根据本发明的所述第二方面，在另一个实施例中，将所述存储信号电荷与所述全局内存信号电荷相加，并在所述检测节点处读取所述存储信号电荷。
44.根据本发明的所述第二方面，在另一个实施例中，首先在所述检测节点处仅读取所述全局内存信号电荷，然后将所述存储信号电荷与所述全局内存信号电荷相加，并在所述检测节点处读取所述存储信号电荷。
45.根据本发明的所述第二方面，在另一个实施例中，以预定义增益仅读取所述全局内存信号电荷，然后将所述存储信号电荷与所述全局内存信号电荷相加，并以较低增益读取所述存储信号电荷。
46.根据本发明的第三方面，在一个实施例中，高动态范围成像传感器包括具有各种灵敏度的像素，每个像素包括根据上述实施例中任一项所述的成像元件或根据上述实施例中任一项所述的全局快门成像元件。
47.根据本发明的第四方面，在一个实施例中，成像传感器包括白色子像素，每个白色子像素包括根据上述实施例中任一项所述的成像元件或根据上述实施例中任一项所述的
全局快门成像元件。
48.根据本发明的第五方面，在一个实施例中，成像传感器包括补色子像素，每个补色子像素包括根据上述实施例中任一项所述的成像元件或根据上述实施例中任一项所述的全局快门成像元件。
49.根据本发明的第六方面，在一个实施例中，成像传感器包括全局快门像素，每个全局快门像素包括根据上述实施例中任一项所述的全局快门成像元件。
50.根据本发明的第七方面，在一个实施例中，摄像机系统包括根据上述实施例中任一项所述的成像传感器。
51.根据本发明的第八方面，在一个实施例中，设备包括根据上述实施例中任一项所述的摄像机系统。
附图说明
52.图1示出了本发明的一个实施例提供的成像元件的平面图；
53.图2示出了图1所示的成像元件沿线aa’的横截面视图；
54.图3示出了图1和图2所示的成像元件的电路图；
55.图4示出了表示图1至图3所示的成像元件的操作的时序图。
56.图5a示出了图1至图3所示的成像元件在图4所示的曝光期间的电位的示意图；
57.图5b示出了图1至图3所示的成像元件在读取图4所示的光电二极管信号电荷期间的电位的示意图；
58.图5c示出了图1至图3所示的成像元件在读取图4所示的光电二极管信号电荷和存储信号电荷期间的电位的示意图；
59.图6示出了本发明的另一个实施例提供的成像元件的横截面视图；
60.图7示出了本发明的另一个实施例提供的成像元件的横截面视图；
61.图8示出了本发明的另一个实施例提供的成像元件的横截面视图；
62.图9示出了本发明的另一个实施例提供的成像元件的横截面视图；
63.图10示出了本发明的一个实施例提供的全局快门成像元件的平面图；
64.图11示出了图10所示的全局快门成像元件沿点线的横截面视图；
65.图12示出了表示图10和图11所示的全局快门成像元件的操作的时序图；
66.图13a示出了图10和图11所示的全局快门成像元件在曝光期间的电位的示意图；
67.图13b示出了图10和图11所示的全局快门成像元件在将存储信号电荷传输至栅控存储设备期间的电位的示意图；
68.图13c示出了图10和图11所示的全局快门成像元件在读取全局内存信号电荷期间的电位的示意图；
69.图13d示出了图10和图11所示的全局快门成像元件在将存储信号电荷从栅控存储设备传输至全局内存期间的电位的示意图；
70.图13e示出了图10和图11所示的全局快门成像元件在读取全局内存信号电荷和存储信号电荷期间的电位的示意图；
71.图14示出了本发明的一个实施例提供的成像元件的电路图；
72.图15示出了本发明的一个实施例提供的成像元件的平面图；
73.图16示出了图15所示的成像元件的电路图；
74.图17示出了具有掩埋型光电二极管结构的传统成像元件的横截面视图；
75.图18示出了具有lofic结构的传统成像元件的电路图。
实施例
76.在下文中，结合附图描述了本发明各实施例。在本文中，相同或相似的符号表示相同或相似的元素。
77.图1示出了本发明的一个实施例提供的成像元件100的平面图。图2示出了图1所示的成像元件100沿线aa’的横截面视图。图3示出了图1和图2所示的成像元件100的电路图。
78.成像元件100包括：基板或阱102，包括硅等p型半导体；光电二极管104，包括n型区域和p 型区域，所述n型区域设置在基板或阱102上，所述p 型区域在垂直于基板或阱102的表面的方向上邻近所述n型区域并且设置在基板或阱102的表面上；浮动扩散区域106，包括n 型区域，所述n 型区域与光电二极管104隔开预定义距离；第一传输栅极108，设置在光电二极管104与浮动扩散区域106之间，并且设置在基板或阱102的表面上。光电二极管104具有掩埋型光电二极管结构。
79.成像元件100还包括：溢出路径110，包括n-型区域，所述n-型区域连接至光电二极管104的n型区域；栅控存储设备112，与光电二极管104隔开预定义距离，并且包括n-型区域，所述n-型区域连接至溢出路径110；存储控制栅极114，在垂直于基板或阱102的表面的方向上邻近栅控存储设备112，并且设置在基板或阱102的表面上；浮动扩散区域120，与栅控存储设备112隔开预定义距离，并且包括n 型区域；第二传输栅极118，设置在栅控存储设备112与浮动扩散区域120之间，并且设置在基板或阱102的表面上。因此，栅控存储设备112和存储控制栅极114具有平面型mos结构。尽管图3示出了包括一个栅控存储设备112的成像元件100，但是成像元件100可以包括多个栅控存储设备112，例如，所述多个栅控存储设备112并联连接、串联连接或阵列连接。浮动扩散区域120可以连接至浮动扩散区域106，也可以与浮动扩散区域106集成。图3示出了包括与浮动扩散区域106集成的浮动扩散区域120的配置。
80.通过使用扩散和离子注入等各种掺杂技术，可以将n型区域、n 型区域、n-型区域、p型区域和p 型区域制备为掺杂区域。
81.尽管图1和图2中未示出，但是可提供vdd电压的复位晶体管123可以连接至浮动扩散区域(106、120)。浮动扩散区域(106、120)可以直接或通过放大器122和行选通晶体管124连接至检测节点126，如图3所示。
82.第一传输栅极108形成的第一传输栅极晶体管、第二传输栅极118形成的第二传输栅极晶体管、放大器122、复位晶体管123和行选通晶体管124可以包括在成像元件100中，并且可以是传统平面型晶体管。在其它实施例中，可以采用各种晶体管，例如垂直型晶体管(包括堆叠型晶体管和沟槽型晶体管)和鳍型晶体管。
83.结合图4以及图5a至图5c讨论成像元件100的操作。图4示出了表示成像元件100的操作的时序图1100，图5a至图5c示出了表示光电二极管104、具有第一传输栅极108的第一传输栅极晶体管、栅控存储设备114和具有第二传输栅极118的第二传输栅极晶体管的电位的图表。
84.在图4中，执行复位光电二极管104的步骤1102。接通复位晶体管123，并对第一传输栅极108和第二传输栅极118施加相对较高的电压(例如，上拉第一传输栅极108和第二传输栅极118)。对存储控制栅极114施加相对较低的电压(例如，下拉存储控制栅极114)。在这种情况下，对浮动扩散区域(106、120)施加vdd电压，并且复位浮动扩散区域(106、120)。由于光电二极管104和栅控存储设备112的电位浅于浮动扩散区域(106、120)的电位，因此将剩余信号电荷传输至浮动扩散区域(106、120)。因此，光电二极管104和栅控存储设备112完全耗尽。
85.然后，执行曝光步骤1104。下拉第一传输栅极108和第二传输栅极118，并且上拉存储控制栅极114。由于复位晶体管123保持导通状态，因此浮动扩散区域(106、120)固定为vdd状态。因此，浮动扩散区域(106、120)的电压不会因泄漏电流等而发生偏移。图5a示出了曝光步骤1104中的电位图。由于第一传输栅极108和第二传输栅极118被下拉，因此第一传输栅极晶体管和第二传输栅极晶体管具有低电位。光电二极管104因其n型区域而具有相对较高的阱型电位。由于存储控制栅极114被上拉，因此栅控存储设备112(即，n型区域)的阱型电位低于光电二极管104的阱型电位。由于溢出路径110的n-型区域，溢出路径110的电位低于第一传输栅极晶体管和第二传输栅极晶体管的电位，并且高于光电二极管104和栅控存储设备112的电位。所述浮动扩散区域因其n 型区域而具有最低电位。在曝光步骤1104中，成像元件100具有该电位，所述电位使得在光照射到光电二极管104上时，光电二极管104将光转换为电子。在光电二极管104的电位饱和之前，将电子作为光电二极管信号电荷存储在光电二极管104的阱型电位中，而不通过溢出路径110流出至栅控存储设备112。在存储电子以使光电二极管104的电位饱和之后，电子通过图3中箭头116所示的溢出路径110流出至栅控存储设备112，并作为存储信号电荷存储在栅控存储设备112的阱型电位中。
86.然后，执行读取序列1106。读取序列1106包括：复位读取电压的步骤1108；读取光电二极管信号电荷的步骤1110；读取总信号电荷的步骤1112。
87.在复位读取电压的步骤1108中，关断复位晶体管123，并且浮动扩散区域(106、120)处于浮动状态。读出处于浮动状态的浮动扩散区域(106、120)的电压作为相关双取样(correlated double sampling，cds)的复位信号，这将在下文进行讨论。如果如上所述在曝光步骤1104中关断复位晶体管123，则可以省略或跳过复位读取电压的步骤1108。
88.然后，在读取光电二极管信号电荷的步骤1110中，上拉第一传输栅极108。图5b示出了读取光电二极管信号电荷的步骤1110中的电位图。由于第一传输栅极108被上拉，因此降低了第一传输栅极晶体管的电位。当所述电位低于光电二极管104的电位时，将光电二极管104中存储的光电二极管信号电荷传输至浮动扩散区域106。在完成传输之后，下拉第一传输栅极108。如果成像元件100包括图3所示的电路配置，在检测节点126处直接或通过放大器122读取具有少量暗电流噪声的光电二极管信号电荷，并且读取光电二极管信号电荷的步骤1110结束。
89.在读取总信号电荷的步骤1112中，上拉第二传输栅极118。如果存储控制栅极114保持上拉状态，栅控存储设备112的电位较深，并且存储信号电荷无法完全传输至浮动扩散区域120。因此，下拉存储控制栅极114，并且降低栅控存储设备112的电位。此外，上拉第一传输栅极108，并且将在步骤1110中光电二极管104中剩余的电荷以及已从栅控存储设备112流回的电荷传输至浮动扩散区域106。这些操作使得能够读出光电二极管104和栅控存
储设备112中的信号电荷。图5c示出了读取总信号电荷的步骤1112中的电位图。传输的光电二极管信号电荷和存储信号电荷会改变浮动扩散区域(106、120)的电压。直接读出或如图3所示通过放大器122放大这些电压。通过将所读取信号电荷的电压与上述复位信号进行比较，可以执行相关双取样(correlated double sampling，cds)。
90.成像元件100可以通过溢出路径110将电子存储在栅控存储设备112中，即使光电二极管104已经饱和也是如此。因此，成像元件100的fwc可以大于传统成像元件的fwc。此外，可以通过使用相关双取样(correlated double sampling，cds)来读取信号电荷，并且因此可以降低kt/c噪声的影响。当照射到光电二极管104上的光较小时，可以使用具有较小暗电流的光电二极管信号电荷。当照射到光电二极管104的光较大时，可以使用光电二极管信号电荷和存储信号电荷。因此，可以获得具有高质量、大动态范围的图像。通过首先以较高的增益读取光电二极管信号电荷，然后通过以较低的增益读取光电二极管信号电荷和存储信号电荷，该效果变得更加显著。
91.尽管在该实施例中描述了利用电子作为信号电荷的示例，但是应当注意的是，如果利用空穴作为信号电荷，则成像元件的相应区域具有反向导电类型。此外，应当注意的是，图5a至图5c所示的电位具有反向符号，即电位的反向水平。尽管下面将以利用电子作为信号电荷的成像元件的示例进行讨论，但是应当注意的是，如果利用空穴作为信号电荷，则相应区域具有反向导电类型，并且因此具有电位的反向水平。
92.图6示出了本发明的另一个实施例提供的成像元件200的横截面视图。成像元件200包括：基板或阱202，包括硅等p型半导体；光电二极管204，包括n型区域和p 型区域，所述n型区域设置在基板或阱202上，所述p 型区域在垂直于基板或阱202的表面的方向上邻近所述n型区域并且设置在基板或阱202的表面上；浮动扩散区域206，包括n 型区域，所述n 型区域与光电二极管204隔开预定义距离；第一传输栅极208，设置在光电二极管204与浮动扩散区域206之间，并且设置在基板或阱202的表面上。光电二极管204具有掩埋型光电二极管结构。
93.成像元件200还包括：溢出路径210，包括n-型区域，所述n-型区域连接至光电二极管204的n型区域；栅控存储设备212，包括n型区域，所述n型区域与光电二极管204隔开预定义距离，并且连接至溢出路径210；存储控制栅极214，在垂直于基板或阱202的表面的方向上邻近栅控存储设备212，并且设置在基板或阱202的表面上；浮动扩散区域220，包括n 区域，所述n 区域与栅控存储设备212隔开预定义距离；第二传输栅极218，设置在栅控存储设备212与浮动扩散区域220之间，并且设置在基板或阱202的表面上。尽管图6示出了包括一个栅控存储设备212的成像元件200，但是成像元件200可以包括多个栅控存储设备212，例如，所述多个栅控存储设备212并联连接、串联连接或阵列连接。浮动扩散区域220可以连接至浮动扩散区域206，也可以与浮动扩散区域206集成。
94.与上述成像元件100不同，成像元件200的栅控存储设备212具有沟槽形状。存储控制栅极214的一部分突出到沟槽中，并且形成为埋置电极215。因此，栅控存储设备212、存储控制栅极214和埋置电极215具有沟槽型mos结构。除栅控存储设备212的沟槽型mos结构之外，成像元件200具有与上文讨论的成像元件100类似的配置。因此，由于成像元件200基于与成像元件100类似的机制操作，因此本文不讨论成像元件200的详细操作。
95.与具有相同占用空间的成像元件100相比，成像元件200的栅控存储设备212可以
存储更大的存储信号电荷。因此，成像元件200具有增大的fwc和增大的动态范围。如果成像元件200的fwc与成像元件100的fwc相同，可以减小栅控存储设备212的尺寸，从而实现设备小型化和孔径比增大。
96.图7示出了本发明的另一个实施例提供的成像元件300的横截面视图。成像元件300包括：基板或阱302，包括硅等p型半导体；光电二极管304，包括n型区域和p 型区域，所述n型区域设置在基板或阱302上，所述p 型区域在垂直于基板或阱302的表面的方向上邻近所述n型区域并且设置在基板或阱302的表面上；浮动扩散区域306，包括n 型区域，所述n 型区域与光电二极管304隔开预定义距离；第一传输栅极308，设置在光电二极管304与浮动扩散区域306之间，并且设置在基板或阱302的表面上。光电二极管304具有掩埋型光电二极管结构。
97.成像元件300还包括：溢出路径310，包括n-型区域，所述n-型区域连接至光电二极管304的n型区域；栅控存储设备312，包括n型区域，所述n型区域与光电二极管304隔开预定义距离，并且连接至溢出路径310；存储控制栅极314，在垂直于基板或阱302的表面的方向上邻近栅控存储设备312，并且设置在基板或阱302的表面上；浮动扩散区域320，包括n 区域，所述n 区域与栅控存储设备312隔开预定义距离；第二传输栅极318，设置在栅控存储设备312与浮动扩散区域320之间，并且设置在基板或阱302的表面上。尽管图7示出了包括一个栅控存储设备312的成像元件300，但是成像元件300可以包括多个栅控存储设备312，例如，所述多个栅控存储设备312并联连接、串联连接或阵列连接。浮动扩散区域320可以连接至浮动扩散区域306，也可以与浮动扩散区域306集成。
98.与上文讨论的成像元件100不同，成像元件300的栅控存储设备312具有鳍形突起部分313，并且存储控制栅极314覆盖突起部分313。因此，栅控存储设备312、突起部分313和存储控制栅极314具有鳍型mos结构。除栅控存储设备312的鳍型mos结构之外，成像元件300具有与上文讨论的成像元件100类似的配置。因此，由于成像元件300基于与成像元件100类似的机制操作，因此本文不讨论成像元件300的详细操作。
99.与具有相同占用空间的成像元件100相比，成像元件300的栅控存储设备312可以存储更大的存储信号电荷。因此，成像元件300可以具有增大的fwc和增大的动态范围。如果成像元件300的fwc与成像元件100的fwc相同，可以减小栅控存储设备312的尺寸，从而实现设备小型化和孔径比增大。
100.图8示出了本发明的另一个实施例提供的成像元件400的横截面视图。成像元件400包括：基板或阱402，包括硅等p型半导体；光电二极管404，包括n型区域和p 型区域，所述n型区域设置在基板或阱402上，所述p 型区域在垂直于基板或阱402的表面的方向上邻近所述n型区域并且设置在基板或阱402的表面上；浮动扩散区域406，包括n 型区域，所述n 型区域与光电二极管404隔开预定义距离；第一传输栅极408，设置在光电二极管404与浮动扩散区域406之间，并且设置在基板或阱402的表面上。光电二极管404具有掩埋型光电二极管结构。
101.成像元件400还包括：溢出路径410，包括n-型区域，所述n-型区域连接至光电二极管404的n型区域；栅控存储设备412，包括n型区域，所述n型区域与光电二极管404隔开预定义距离，并且连接至溢出路径410；存储控制栅极414，在垂直于基板或阱402的表面的方向上邻近栅控存储设备412，并且设置在基板或阱402的表面上。成像元件400还包括：溢出控
制栅极428，在垂直于基板或阱402的表面的方向上邻近溢出路径410，并且设置在基板或阱402的表面上。因此，溢出路径410和溢出控制栅极428具有晶体管结构，并且导电性或电位可以通过施加到溢出控制栅极428的电压来控制。与成像元件100相比，成像元件400不包括第二传输栅极以及邻近栅控存储设备412的浮动扩散区域。尽管图8示出了包括一个栅控存储设备412的成像元件400，但是成像元件400可以包括多个栅控存储设备412，例如，所述多个栅控存储设备412并联连接、串联连接或阵列连接。
102.在成像元件400的曝光步骤中，关断第一传输栅极408和溢出控制栅极428，并接通存储控制栅极414。因此，首先将光电二极管404从光转换的电子作为光电二极管信号电荷存储在光电二极管404中。在光电二极管404饱和之后，通过溢出路径410沿箭头416将所述电子传输至栅控存储设备412，并将所述电子存储在栅控存储设备412中。在读取所述光电二极管信号电荷的步骤中，接通第一传输栅极408，将所述光电二极管信号电荷传输至浮动扩散区域406并读取所述光电二极管信号电荷。然后在读取所述存储信号电荷的步骤中，接通第一传输栅极408和溢出控制栅极428，并关断存储控制栅极414。因此，按以下顺序降低相应元素的电位：栅控存储设备412；溢出路径410；光电二极管404；第一传输栅极晶体管；浮动扩散区域406。通过溢出路径410、光电二极管404和第一传输栅极晶体管将栅控存储设备412中的存储信号电荷传输至浮动扩散区域406，并读取所述存储信号电荷。
103.与成像元件100相比，成像元件400不包括第二传输栅极以及连接至所述第二传输栅极的浮动扩散区域。因此，可以减少栅极的数量并减小成像传感器400的尺寸。如果成像元件400的占用空间与成像元件100相同，可增大栅控存储设备412和/或光电二极管404的尺寸，并且因此可增大fwc(即，动态范围)和孔径比(即，灵敏度)。
104.图9示出了本发明的另一个实施例提供的成像元件500的横截面视图。成像元件500包括：基板或阱502，包括硅等p型半导体；光电二极管504，包括n型区域，所述n型区域设置在靠近基板或阱502的一侧的区域中；浮动扩散区域506，包括n 型区域，所述n 型区域设置在与设置有光电二极管504的一侧的表面相对的基板或阱502的表面上；第一传输栅极508，设置在邻近浮动扩散区域506的位置，并且设置在其上设置有浮动扩散区域506的表面相同的表面上；第一传输栅极508的突起部分509，沿基板或阱502从第一传输栅极508延伸至光电二极管504；栅控存储设备512，包括n型区域，所述n型区域设置在与浮动扩散区域506相同的表面上；溢出路径510，包括n-型区域，所述n-型区域设置在光电二极管504与栅控存储设备512之间，以便连接光电二极管504与栅控存储设备512；存储控制栅极514，在垂直于基板或阱502的表面的方向上邻近栅控存储设备512，并且设置在基板或阱502的表面上。尽管图9示出了包括一个栅控存储设备512的成像元件500，但是成像元件500可以包括多个栅控存储设备512，例如，所述多个栅控存储设备512并联连接、串联连接或阵列连接。
105.在成像元件500的曝光步骤中，关断第一传输栅极508，并接通存储控制栅极514。当光560照射在设置有光电二极管504的一侧的表面上时，光电二极管504将光转换为电子。在光电二极管504饱和之前，将所述电子作为光电二极管信号电荷存储在光电二极管504中。在光电二极管504饱和之后，通过溢出路径510将所述电子传输至栅控存储设备512，并将所述电子作为存储信号电荷存储在栅控存储设备512中。在读取所述光电二极管信号电荷的步骤中，接通第一传输栅极508，并将所述光电二极管信号电荷传输至浮动扩散区域506。在读取所述存储信号电荷的步骤中，接通第一传输栅极508，并关断存储控制栅极514。
然后，与成像元件400类似，通过溢出路径510、光电二极管504和第一传输栅极晶体管将所述存储信号电荷从栅控存储设备512传输至浮动扩散区域506，并读取所述存储信号电荷。
106.成像元件500具有垂直结构，其中，第一传输栅极508、浮动扩散区域506、溢出路径510、栅控存储设备512和存储控制栅极514可以与光电二极管504重叠。因此，可以实现成像元件500的小型化，通过扩大光电二极管504来提高孔径比，提高灵敏度，通过扩大栅控存储设备512来增大fwc，并增大动态范围。
107.图10示出了本发明的另一个实施例提供的成像元件600的平面图，图11示出了图10所示的成像元件600沿点线的横截面视图。成像元件600包括：基板或阱602，包括硅等p型半导体；光电二极管604，包括n型区域和p 型区域，所述n型区域设置在基板或阱602上，所述p 型区域在垂直于基板或阱602的表面的方向上邻近所述n型区域并且设置在基板或阱602的表面上；浮动扩散区域606，包括n 型区域；第一传输栅极608，设置在邻近浮动扩散区域606的位置。光电二极管604具有掩埋型光电二极管结构。
108.成像元件600还包括：溢出路径610，包括n-型区域；栅控存储设备612，包括n型区域，所述n型区域连接至溢出路径610；存储控制栅极614，在垂直于基板或阱602的表面的方向上邻近栅控存储设备612，并且设置在基板或阱602的表面上；第二传输栅极618，在垂直于基板或阱602的表面的方向上邻近溢出路径610，并且设置在基板或阱602的表面上。尽管图10示出了包括一个栅控存储设备612的成像元件600，但是成像元件600可以包括多个栅控存储设备612，例如，所述多个栅控存储设备612并联连接、串联连接或阵列连接。尽管图10示出了包括平面型mos结构的栅控存储设备612，但是栅控存储设备612可以包括沟槽型mos结构或鳍型mos结构。
109.成像元件600还包括：全局内存630，包括n型区域，所述n型区域与光电二极管604隔开预定义距离，设置在溢出路径610与第一传输栅极608之间并连接至溢出路径610；全局内存控制栅极632，在垂直于基板或阱602表面的方向上邻近全局内存630，并且设置在基板或阱602的表面上；第三传输栅极634，设置在光电二极管604与全局内存630之间，并且设置在基板或阱602的表面上；浮动扩散区域638，与光电二极管604隔开预定义距离；快门电极636，设置在光电二极管604与浮动扩散区域638之间，并且设置在基板或阱602的表面上。
110.在下文中，结合图12以及图13a至图13e描述了成像元件600的操作。图12示出了表示成像元件600的操作的时序图1200，图13a至图13e示出了具有第一传输栅极608的第一传输栅极晶体管、具有第二传输栅极618的第二传输栅极晶体管、全局内存630和栅控存储设备612的电位。
111.在图12所示的步骤之前，上拉快门电极636，以耗尽并复位光电二极管604。然后，下拉快门电极636。由于第三传输栅极634也被下拉，因此将从照射到光电二极管604上的光转换的电荷存储在光电二极管604中。然后，在图12中，执行复位全局内存630和栅控存储设备612的步骤1202。上拉全局内存控制栅极632时，在复位步骤1202中降低全局内存的电位。由于存储控制栅极614被下拉，因此栅控存储设备612的电位处于高状态。上拉第二传输栅极618时，通过溢出路径610将栅控存储设备612中剩余的电荷传输至全局内存630。然后，下拉第二传输栅极618和全局内存控制栅极632，并上拉第一传输栅极608。在该状态下，全局内存630的电位变高，并且将全局内存630中剩余的电荷传输至浮动扩散区域606。因此，全局内存630和栅控存储设备612完全耗尽。
112.然后，执行存储步骤1204。如图13a所示，上拉存储控制栅极614和全局内存控制栅极632，并且因此降低栅控存储设备612和全局内存630的电位。然后，上拉第三传输栅极634，并将通过曝光存储在光电二极管604中的电子传输至全局内存630。完成传输之后，下拉第三传输栅极634。如图13b所示，然后下拉全局内存控制栅极632，并提高全局内存630的电位。当全局内存630饱和时，通过溢出路径610将所述电子的一部分传输至栅控存储设备612。然后，执行复位所述浮动扩散区域的步骤。在上拉所述浮动扩散区域，然后关断用于上拉所述浮动扩散区域的晶体管之后，所述浮动扩散区域变为浮动状态。读出处于所述浮动状态的所述浮动扩散区域的电压作为cds的复位信号，这将在下文进行讨论。
113.然后，执行读取所述内存的步骤1206。如图13c所示，上拉第一传输栅极608，并降低第一传输栅极晶体管的电位。将全局内存630中存储的电荷作为全局内存信号电荷传输至浮动扩散区域606。然后，下拉第一传输栅极608，并在图12中未示出的检测节点处读出信号。然后，使用该信号和上述复位信号来执行cds。
114.然后，执行读取总信号电荷的步骤1208。上拉第二传输栅极618。上拉全局内存控制栅极632和第二传输栅极618。下拉存储控制栅极614，以提高栅控存储设备612的电位。由于如图13d所示更改了相应元素的电位，因此通过全局内存630将栅控存储设备612中存储的电荷作为存储信号电荷传输至浮动扩散区域606。然后，下拉全局内存控制栅极632，并上拉第一传输栅极608。如图13e所示，更改处于该状态的相应元素的电位。因此，将所述存储信号电荷和全局内存630中剩余的电荷中的所有电荷传输至浮动扩散区域606。在下拉第一传输栅极608之后，在所述检测节点处读出信号作为所述存储信号电荷和所述剩余的全局内存信号电荷。然后，使用这些信号和上述复位信号来执行cds。在将光电二极管604的电荷传输至全局内存630之后，可以在存储步骤1204以及读出步骤1206和读出步骤1208期间执行光电二极管604的曝光。
115.成像元件600将因所述曝光而存储在光电二极管604中的电荷传输至全局内存630和栅控存储设备612。因此，配置有成像元件600的图像传感器可以通过下拉所有快门电极636，同时对所有所述成像元件执行所述曝光。由于可以在所述曝光后将因所述曝光而转换并存储在所述光电二极管中的电荷传输至且存储在所述全局内存和所述栅控存储设备中，因此可以将成像元件600配置为全局快门成像元件，所述全局快门成像元件按全局快门方案运行，同时在所有像素处按所述全局快门方案执行所述曝光，并且可以针对每行读取所述成像元件的电荷，如专利出版物2中所公开的。由于采用所述全局快门成像元件作为全局快门像素的图像传感器可以同时在所有所述成像元件处执行所述曝光，因此即使快速移动的物体被拍摄为静止图像或记录为影片，所述图像传感器也不会导致图像失真。此外，所有所述成像元件还可以在读取电荷的同时执行所述曝光。此外，通过使所述全局内存的所述电位变浅并减少所述全局内存中存储的电荷，可以利用具有小暗电流的全局内存信号电荷。由于从所述全局内存溢出的电荷可以用作所述栅控存储设备中存储的存储信号电荷，因此即使照射到所述成像元件上的光量较大，也可以在不饱和的情况下存储电荷。因此，通过使用成像元件600，可以获得具有高质量、大动态范围的图像。通过首先以较高的增益读取所述全局内存信号电荷，然后通过以较低的增益读取所述全局内存信号电荷和所述存储信号电荷的总电荷，该效果变得更加显著。
116.图14示出了本发明的另一个实施例提供的像素770的电路图。像素770包括高灵敏
度子像素740和低灵敏度子像素700。根据本发明的一些实施例，包括栅控存储设备的成像元件可以用作低灵敏度子像素700。图14示出了包括成像元件的示例，所述成像元件具有与作为低灵敏度子像素700的成像元件100相同的配置。因此，关于低灵敏度子像素700的元素的细节不再赘述。
117.高灵敏度子像素740包括光电二极管742和传输栅极744。由于高灵敏度子像素740是传统掩埋型光电二极管，因此其暗电流较小。因此，在黑暗、低照度条件下，通过使用高灵敏度子像素输出的信号获得图像是有利的。然而，由于光电二极管742的fwc小于包括栅控存储设备712的低灵敏度子像素700，因此在明亮、高照度等条件下，光电二极管742甚至通过少量的光达到饱和。在此类条件下，使用低灵敏度子像素700输出的信号是有利的。由于低灵敏度子像素700包括具有与上文讨论的成像元件相同配置的成像元件，因此低灵敏度子像素700具有较大的fwc并且未通过少量的光达到饱和，尽管低灵敏度子像素700具有相对较大的噪声也是如此。因此，根据该实施例，像素770可以通过分别在低照度条件和高照度条件下互补有效的子像素的输出来合成具有大动态范围的图像。
118.图15示出了本发明的另一个实施例提供的像素870的平面图，图16示出了像素870的电路图。像素870包括包含光电二极管(844、848、852)的rgb子像素840，光电二极管(844、848、852)分别具有用于传输红光、绿光和蓝光的有色滤光片。像素870还包括不具有滤光片的白色子像素800，或者包括具有补色滤光片(即，黄色、青色和品红色)的补色子像素800。
119.所述白色/补色子像素的波长带宽大于所述rgb子像素的波长带宽，因此即使在相同的照度条件下，通常也会产生比所述rgb子像素更多的光电子。例如，在白色光源下执行成像时，所述白色/补色子像素的输出可以是所述rgb子像素的三倍。因此，所述白色/补色子像素在低照度条件下具有高灵敏度的优点，而所述子像素通过具有所述rgb子像素的三分之一强度的光达到饱和。因此，所述白色/补色子像素在高照度条件下是不利的。然而，根据该实施例，由于与成像元件100的配置相同，像素870的白色/补色子像素800包括较大的fwc。因此，像素870的白色/补色子像素800在与rgb子像素840相同的照度条件下未达到饱和，并且可以在低照度条件下提供较大输出，从而扩大动态范围。
120.根据本发明的一些实施例，可以将包括成像元件的图像传感器应用于摄像机系统等成像设备。此外，可以将摄像机系统等所述成像设备应用于手机、数字摄像机等设备。
121.尽管本文中描述了本发明的一些具体实施例，但应当理解的是，本说明书并非旨在限制本发明的范围。在不脱离本发明的精神和原则的情况下进行的任何修改、等同替换和变更均应包含在本发明的范围内。