基于并行相位调制器的可重构光逻辑门实现方法及装置

1.本发明涉及网络通信技术领域，具体地说，涉及基于并行相位调制器的可重构光逻辑门实现方法及装置。


背景技术：

2.随着数字时代的到来，全球的数据量正在呈现井喷式爆发。这种增长趋势对通信网络的传输容量及传输质量均提出了更强的需求。传统通信对信息的处理过程大部分是靠光
‑ꢀ
电或电-光的复杂转化来实现的，由于传统微电子集成电路自身物理机制的限制，它将在不久的未来面临速度提升的瓶颈。因此面对日益增长的通信需求，传统通信系统将面临严峻挑战。为了继续保持信号处理能力的稳步提高，很多新的技术涌现出来。光信号处理技术以其高速率的发展潜质在光计算和光网络中得到了广泛的关注，有望克服传统电信号处理技术带来的速度和复杂度的极限限制。
3.光信号处理相比于电信号处理，有着许多的优点，首先，光信号处理可以提高数字信号的处理速度；其次，光信号处理可以实现并行操作；此外，光信号处理还对电磁干扰和电气短路不敏感，正是基于上述优点，光信号处理技术得到了广泛的关注与研究。而光逻辑门作为光信号处理的重要器件之一，它在光信号处理过程中发挥着重要的作用。除此之外，它在光信号编码、光计算、信号再生及奇偶检验等过程中也发挥着重要的作用，成为决定光网络发展趋势的关键技术之一，受到了国内外研究学者的广泛关注。
4.在过去的研究中，光逻辑门的实现采用了很多不同的方案，主要是基于半导体光放大器、高非线性光纤、周期性极化铌酸锂、正交调制器和马赫曾德尔调制器等器件。虽然目前学术界对于光逻辑门的研究已经取得了很大的进展，但是仍存在诸多问题，如器件集成有难度，制作成本过高，偏置点发生漂移、处理速率不高以及对输入光功率要求过高等。鉴于此，我们提出了基于并行相位调制器的可重构光逻辑门实现方法及装置。


技术实现要素：

5.本发明的目的在于提供基于并行相位调制器的可重构光逻辑门实现方法及装置，以解决上述背景技术中提出的问题。
6.为实现上述技术问题的解决，本发明的目的之一在于，提供了基于并行相位调制器的可重构光逻辑门实现方法，包括如下步骤：
7.s1、设置由包括但不限于两个比特序列发生器、两个非归零码脉冲成型、两个相位调制器、光移相器、连续波激光器以及光电探测器构成的可重构光逻辑门系统装置；
8.s2、在相位调制器上加载电驱动信号，通过调节驱动信号的电压值来实现对相位调制器的相位偏移量的控制；
9.s3、再通过调节两个相位调制器之间的相位差来实现或(or)门，与(and)门，或非(nor)门，与非(nand)门，异或(xor)门，同或(nxor)门等六种基本逻辑门。
10.作为本技术方案的进一步改进，所述s1中，设置可重构光逻辑门系统装置的具体
方法包括：
11.采用传统的2
×
1逻辑门设计方案，采用两路二进制数对光进行相位调制，并通过调节光移相器来调节上下两路之间的相位差，从而生成期望的四种输入状态，最后采用光电探测器直接检测来将四种输入状态映射到相应的两种输入状态；其中，将四种组合状态映射到两种输出状态的关键操作是矢量叠加。
12.作为本技术方案的进一步改进，所述s1中，可重构光逻辑门系统运行过程中，各个状态的光场表达如下：
13.相位调制器的输出光场可以表示为：
14.e
pm
(t)＝e
in
(t)
·
exp(j
·
δφ
·
m(t))
ꢀꢀꢀ
(1)
15.其中，e
in
(t)是连续光的输入光场，δφ为相位调制器的相位偏移量，m(t)为输入的驱动电信号；这样，两个并行的相位调制器输出的光场可以写成：
16.e
pm-1
(t)＝e
in
(t)
·
exp(j
·
δφ1·
m1(t))
ꢀꢀ
(2)
17.e
pm-2
(t)＝e
in
(t)
·
exp(j
·
δφ2·
m2(t))
ꢀꢀꢀ
(3)
18.则上下两路光信号在耦合器处相干后，输出的光场信号可以描述为：
19.e
out
(t)＝e
in
(t)
·
[exp(j
·
δφ1·
m1(t))
·
exp(j
·
δφ
ps
) exp(j
·
δφ2·
m2(t))]
ꢀꢀꢀ
(4)
[0020]
其中，δφ
ps
表示光移相器的相位偏移量。
[0021]
作为本技术方案的进一步改进，所述s3中，通过调节两个相位调制器之间的相位差来实现六种基本逻辑门的具体方法包括如下步骤：
[0022]
s3.1、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现or门；
[0023]
s3.2、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现and门；
[0024]
s3.3、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nor门；
[0025]
s3.4、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nand门；
[0026]
s3.5、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置δφ
ps
＝π，以实现xor门；
[0027]
s3.6、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nxor门。
[0028]
本发明的目的之二在于，提供了基于并行相位调制器的可重构光逻辑门实现装置，该装置用于实现上述任一所述的基于并行相位调制器的可重构光逻辑门实现方法，包
括第一比特序列发生器、第一非归零码脉冲成型、第一相位调制器、第一光移相器、连续波激光器、光分束器、第二比特序列发生器、第二非归零码脉冲成型、第二光相位调制器、光耦合器和光电探测器。
[0029]
作为本技术方案的进一步改进，所述第一比特序列发生器的输出端与所述第一非归零码脉冲成型的输入端相连；所述第二比特序列发生器的输出端与所述第二非归零码脉冲成型的输入端相连。
[0030]
作为本技术方案的进一步改进，所述连续波激光器的输出端与光分束器的输入端相连；所述光分束器的上路输出端、所述第一非归零码脉冲成型的输出端同时与所述第一相位调制器的输入端相连；所述光分束器的下路输出端、所述第二非归零码脉冲成型的输出端同时与所述第二相位调制器的输入端相连。
[0031]
作为本技术方案的进一步改进，所述第一相位调制器的输出端与所述光移相器的输入端相连；所述第二相位调制器的输出端、所述光移相器的输出端同时与所述光耦合器的输入端相连；所述光耦合器的输出端与所述光电探测器的输入端相连。
[0032]
本发明的目的之三在于，提供了一种基于并行相位调制器的可重构光逻辑门实现方法的运行装置，包括处理器、存储器以及存储在存储器中并在处理器上运行的计算机程序，处理器用于执行计算机程序时实现上述任一的基于并行相位调制器的可重构光逻辑门实现方法的步骤。
[0033]
本发明的目的之四在于，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述任一的基于并行相位调制器的可重构光逻辑门实现方法的步骤。
[0034]
与现有技术相比，本发明的有益效果：
[0035]
1.该基于并行相位调制器的可重构光逻辑门实现方法，可以克服现有技术存在的缺陷，增加光域逻辑方案的灵活性、可扩展性以及提高运算速率；
[0036]
2.该基于并行相位调制器的可重构光逻辑门实现装置，相比于基于半导体光放大器，高非线性光纤可以避免对较高光功率的依赖，同时结构简单成本低、可重构、信号质量好，相比于基于马赫曾德尔调制器和正交调制器结构的方案，其具有更加简单的结构，同时可以避免mzm调制器和iq调制器过度依赖偏置电压，避免偏置点漂移的问题，同时调制信号很适合应用于保密通信以及高速通信系统中。
附图说明
[0037]
图1为本发明中基于并行相位调制器的可重构光逻辑门系统原理图框图；
[0038]
图2为本发明中基于并行相位调制器的可重构光逻辑门系统原理图框图；
[0039]
图3为本发明中实现or门的矢量叠加过程图；
[0040]
图4为本发明中实现and门的矢量叠加过程图；
[0041]
图5为本发明中实现nor门的矢量叠加过程图；
[0042]
图6为本发明中实现nand门的矢量叠加过程图；
[0043]
图7为本发明中实现xor门的矢量叠加过程图；
[0044]
图8为本发明中实现nxor门的矢量叠加过程图；
[0045]
图9为本发明的仿真实验中两路输入信号的时序图；
[0046]
图10为本发明的仿真实验中逻辑输出信号的时域图；
[0047]
图11为本发明中示例性的电子计算机装置结构示意图。
[0048]
图中：
[0049]
pm-1：相位调制器-1；pm-2:相位调制器-2；ps：移相器；
[0050]
1、第一比特序列发生器；2、第一非归零码脉冲成型；3、第一相位调制器；4、光移相器；5、连续波激光器；6、光分束器；7、第二比特序列发生器；8、第二非归零码脉冲成型；9、第二光相位调制器；10、光耦合器；11、光电探测器。
具体实施方式
[0051]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0052]
实施例1
[0053]
如图1-图11所示，本实施例提供了基于并行相位调制器的可重构光逻辑门实现方法，包括如下步骤：
[0054]
s1、设置由包括但不限于两个比特序列发生器、两个非归零码脉冲成型、两个相位调制器、光移相器、连续波激光器以及光电探测器构成的可重构光逻辑门系统装置；
[0055]
s2、在相位调制器上加载电驱动信号，通过调节驱动信号的电压值来实现对相位调制器的相位偏移量的控制；
[0056]
s3、再通过调节两个相位调制器之间的相位差来实现或(or)门，与(and)门，或非(nor)门，与非(nand)门，异或(xor)门，同或(nxor)门等六种基本逻辑门。
[0057]
其中，s1中，设置可重构光逻辑门系统装置的具体方法包括：
[0058]
采用传统的2
×
1逻辑门设计方案，采用两路二进制数对光进行相位调制，并通过调节光移相器来调节上下两路之间的相位差，从而生成期望的四种输入状态，最后采用光电探测器直接检测来将四种输入状态映射到相应的两种输入状态；其中，将四种组合状态映射到两种输出状态的关键操作是矢量叠加。
[0059]
如图1所示，传统的2
×
1逻辑门，即2输入和1输出，它的作用是将两输入信号的四种组合状态{(0，0)，(0，1)，(1，0)，(1，1)}映射到两种输出状态。
[0060]
具体地，s1中，可重构光逻辑门系统运行过程中，各个状态的光场表达如下：
[0061]
相位调制器的输出光场可以表示为：
[0062]epm
(t)＝e
in
(t)
·
exp(j
·
δφ
·
m(t))
ꢀꢀꢀ
(1)
[0063]
其中，e
in
(t)是连续光的输入光场，δφ为相位调制器的相位偏移量，m(t)为输入的驱动电信号；这样，两个并行的相位调制器输出的光场可以写成：
[0064]epm-1(t)＝e
in
(t)
·
exp(j
·
δφ1
·
m1(t))
ꢀꢀꢀ
(2)
[0065]epm-2
(t)＝e
in
(t)
·
exp(j
·
δφ2·
m2(t))
ꢀꢀꢀ
(3)
[0066]
则上下两路光信号在耦合器处相干后，输出的光场信号可以描述为：
[0067]eout
(t)＝e
in
(t)
·
[exp(j
·
δφ1·
m1(t))
·
exp(j
·
δφ
ps
) exp(j
·
δφ2·
m2(t))]
ꢀꢀꢀ
(4)
[0068]
其中，δφ
ps
表示光移相器的相位偏移量。
[0069]
从而，从表达式(4)中可以看出，输出信号的状态与相位调制器的相位偏移量以及两路信号之间的相位差紧密相关。
[0070]
如图2所示，本实施例还提供了基于并行相位调制器的可重构光逻辑门实现装置，该装置用于实现上述的基于并行相位调制器的可重构光逻辑门实现方法，包括第一比特序列发生器1、第一非归零码脉冲成型2、第一相位调制器3、第一光移相器4、连续波激光器 5、光分束器6、第二比特序列发生器7、第二非归零码脉冲成型8、第二光相位调制器9、光耦合器10和光电探测器11。
[0071]
其中，相比于步骤s1中构建的基础的可重构光逻辑门实现装置，增设了光分束器6 和光耦合器10。
[0072]
进一步地，第一比特序列发生器1的输出端与第一非归零码脉冲成型2的输入端相连；第二比特序列发生器7的输出端与第二非归零码脉冲成型8的输入端相连；
[0073]
进一步地，连续波激光器5的输出端与光分束器6的输入端相连；光分束器6的上路输出端、第一非归零码脉冲成型2的输出端同时与第一相位调制器3的输入端相连；光分束器6的下路输出端、第二非归零码脉冲成型8的输出端同时与第二相位调制器9的输入端相连。
[0074]
进一步地，第一相位调制器3的输出端与光移相器4的输入端相连；第二相位调制器 9的输出端、光移相器4的输出端同时与光耦合器10的输入端相连；光耦合器10的输出端与光电探测器11的输入端相连。
[0075]
另外，值得说明的是，本方案中的实现装置还可以采用单个或多个强度调制器并联实现；但是若采用强度调制器，就需要控制偏置点的漂移问题，使实现方案变得复杂和不稳定。
[0076]
本实施例中，s3中，通过调节两个相位调制器之间的相位差来实现六种基本逻辑门的具体方法包括如下步骤：
[0077]
s3.1、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现or门；
[0078]
s3.2、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现and门；
[0079]
s3.3、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nor门；
[0080]
s3.4、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nand门；
[0081]
s3.5、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置δφ
ps
＝π，以实现xor门；
[0082]
s3.6、配置两个相位调制器的相位偏移量，以及光移相器，使其满足配置以实现nxor门。
[0083]
其中，如图3所示，在实现or门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图3.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图3.(b)，然后信号再经过移相器，使星座图旋转如图3.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加， (0，1)，(1，0)，(1，1)矢量叠加后会处在高电位，(0，0)矢量叠加后处在低电位，如图3.(d)所示，这样就实现了或门(or门)逻辑。
[0084]
如图4所示，在实现and门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图4.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图4.(b)，然后信号再经过移相器，使星座图旋转如图4.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加，(0，0)，(0，1)，(1，0)矢量叠加后会处在低电位，(1，1)矢量叠加后处在高电位，如图4.(d)所示，这样就实现了与门(and门)逻辑。
[0085]
如图5所示，在实现nor门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图5.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图5.(b)，然后信号再经过移相器，使星座图旋转如图5.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加，(0， 1)，(1，0)，(1，1)矢量叠加后会处在低电位，(0，0)矢量叠加后处在高电位，如图5.(d)所示，这样就实现了或非门(nor门)逻辑。
[0086]
如图6所示，在实现nand门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图6.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图6.(b)，然后信号再经过移相器，使星座图旋转如图5.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加，(1，1) 矢量叠加后会处在低电位，(0，0)，(0，1)，(1，0)矢量叠加后处在高电位，如图 6.(d)所示，这样就实现了与非门(nand门)逻辑。
[0087]
如图7所示，在实现xor门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图7.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图7.(b)，然后信号再经过移相器，使星座图旋转π，如图7.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加，(0， 0)，(1，1)矢量叠加后会处在低电位，(0，1)，(1，0)矢量叠加后处在高电位，如图7.(d)所示，这样就实现了异或门(xor门)逻辑。
[0088]
如图8所示，在实现nxor门的矢量叠加过程中：当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图8.(a)；当相位调制器的相位偏移量配置为时，其输出的信号星座图可以描述为图8.(b)，然后信号再经过移相器，使星座图旋转如图8.(c)；最后两路信号在耦合器处发生相干，信号的星座图会进行矢量叠加，(0，1)，(1，0)矢量叠加后会处在低电位，(0，0)，(1，1)矢量叠加后处在高电位，如图8.(d)所示，这样就实现了异或门(xor门)逻辑。
[0089]
如图9-图10所示，为了验证本发明的可行性，进行了计算机软件仿真模拟验证实验。在仿真实验中，所选取激光器可以采用外腔激光器，发出连续光波，其输出功率设置为 10dbm，线宽为100khz。采用任意波形发生器生成速率为10gb/s的两路二进制数据，将两路数据分别注入到两路并行的相位调制器中进行调制，这两路输入数据如图所示，第一路输入的数据为011100110001010011011100，第二路输入的数据为 01100000110010010011100。
[0090]
两个相位调制器以及光移相器的配置如下表1所示，通过调节两相位调制器以及光移相器的相位差，可以实现不同的逻辑门操作。
[0091]
表1.实现六种逻辑门的相位调制器以及光移相器的配置条件
[0092][0093]
具体过程包括：控制第一相位调制器pm-1的相位偏移为第二个相位调制器pm-2 的相位偏移为光移相器的偏移量被设置为可以实现or门逻辑，如图10.(a) 所示；控制第一相位调制器pm-1的相位偏移为第二个相位调制器pm-2的相位偏移为光移相器的偏移量被设置为可以实现and门逻辑，如图10.(b)所示；控制第一相位调制器pm-1的相位偏移为第二个相位调制器pm-2的相位偏移为光移相器的偏移量被设
置为可以实现nor门逻辑，如图10.(c)所示；控制第一相位调制器pm-1的相位偏移为第二个相位调制器pm-2的相位偏移为光移相器的偏移量被设置为可以实现nand门逻辑，如图10.(d)所示；控制第一相位调制器pm-1的相位偏移为第二个相位调制器pm-2的相位偏移为光移相器的偏移量被设置为π，可以实现xor门逻辑，如图10.(e)所示；控制第一相位调制器pm-1的相位偏移为第二个相位调制器 pm-2的相位偏移为光移相器的偏移量被设置为可以实现nxor门逻辑，如图10. (f)所示。
[0094]
如图11所示，本实施例还提供了一种基于并行相位调制器的可重构光逻辑门实现方法的运行装置，该装置包括处理器、存储器以及存储在存储器中并在处理器上运行的计算机程序。
[0095]
处理器包括一个或一个以上处理核心，处理器通过总线与存储器相连，存储器用于存储程序指令，处理器执行存储器中的程序指令时实现上述的基于并行相位调制器的可重构光逻辑门实现方法的步骤。
[0096]
可选的，存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随时存取存储器(sram)，电可擦除可编程只读存储器(eeprom)，可擦除可编程只读存储器(eprom)，可编程只读存储器(prom)，只读存储器(rom)，磁存储器，快闪存储器，磁盘或光盘。
[0097]
此外，本发明还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述的基于并行相位调制器的可重构光逻辑门实现方法的步骤。
[0098]
可选的，本发明还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面基于并行相位调制器的可重构光逻辑门实现方法的步骤。
[0099]
本领域普通技术人员可以理解，实现上述实施例的全部或部分步骤的过程可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0100]
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。