开关电路的栅极驱动电路及开关电源的控制电路的制作方法

1.本公开涉及一种开关电路。


背景技术：

2.在以dc/dc转换器及ac/dc转换器、逆变器为代表的电力电子领域中，使用半桥电路或全桥电路等开关电路。
3.图1是开关电路100r的电路图。开关电路100r包括被串联连接的高边晶体管mh及低边晶体管ml、以及对它们进行驱动的栅极驱动电路200r。栅极驱动电路200r通过对高边晶体管mh及低边晶体管ml的导通、截止进行控制，从而将开关端子sw在高状态(输入电压v
in
)及低状态(接地电压0v)这2个状态，或加上高阻抗状态的3个状态间进行切换。
4.栅极驱动电路200r包括高边驱动器202、低边驱动器204及整流元件d1。高边晶体管mh为n沟道晶体管，为了使其导通，需要比输入电压v
in
更高的驱动电压。为了生成比输入电压v
in
更高的驱动电压，会利用自举电路。整流元件d1与外置的自举电容器cb一同构成自举电路。自举电容器cb的一端与开关电路100的开关端子sw连接，在其另一端，介由整流元件d1而施加有恒压v
reg
。
5.在开关端子sw为“低”(即0v)时，自举电容器cb被以恒压v
reg
充电。当将低边驱动器204设为低输出，将高边驱动器202设为高输出时，自举电压vb被施加到高边晶体管mh的栅极。当开关端子sw的电压vs，即高边晶体管mh的源极电压上升时，自举电压vb会随此上升，因此能够对高边晶体管mh的栅极源极间，施加大于阈值的驱动电压。
6.作为开关元件，以往，使用了硅(si)的mosfet或双极晶体管，但近年来，作为其代替，着眼于使用氮化镓(gan)的高电子移动度晶体管(hemt：high electron mobility transistor)。gan－hemt具有优异的高频率特性、较低的动作电阻和高耐压，通过与si器件的置换，可期待dc/dc转换器的高效率化、小型化。
7.在图1中，当以gan－hemt来构成高边晶体管mh及低边晶体管ml时，会存在过电压被施加到自举电容器cb的风险。接着，对该理由进行说明。
8.当高边晶体管mh与低边晶体管ml同时导通时，贯通电流流过，因此为了防止该贯通电流，被插入高边晶体管mh与低边晶体管ml两者都截止的死区时间(dead time)。在以dc/dc转换器为代表的若干应用中，在开关电路100从低输出转变到高输出时的死区时间期间，反向电流会流过低边晶体管ml。在为si－mosfet的情况下，开关端子sw的电压vs被低边晶体管ml的体二极管钳位于－vf。因此，当忽视整流元件d1的电压降时，被施加于自举电容器cb的两端间的电压被钳位于v
reg
vf。
9.与此不同，gan－hemt不具有体二极管，在反向电流流过低边晶体管ml时，漏极源极间电压v
ds
会变得非常大，达到数v。因此，在自举电容器cb的两端间，施加有v
reg
v
ds
的电压，成为过充电状态。
10.在自举电容器cb被过充电的状态下，当高边驱动器202输出“高”时，过电压被施加到高边晶体管mh的栅极源极间，元件的可靠性会降低。
11.为了解决该问题，需要对自举电容器cb的两端间电压v
bs
进行钳位。例如在专利文献1中，公开了相关技术。图2为现有的驱动电路200s的电路图。具体而言，在专利文献1的驱动电路200s中，开关(pmos晶体管)sw1被与自举用的整流元件(二极管)d1串联地插入。
12.电阻r11、r12将自举端子的电压vb在与接地电压之间进行分压。电阻r21、r22将恒压v
reg
在与开关端子的电压vs之间进行分压。分压后的电压v1、v2介由开关sw11、sw12而被输入到比较器208中。开关sw11、sw12在低边晶体管ml导通期间，被控制为断开。在低边晶体管ml导通的期间，能够从vs≒0v起，将自举端子的电压vb，即自举电容器cb的两端间电压v
bs
与基于恒压v
reg
的阈值进行比较。比较器208的输出被输入到pmos晶体管sw1的栅极。
13.[现有技术文献]
[0014]
[专利文献]
[0015]
专利文献1:美国专利申请公开第2013/0241621a1号说明书


技术实现要素：

[0016]
[发明要解决的课题]
[0017]
在专利文献1所记载的技术中，仅在低边晶体管ml导通的期间，进行比较器sw1的电压比较，在低边晶体管ml截止的期间，开关sw11、sw12会断开，比较器208的输入电压被保持，比较结果也被维持。在开关sw11、sw12截止的期间，比较器208的输入会成为高阻抗，易受到噪声的影响。因此，在低边晶体管ml截止的期间，当噪声混入到比较器208的输入端子中时，会发生因比较器208导致的误检测。
[0018]
本公开鉴于上述问题而完成，其一个方案的例示性目的之一在于提供一种可提高噪声耐性，并抑制自举电容器的过充电的栅极驱动电路。
[0019]
[用于解决技术课题的技术方案]
[0020]
本公开的一个方案涉及一种开关电路的栅极驱动电路，该开关电路包含n沟道的高边晶体管及低边晶体管。栅极驱动电路包括：开关端子，其与高边晶体管的源极及低边晶体管的漏极连接，并且连接有自举电容器的一端；自举端子，其连接有自举电容器的另一端；开关线，其与开关端子连接；自举线，其与自举端子连接；高边驱动器，其输出与高边晶体管的栅极连接，其上侧电源节点与自举线连接，其下侧电源节点与开关线连接；低边驱动器，其输出与低边晶体管的栅极连接；pmos(p-channel metal oxide semiconductor：p沟道金属氧化物半导体)晶体管的开关及整流元件，其被串联地设置在供给恒压的恒压线与自举线之间；比较电路，其以自举线与开关线之间的电位差即高边电源电压为电源进行动作，并生成表示高边电源电压与阈值电压的大小关系的检测信号；电平移位电路，其使检测信号的电平下降到接地电压为“低”的信号；以及pmos用驱动器，其根据电平移位电路的输出来与低边晶体管的开关非同步地驱动开关。
[0021]
另外，将以上构成要素的任意组合、以及各构成要素或表达方式在方法、装置、系统等之间相互置换后的结果，作为本发明的方案也是有效的。
[0022]
发明效果
[0023]
根据本公开的一个方案，能够提高噪声耐性，并抑制自举电容器的过充电。
附图说明
[0024]
图1是开关电路的电路图。
[0025]
图2是现有的驱动电路的电路图。
[0026]
图3是包括实施方式的栅极驱动电路的开关电路的框图。
[0027]
图4的(a)、图4的(b)是图3的开关电路的动作波形图(仿真结果)。
[0028]
图5是图3的开关电路的动作波形图(仿真结果)。
[0029]
图6是表示电平移位器的构成例的电路图。
[0030]
图7是表示电平移位器的更具体的构成例的电路图。
[0031]
图8是表示电平移位器的另一构成例的电路图。
[0032]
图9是实施方式的开关电源的控制电路的框图。
[0033]
图10的(a)～图10的(f)是包括栅极驱动电路的电源的电路图。
具体实施方式
[0034]
(实施方式的概要)
[0035]
以下，对本公开的几个例示性的实施方式的概要进行说明。该概要作为后述的详细说明的前置，以实施方式的基本理解为目的，将一个或多个实施方式中的几个概念简化并对其进行说明，并不会限定发明或公开的广度。此外，该概要并非可考虑的全部实施方式的概括性的概要，并不对实施方式的不可或缺的构成要素进行限定。方便起见，“一个实施方式”有时用于指代本说明书所公开的一个实施方式(实施例或变形例)或多个实施方式(实施例或变形例)。
[0036]
一个实施方式涉及一种开关电路的栅极驱动电路，该开关电路包含n沟道的高边晶体管及低边晶体管。栅极驱动电路包括：开关端子，其与高边晶体管的源极及低边晶体管的漏极连接，并且连接有自举电容器的一端；自举端子，其连接有自举电容器的另一端；开关线，其与开关端子连接；自举线，其与自举端子连接；高边驱动器，其输出与高边晶体管的栅极连接，其上侧电源节点与自举线连接，其下侧电源节点与开关线连接；低边驱动器，其输出与低边晶体管的栅极连接；pmos(p-channel metal oxide semiconductor：p沟道金属氧化物半导体)晶体管的开关及整流元件，其被串联地设置在供给恒压的恒压线与自举线之间；比较电路，其以自举线与开关线之间的电位差即高边电源电压为电源进行动作，并生成表示高边电源电压与阈值电压的大小关系的检测信号；电平移位电路，其使检测信号的电平下降到接地电压为“低”的信号；以及pmos用驱动器，其根据电平移位电路的输出来与低边晶体管的开关非同步地驱动开关。
[0037]
根据该构成，能够与低边晶体管的导通、截止无关地，始终通过比较电路来对自举电容器的两端间产生的高边电源电压进行监视。因此，不存在比较电路的输入为高阻抗的期间，并能够提高噪声耐性。
[0038]
也可以是，在一个实施方式中，电平移位电路包含脉冲发生器、开漏电路、以及锁存电路，并输出与锁存电路的状态相应的信号；该脉冲发生器分别响应于检测信号的正沿、负沿而生成具有预定的脉冲宽度的置位脉冲、复位脉冲；该开漏电路包含源极与自举线连接，并根据置位脉冲而成为导通的第1晶体管、以及源极与自举线连接，并根据复位脉冲来成为导通的第2晶体管；该锁存电路包含被交叉耦合的第1晶体管及第2晶体管，并响应于开
漏电路的输出来进行状态转变。
[0039]
根据该构成，能够将高边的检测信号低延迟地传输到低边。
[0040]
也可以是，在一个实施方式中，电平移位电路还包含锁存稳定化电路，该锁存稳定化电路被设置在电源线与接地线之间，并将锁存电路的互补的第1节点及第2节点中的、与电平移位电路的输出相应的一者固定为“低”。利用锁存稳定化电路，根据电平移位电路的输出，能够通过作用于第1节点和第2节点来固定锁存电路的状态。关于锁存稳定化电路，无需使锁存电路的状态转变，因此动作电流非常少即可。此外，锁存稳定化电路被设置在高边线与开关线之间，它们的电位差为5v或12v左右，因此为了固定锁存电路的状态，与使电流流过电位差为数百v的高边线与接地线之间的情况相比，能够大幅削减耗电。
[0041]
(实施方式)
[0042]
以下，参照附图，针对实施方式进行说明。对于各附图所示的相同或等同的构成要素、构件、以及处理，标注相同的附图标记，并适当省略重复的说明。此外，实施方式并不对发明进行限定，仅为例示，实施方式所记述的一切特征或其组合并非都是发明的实质性内容。
[0043]
在本说明书中，所谓“构件a与构件b连接的状态”，除包含构件a与构件b物理性地直接连接的情况之外，还包含构件a与构件b经由不对其电连接状态产生实质影响，或者不会损害其结合所起到的功能或效果的其它构件间接地连接的情况。
[0044]
同样，所谓“构件c被设置在构件a与构件b之间的状态”，除包含构件a与构件c，或者构件b与构件c直接连接的情况之外，还包含经由不对其电连接状态产生实质影响，或者不会损害通过其结合而起到的功能或效果的其它构件间接地连接的情况。
[0045]
图3是包括实施方式的栅极驱动电路200的开关电路100的框图。开关电路100包括高边晶体管mh、低边晶体管ml、自举电容器cb及栅极驱动电路200。高边晶体管mh及低边晶体管ml为gan－hemt(gan－fet)。
[0046]
栅极驱动电路200对高边晶体管mh及低边晶体管ml进行控制。栅极驱动电路200在高边脉冲sh为“高”时，使高边晶体管mh导通，在为“低”时，使高边晶体管mh截止。此外，栅极驱动电路200在控制信号sl为“高”时，使低边晶体管ml导通，在为“低”时，使低边晶体管ml截止。
[0047]
栅极驱动电路200包括高边驱动器202、低边驱动器204、电平移位器206、二极管(整流元件)d1、开关sw1、比较电路210、电平移位电路220d、以及pmos用驱动器212，并被集成化于一个半导体基板。
[0048]
栅极驱动电路200的输出引脚ho与高边晶体管mh的栅极连接，开关引脚(端子)vs与高边晶体管mh的源极及低边晶体管ml的漏极连接。栅极驱动电路200的输出引脚lo与低边晶体管ml的栅极连接。
[0049]
低边驱动器204基于低边脉冲sl来驱动低边晶体管ml。具体而言，低边驱动器204在低边脉冲sl为“高”时，将高电压v
reg
施加到低边晶体管ml的栅极，在低边脉冲sl为“低”时，将低电压(0v)施加到低边晶体管ml的栅极。
[0050]
自举电容器cb的一端与vs引脚连接，其另一端与vb引脚连接。将与vs引脚连接的布线称为开关线vs。同样，将与vb引脚连接的布线称为自举线vb。
[0051]
电平移位器206使高边脉冲sh进行电平移位，并将其供给到高边驱动器202。关于
高边驱动器202，其输出与高边晶体管mh的栅极连接，其上侧电源节点n1与自举线vb连接，其下侧电源节点n2与开关线vs连接。高边驱动器202以自举引脚vb与开关引脚vs的电位差v
bs
＝vb－vs，即自举电容器cb的两端间电压为电源电压来进行动作。因此，将v
bs
称为高边电源电压。
[0052]
高边驱动器202根据电平移位后的高边脉冲sh’来驱动高边晶体管mh。具体而言，高边驱动器202在高边脉冲sh为“高”时，将高电压vb施加到高边晶体管mh的栅极，在高边脉冲sh为“低”时，将低电压vs施加到高边晶体管mh的栅极。
[0053]
作为pmos晶体管的开关sw1与作为整流元件的二极管d1被串联地设置在恒压线(称为reg线)与自举线vb之间，该恒压线用于供给恒压v
reg
。
[0054]
比较电路210以自举线vb与开关线vs之间的电位差v
bs
(高边电源电压)为电源来进行动作。比较电路210将高边电源电压v
bs
与规定其目标电压v
bs(ref)
的阈值电压v
th
进行比较，生成表示它们的大小关系的过电压检测信号ovdet。检测信号ovdet在v
bs
＞v
th
的过电压状态下为“高”，在v
bs
＜v
th
时为“低”。比较电路210能够用电压比较器来构成。
[0055]
电平移位电路230使检测信号ovdet的电平下降到接地电压为“低”的信号lvs＿out。
[0056]
pmos用驱动器212根据电平移位电路230的输出lvs＿out来与高边晶体管mh及低边晶体管ml的开关非同步地对开关sw1进行驱动。开关sw1在过电压检测信号ovdet为“高”(v
bs
＞v
th
)时断开，在过电压检测信号ovdet为“低”(v
bs
＜v
th
)时接通。
[0057]
以上是栅极驱动电路200及开关电路100的构成。接着，对其动作进行说明。图4的(a)、图4的(b)是图3的开关电路100的动作波形图(仿真结果)。图4的(b)是将图4的(a)的时间轴放大得到的图。仿真以如下的条件来进行：v
cc
＝v
reg
＝5v，振荡频率1mhz，导通时间ton＝50ns，v
in
＝90v，死区时间30ns，cb＝1μs。
[0058]
图5是电压vb、vs、高边电源电压v
bs
、过电压检测信号ovdet、以及开关sw1的栅极电压vpgate的波形图(仿真结果)。当高边电源电压v
bs
超过阈值v
th
时，过电压检测信号ovdet成为“高”，pgate信号成为“高”，开关sw1断开。其间，高边电源电压v
bs
会降低下去。然后，当高边电源电压v
bs
低于阈值v
th
时，过电压检测信号ovdet成为“低”，pgate信号成为“低”，开关sw1接通。其间，自举电路成为激活，每当开关电压vs开关，高边电源电压v
bs
就会上升。在该例中，高边电源电压v
bs
的波动幅度非常小，达到70mv。
[0059]
以上是开关电路100的动作。根据实施方式的栅极驱动电路200，能够与低边晶体管ml的导通、截止无关地，始终通过比较电路210来对自举电容器cb的两端间产生的高边电源电压v
bs
进行监视。因此，不存在比较电路210的输入成为高阻抗的期间，能够提高噪声耐性。
[0060]
在现有技术中，存在比较电路210的停止期间，因此高边电源电压v
bs
的波动会变大。与此不同，根据实施方式的栅极驱动电路200，能够使高边电源电压v
bs
的波动变小。
[0061]
图6是表示电平移位电路220d的构成例的电路图。电平移位电路220d是将输入信号lvs＿in(上述检测信号ovdet)转换为输出信号lvs＿out(lvs＿out)的电平下降电路，该输入信号lvs＿in以vb为“高”，以vs为“低”，该输出信号lvs＿out以电源电压v
cc
(或v
reg
)为“高”，以接地电压0v为“低”。
[0062]
电平移位电路220d具有脉冲发生器230d、开漏电路232d、锁存电路240d、逻辑电路
260d、以及锁存稳定化电路280d。
[0063]
脉冲发生器230d为单触发电路，响应于输入信号lvs＿in的正沿、负沿，在预定脉冲宽度的期间，生成为“低”的负逻辑的置位脉冲set、复位脉冲rst。
[0064]
开漏电路232d包括pmos晶体管mp11、mp12。第1晶体管mp11的源极与自举线vb连接，并根据置位脉冲set而成为导通。第2晶体管mp12的源极与自举线vb连接，并根据复位脉冲rst而成为导通。
[0065]
锁存电路240d包含pmos晶体管mp21、mp22。第1晶体管mp21及第2晶体管mp22被交叉耦合，并响应于开漏电路232d的输出地进行状态转变。
[0066]
锁存稳定化电路280d将锁存电路240d的互补的第1节点n21及第2节点n22中的、与电平移位电路220d的输出lvs＿out相应的一者固定为“高”。
[0067]
逻辑电路260d接受锁存电路240的输出(第1节点n21、第2节点n22的电压中的至少一者)，并生成电平移位输出信号lvs＿out。
[0068]
锁存稳定化电路280d被构成为：维持锁存电路240d的互补的第1节点n21及第2节点n22中的、与电平移位电路220的输出lvs＿out的电平(高、低)相应的一者的“低”。
[0069]
例如，锁存稳定化电路280d在lvs＿out为“高”，即第1节点n21为“高”时，以维持第1节点n21的“高”的方式进行动作，在lvs＿out为“低”，即第2节点n22为“高”时，以维持第2节点n22的“高”的方式进行动作。
[0070]
或者相反地，也可以是，锁存稳定化电路280d被构成为：在lvs＿out为“高”，即第1节点n21为“高”时，以维持第2节点n22的“低”的方式进行动作，在lvs＿out为“低”，即第2节点n22为“高”时，维持第1节点n21的“低”。
[0071]
图7是表示电平移位电路220d的更具体的构成例的电路图。逻辑电路260d包含电平移位器兼锁存电路262d、以及逆变器inv1、inv2。
[0072]
电平移位器兼锁存电路262d接受锁存电路240d的输出，并进行锁存。电平移位器兼锁存电路262d将锁存电路240的输出的电平下降到以电压v
cc
为高电平，以电压0v为低电平的信号。电平移位器兼锁存电路262包含晶体管mn31、mn32、以及mp33～mp38。电平移位器兼锁存电路262d的输出经过2级逆变器inv、inv2而被输出。
[0073]
锁存稳定化电路280d包含开关sw1、第2开关sw2、第1阻抗元件284＿1、第2阻抗元件284＿2、第1电流镜电路286＿1、以及第2电流镜电路286＿2。第1开关sw1在电平移位电路220的输出lvs＿out成为第1电平(高)时接通。第1阻抗元件284＿1与第1开关sw1串联地连接。第1电流镜电路286＿1对流过第1阻抗元件284＿1的电流进行复制，并将电流iaux＿set提供到第1节点n21。由此，节点n21被上拉。
[0074]
第2开关sw2在电平移位电路220d的输出lvs＿out为第2电平(低)时接通。第2阻抗元件284＿2与第2开关sw2串联地连接。第2电流镜电路286＿2对流过第2阻抗元件284＿2的电流进行复制，并将电流iaux＿rst提供给第2节点n22。由此，节点n22被上拉。
[0075]
图8是表示电平移位电路220d的另一构成例(220e)的电路图。除了图7的电平移位电路220d以外，图8的电平移位电路220e还包括辅助电路250e。辅助电路250e响应于置位脉冲set，从第2节点n22起灌入辅助电流iasst＿set，响应于复位脉冲rst，从第1节点n21灌入辅助电流iasst＿rst。通过追加辅助电路250e，从而能够进一步地高速化。
[0076]
接着，对开关电路100及驱动电路200的用途进行说明。栅极驱动电路200能够利用
于绝缘型或非绝缘型电源。图9是实施方式的开关电源的框图。该开关电源300为降压(buck)转换器，包括高边晶体管mh、低边晶体管ml、电感器l1、输出电容器c1及控制电路400。除了上述的栅极驱动电路200以外，控制电路400还包括反馈电路410。反馈电路410接收基于开关电源300的输出信号(输出电压v
out
或输出电流i
out
)的反馈信号v
fb
，并生成脉冲信号sh、sl，该脉冲信号sh、sl的占空比及频率会变化，使得反馈信号v
fb
接近预定的目标值。反馈电路410能够包含脉冲宽度调制器或脉冲频率调制器等，且能够由模拟电路(误差放大器)或数字电路(补偿器)来构成。
[0077]
图10的(a)～图10的(f)是包括栅极驱动电路200的电源的电路图。栅极驱动电路200能够适用于图10的(a)所示的降压转换器的晶体管a、b的“对”的驱动。
[0078]
栅极驱动电路200也能够适用于图10的(b)所示的正向转换器。具体而言，栅极驱动电路200能够利用于初级侧的高边晶体管b与低边晶体管a的“对(pair)”的驱动。
[0079]
栅极驱动电路200也能够适用于图10的(c)所示的半桥转换器。具体而言栅极驱动电路200能够利用于初级侧的高边晶体管b与低边晶体管a的“对”的驱动。
[0080]
栅极驱动电路200也能够适用于图10的(d)所示的全桥转换器。具体而言，栅极驱动电路200能够利用于初级侧的高边晶体管b与低边晶体管a的“对”、以及初级侧的高边晶体管d与低边晶体管c的“对”。
[0081]
栅极驱动电路200也能够适用于图10的(e)所示的倍流同步整流器。具体而言，栅极驱动电路200能够利用于初级侧的高边晶体管b与低边晶体管a的“对”的驱动。
[0082]
栅极驱动电路200也能够适用于图10的(f)所示的次级侧全桥同步整流器。具体而言，栅极驱动电路200能够利用于初级侧的高边晶体管b与低边晶体管a的“对”，或高边晶体管c与低边晶体管d的“对”的驱动。此外，栅极驱动电路200能够利用于次级侧的高边晶体管f与低边晶体管e的“对”，或高边晶体管g与低边晶体管h的“对”的驱动。
[0083]
本领域技术人员应理解的是，实施方式仅为例示，在它们的各构成要素或各处理过程的组合中能够存在各种变形例，且那样的变形例也在本发明的范围之内。以下，针对这样的变形例进行说明。
[0084]
除了电源之外，开关电路还被以电机驱动电路等各种用途来使用，本发明也能够适用于电源以外的用途。
[0085]
实施方式仅表示本发明的原理、应用，对于实施方式，在不脱离权利要求书所规定的本发明的思想的范围内，允许进行许多变形例或配置的变更。
[0086]
[工业可利用性]
[0087]
本发明能够利用于开关电路。
[0088]
[附图标记说明]
[0089]
100 开关电路
[0090]
mh 高边晶体管
[0091]
ml 低边晶体管
[0092]cb 自举电容器
[0093]
200 栅极驱动电路
[0094]
202 高边驱动器
[0095]
204 低边驱动器
[0096]
206 电平移位器
[0097]
d1 二极管
[0098]
sw1 开关
[0099]
210 比较电路
[0100]
212 pmos用驱动器
[0101]
220 电平移位电路
[0102]
230d 脉冲发生器
[0103]
232d 开漏电路
[0104]
240d 锁存电路
[0105]
260d 逻辑电路
[0106]
262d 电平移位器兼锁存电路
[0107]
280d 锁存稳定化电路
[0108]
inv1、inv2 逆变器
[0109]
300 dc/dc转换器
[0110]
310 控制器