具有在竖直延伸的字线正下方的字线驱动器电路系统的集成组合件的制作方法

1.集成组合件。集成存储器。具有在竖直延伸的字线正下方的字线驱动器电路系统的组合件。


背景技术：

2.存储器是一种类型的集成电路且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及存取线(其也可称为字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，并且存取线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线及存取线的组合对每一存储器单元进行唯一地寻址。
3.存储器单元可为易失性或非易失性的。非易失性存储器单元可在很长一段时间内存储数据，包含计算机的关闭时间。易失性存储器发生耗散，且因此快速刷新/重写，在许多情况下每秒进行多次。无论如何，存储器单元经配置以以至少两个不同可选状态保留或存储存储器。在二进制中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或状态的信息。
4.一些存储器单元可包含与电容器(或其它合适的存储元件)组合的晶体管。晶体管用于选择性地存取电容器，且可称为存取装置。电容器可静电地将能量作为电场存储在两个电容器板之间的电容器介质内。电容器的电气状态可用于表示存储器状态。
5.字线可与字线驱动器电路系统耦合，且数字线可与感测放大器电路系统耦合。存储器装置(例如，动态随机存取存储器dram装置)可被视为共同地包括字线、数字线、存储器单元、感测放大器电路系统，及字线驱动器电路系统。需要实现更高水平的集成，因此需要开发使存储器装置能够消耗宝贵半导体占据面积的较小占用空间的架构。


技术实现要素：

6.在一些实例中，描述一种集成组合件。所述集成组合件可包括：在基底上方的竖直延伸的字线；与所述字线相邻的存储器单元，所述字线中的每一个与所述存储器单元的行相关联；每个行的所述存储器单元彼此竖直堆叠；及所述基底内的字线驱动器电路系统；所述字线驱动器电路系统在子字线驱动器(swd)单元之间细分；所述swd单元中的每一个与所述字线中的至少两个相关联且经配置以同时激活所述字线中的所述至少两个。
7.在一些实例中，描述一种集成组合件。所述集成组合件可包括：含cmos基底；所述含cmos基底包括字线驱动器电路系统；所述字线驱动器电路系统在水平延伸的子字线驱动器(swd)单元之间细分；在所述基底上方的存储器单元，所述存储器单元布置在竖直延伸的行中；所述存储器单元中的每一个包含存取装置及与所述存取装置耦合的存储元件；沿着所述行竖直地延伸的字线；及所述swd单元中的每一个与所述字线中的至少两个相关联且
经配置以同时激活所述字线中的所述至少两个。
8.在一些实例中，描述一种集成组合件。所述集成组合件可包括：在含cmos基底上方的堆叠存储器单元的阵列；所述存储器单元中的每一个包含与水平延伸的存取装置耦合的水平延伸的电容器；所述存储器单元布置在竖直延伸的行中；所述行处于配对关系，其中配对行在所述存储器单元的所述水平延伸的电容器之间共享电容器板；所述含cmos基底，其包括字线驱动器电路系统；所述字线驱动器电路系统在子字线驱动器(swd)单元之间细分；沿着所述行延伸的字线；所述字线处于配对关系，其中一组所述配对字线与所述配对行中的每一个相关联；及所述swd单元中的每一个与所述组所述配对字线中的至少一个相关联且经配置以同时激活所述组中的所述至少一个的所述字线。
附图说明
9.图1是实例集成组合件的实例区的图解三维视图。
10.图2是实例集成组合件的实例区的图解三维视图。
11.图3是实例集成组合件的实例区的图解三维视图。
12.图4是实例集成组合件的实例区的图解截面侧视图。
13.图5是实例集成组合件的实例区的图解截面俯视图。
14.图6是实例集成组合件的实例区的图解截面俯视图。
15.图7是实例集成组合件的实例区的图解俯视图。
16.图8及9是展示实例存储器装置的实例操作关系的图解说明。
具体实施方式
17.一些实施例包含集成组合件，所述集成组合件具有竖直延伸的字线且具有在所述竖直延伸的字线中的至少一些正下方的字线驱动器电路系统。参考图1到9描述实例实施例。
18.参考图1，图解地说明集成组件10的区。邻近于组合件10的区提供x、y、z坐标系以帮助描述组合件10的各种结构的相对方向。
19.组合件10包含基底12。基底12可包括半导体材料；并且举例来说，可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。基底12可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底12可对应于容纳与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
20.基底12可包含cmos(互补金属氧化物半导体)区，其包括感测电路系统及/或控制电路系统。在所说明的实施例中，子字线驱动器(swd)电路系统在基底的区14内，且感测放大器电路系统(sa)在基底的区16内。区14及16可分别称为swd区及sa区。所说明的swd及sa区可表示跨越基底12形成的大量swd及sa区。
21.在基底上方展示一对竖直延伸的字线18。竖直延伸的字线18沿着所说明的z轴延伸。在一些实施例中，区14可被视为沿着所说明的y轴方向延伸，且具有水平延伸的上表面
15。字线18可视为相对于上表面15正交地延伸，或相对于此上表面至少基本上正交地延伸；其中术语“基本上正交”意指在制造及测量的合理公差内正交。在一些实施例中，竖直延伸的字线18可延伸到相对于swd区14的水平延伸的上表面15正交的约10
°
内。
22.在所说明的实施例中，两个所说明的字线18标记为wl-1及wl-2，使得它们可相对于彼此区分。
23.存储器单元(mc)20邻近于字线18。存储器单元可被视为布置在阵列22中，其中此阵列包含竖直延伸的行24。在所展示的实施例中，邻近于字线wl-1的行标记为24a，且邻近于字线wl-2的行标记为24b。每个行包括彼此竖直堆叠的存储器单元20。字线18可被视为沿着存储器阵列22的行24延伸，其中字线中的每一个与行中的一个的存储器单元相关联(例如，其中字线wl-1与行24a的存储器单元20相关联)。
24.存储器单元20可包括任何合适的配置，且在一些实施例中，可包括与存储元件(se)34耦合的存取装置(ad)32，如相对于行24b的顶部存储器单元20所展示。存取装置32可为任何合适的装置，包含例如晶体管、二极管、双向阈值开关等。存储元件34可为具有至少两个可检测状态的任何合适装置；并且在一些实施例中，存储元件可为例如电容器、电阻式存储器装置、导电桥连装置、相变存储器(pcm)装置、可编程金属化单元(pmc)等。
25.数字线26沿着存储器阵列22的列延伸，其中所说明的数字线标记为dl-1_0、dl-1_1等；其中数字线上的标记指示层级及数字线号(例如dl-1_0是层级1中的数字线0)。在所说明的实施例中，数字线26相对于水平延伸的swd区14正交地(或至少基本上正交地)延伸。具体来说，数字线26被示为沿着所说明的x轴方向延伸，且swd区14被示为沿着所说明的y轴方向延伸。
26.存储器单元20中的每一个被示为与一个字线及一个数字线电耦合，并且可被视为由数字线中的所述一个数字线结合字线中的所述字线唯一地寻址。
27.数字线与感测放大器电路系统耦合，且在所说明的实施例中，数字线中的实例数字线(具体来说，数字线dl-1_0)被示为与sa区16电耦合。其它数字线还将耦合到sa区，但未说明此类sa区以便简化图式。沿着数字线dl-4_0及dl-4_1通过箭头图解地指示从数字线到与数字线相关联的sa区的几个实例物理方向。
28.swd区14在字线18正下方，且被示为电耦合到此类字线。在一些实施例中，swd区14可被视为对应于swd单元，其中此单元与两个字线wl-1及wl-2相关联且经配置以同时激活此类字线。尽管所说明的swd单元14经配置以同时激活两个字线，但是在其它实施例中，可比较swd单元可用于同时激活多于两个字线。一般来说，swd单元可经配置以同时激活字线18中的至少两个、字线18中的至少四个等。swd区14可包括任何合适的电路系统，且在一些实施例中可包括一或多个反相器。与缺少反相器的其它配置相比，利用反相器可使swd区的填充密度增加。
29.sa区16被示为从swd区14横向地偏移，且不在存储器单元20正下方。在一些实施例中，sa区16可从阵列22横向地偏移，使得它不在此阵列正下方。在其它实施例中，sa区16的至少一部分可在阵列22下方。sa区16可提供于任何合适位置中，包含在阵列22下方、相对于阵列22横向地偏移、在阵列22上方等。
30.组合件10的所说明区可被视为沿着一对字线的组合件的部分28。此部分可表示在存储器阵列22内的大量部分。存储器阵列可包括数百、数千、数十万、数百万等的存储器单
元；数百、数千、数十万、数百万等的字线；及数百、数千、数十万、数百万等的数字线。swd单元可表示提供于基底12内的大量swd单元，其中swd单元一起包括字线驱动器电路系统的总体配置。
31.部分28可被视为包括层(层级)30，每一层包含一对所说明的数字线及一对所说明的存储器单元(例如，底部层级30包含数字线dl-1_0及dl-1_1，且包含在行24a及24b内的底部存储器单元20)。尽管所说明的区包括四个层级30，但应理解，可存在任何合适数目的层级。举例来说，在一些实施例中，可存在八个层级、16个层级、32个层级、64个层级等。
32.图1的配置的优点可为在竖直延伸的字线18正下方的swd区14的形成实现swd区相对于存储器阵列22紧密地封装，且实现相对于常规的配置保留宝贵的半导体占据面积。将swd区14配置为同时激活两个或更多个字线可能是有利的，因为与字线间距相比，swd区通常会相对较大(其中实例字线间距在图1中图解地展示为间距p)。因此，单个字线及swd配置的最小占用面积受swd区的占用面积限制。字线与swd区的一对一对应关系将字线的间距限制为swd区的间距。相反，具有与swd区中的每一个相关联的多个字线允许将字线的间距减小至小于swd区的间距。
33.图2展示另一实例集成组合件10的实例区。图2的实例区包含沿着基底12的swd区(单元)14，并且包含与此swd区相关联的四个字线18。字线标记为wl-1、wl-2、wl-7及wl-8。字线中的每一个与阵列22内的存储器单元20的行24相关联，其中个别行标记为24a、24b、24g及24h。
34.数字线26沿着阵列22的列延伸。存储器单元20中的每一个由数字线中的一个结合字线中的一个唯一地寻址。沿着数字线dl-4_0、dl-4_1、dl-4_2及dl-4_3通过箭头图解地指示从数字线到与数字线相关联的sa区的几个实例物理方向。
35.所说明的区包含四个层级30。在其它实施例中，区可包括多于四个此类层级，并且可例如包括八个层级、16个层级、32层级、64个层级等。
36.swd单元14可经配置以同时激活所有四个所说明的字线18，且因此标记为wl_1/2/7/8。在一些实施例中，可提供swd单元14以延伸到足够长度，使得所有字线在swd区正上方。在所展示的实施例中，swd区14(例如，含cmos区)仅在中心字线wl-2及wl-7正下方，且提供重新分布电路系统(例如，布线)36以将swd区14与外部两个字线wl-1及wl-8耦合。
37.图1及2的实施例的存储器阵列22可包括任何合适的配置。参考图3及4描述实例配置。
38.参考图3，存取装置32被示为对应于晶体管(仅标记其中一个)，其中此类晶体管包含源极/漏极区38及40，及沟道区42。存储元件34对应于电容器(仅标记其中一个)，其中此类电容器通过导电互连件44耦合到晶体管32。在一些应用中，导电互连件可被视为电容器34的一部分，并且可例如被视为此类电容器的存储节点的一部分。
39.存储器单元20(仅标记其中一个)包括晶体管32及电容器34。存储器单元布置在阵列22内，其中此阵列具有沿着所说明的z轴方向延伸的行24且具有沿着所说明的x轴方向延伸的列46。个别行标记为24a、24c及24e，且个别列标记为46a-c。
40.数字线26(标记为dl-1_0、dl-2_0及dl-3_0)沿着列46延伸，且与晶体管32的源极/漏极区38耦合。
41.字线18(标记为wl-1、wl-3及wl-5)沿着存储器阵列的行延伸，且邻近于晶体管32
的沟道区42。在所说明的实施例中，字线中的每一个包括两个组件(对于字线wl-1，标记为18a及18b)，其中此类组件沿着z轴方向延伸且在沟道区42的相对侧上。在一些实施例中，字线中的每一个可被视为分叉成两个竖直延伸的组件。在其它实施例中，字线可包括其它合适的配置，且可例如仅在沟道区的一侧上包括单一组件，可包括全环绕栅极配置等。
42.字线18包括可操作地邻近于晶体管32的沟道区42的选通区，使得各个晶体管32的源极/漏极区38及40以选通方式彼此耦合。当本文中使用术语“选通耦合”时，这可指代可由字线18的电激活/去激活引发的源极/漏极区38及42的受控耦合/解耦。
43.沿着字线18的选通区可通过栅极介电材料(未展示)与沟道区42间隔开。栅极介电材料可包括任何合适的组成物，且在一些实施例中可包括二氧化硅，基本上由二氧化硅组成，或由二氧化硅组成。
44.字线延伸到swd单元14，且在所说明的实施例中，字线中的每一个延伸到单独swd单元(其中swd单元标记为14a-c，以及标记为swd-1到swd-3)。在一些实施例中，图3的组合件10可被视为包括字线驱动器电路系统，其中此字线驱动器电路系统在多个swd单元之间细分。所说明的单元14a-c表示swd单元。
45.在所说明的实施例中，晶体管32的主体区(沟道区)42与导电板48耦合。此种板可用于在存储器单元20的一些操作模式期间使得过量载流子(例如，空穴)能够从主体区42排出。板48可包括任何合适的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)，及/或导电掺杂的半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。
46.图4展示沿着y轴方向的图3的组合件10的截面侧视图，其中截面图穿过与字线wl-1相关联的存储器单元20。字线wl-1在图4中以短划线(虚线)视图展示以指示它从所说明的截面偏移。具体来说，字线wl-1将相对于图4的所说明截面处于页面内及页面外。
47.晶体管32被示为沿着y轴方向水平地延伸，且被示为包括主体区42及源极/漏极区38及40。
48.电容器34还被示为沿着y轴方向水平地延伸，且被示为包括外部节点(存储节点)50、内部节点(板电极)52，及电容器介电材料54。
49.节点50及52可包括任何合适的导电组成物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组成物(例如，金属硅化物、金属氮化物、金属碳化物等)，及/或导电掺杂的半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。节点50及52可包括彼此相同的组成物，或可包括相对于彼此不同的组成物。
50.电容器介电材料54可包括任何合适的组成物；且在一些实施例中可包括氧化硅、氧化铝、氧化铪等中的一或多个。
51.swd区14a被示为沿着y轴方向水平地延伸，且与字线wl-1及字线wl-2两者电耦合。字线wl-2被示为与存储器单元20的行24b相关联。在所说明的实施例中，与行24b相关联的存储器单元标记为20b，且与行24a相关联的存储器单元标记为20a。而且，在存储器单元20a内的电容器及晶体管分别标记为34a及32a；及存储器单元20b内的电容器及晶体管分别标记为34b及32b。
52.电容器34b是跨越中心地位于电容器34a及34b之间的平面49的电容器34a的镜像。平面49延伸穿过板电极52。
53.电容器34a及34b沿着y轴水平地延伸。晶体管32a还沿着y轴水平地延伸。晶体管32b可与晶体管32a类似地配置，使得它们也沿着y轴水平地延伸。在所说明的实施例中，示意性地展示晶体管32b以便简化图式。
54.在一些实施例中，行24a内的存储器单元20a可被视为与行24b内的存储器单元20b成配对关系，因为存储器单元20a及20b共享电容器34a及34b内的电容器板52。
55.在一些实施例中，字线wl-1及wl-2可被视为彼此配对，因为它们与配对的行24a及24b相关联。字线wl-1及wl-2可一起被视为形成一组配对字线，且此组可表示跨越集成组合件10的存储器阵列22延伸的大量的配对字线集合。在所说明的实施例中，个别存储器单元20a及20b的至少部分横向地在字线wl-1与wl-2之间(例如，电容器34a及34b横向地在字线wl-1与wl-2之间)。
56.字线wl-1及wl-2延伸到相同swd区14a，且可同时由swd区14a激活。
57.图4展示组合件10内的多个绝缘材料56、58、60及62。此类绝缘材料可包括任何合适的组成物，包含例如氮化硅、氧化铝、氧化硅、氧化铪、氧化锆等中的一或多个。绝缘材料56、58、60及62可在组成上彼此不同，或此类绝缘材料中的一或多个可在成分上彼此相同。
58.图5展示在类似于图3及4的配置中穿过组合件10的区的俯视截面图。组合件包含六个代表性字线18(标记为wl-1到wl-6)。以短划线(虚线)视图图解性地说明一对代表性数字线26，以指示数字线相对于所说明的截面图在平面外。
59.图5的存储器阵列22被示为包括代表性存储器单元20a-f，其中存储器单元中的每一个包含水平延伸的晶体管(例如，32a)及水平延伸的电容器(例如，34a)。板电极52将存储器单元分叉成在板电极的一侧上的第一组，及在板电极的另一侧上的第二组。第一组包含存储器单元20a、20c及20e，且第二组包含存储器单元20b、20d及20f。
60.存储器单元20a及20b可被视为相对于彼此成配对关系。类似地，存储器单元20c及20d可被视为相对于彼此成配对关系，且存储器单元20e及20f可被视为相对于彼此成配对关系。
61.字线wl-1及wl-2可被视为与第一swd单元14a(swd-1)相关联的第一组配对字线，字线wl-3及wl-4可被视为与第二swd单元14b(swd-2)相关联的第二组配对字线，且字线wl-5及wl-6可被视为与第三swd单元14c(swd-3)相关联的第三组配对字线。
62.第一导电板48a可操作地接近晶体管32a、32c及32e的主体区(沟道区)，以在存储器单元20a、20c及20e的操作模式期间从此类主体区排出过量载流子。类似地，第二导电板48b可操作地接近晶体管32b、32d及32f的主体区，以在存储器单元20b、20d及20f的操作模式期间从此类主体区排出过量载流子。
63.图5的实施例展示将与字线中的两个相关联的swd区14中的每一个(例如，swd区14a与字线wl-1及wl-2相关联)。在其它实施例中，类似swd区可与多于两个字线相关联。举例来说，图6展示其中个别swd区与四个字线相关联的实施例。
64.图6的集成组合件10包含十二个代表性字线wl-1到wl-12，且包含与字线的选通区可操作地相邻的代表性存储器单元20a到20l。图6的集成组合件10还包含swd区14a-c(swd-1到swd-3)。然而，与图5的组合件不同，图6的组合件具有与四个字线相关联的个别swd区中的每一个。举例来说，swd区14a(swd-1)与字线wl-1、wl-2、wl-7及wl-8相关联，且经配置以同时激活所有此类相关联字线。
65.图6展示导电板48a-d，其沿着x轴方向延伸且可操作地与存储器单元20a-l的晶体管32a-l的主体区耦合以从此类主体区排出过量载流子。
66.字线wl-1到wl-12可被视为包括六组配对字线，其中此类配对组包含wl-1/wl-2、wl-3/wl-4、wl-5/wl-6、wl-7/wl-8、wl-9/wl-10，及wl-11/wl-12。配对组可被视为在第一分组64及第二分组66内，其中第二分组相对于第一分组横向地偏移。举例来说，配对组wl-1/wl-2在第一分组64内，且从第二分组66内的配对组wl-7/wl-8横向地偏移。然而，配对组wl-1/wl-2及wl-7/wl-8都与相同swd单元(具体来说，单元14a，即swd-1)相关联。
67.中介区68在两个分组64与66之间。中介区包含绝缘面板70，其中此绝缘面板夹在导电板48b与48c之间。在一些实施例中，板48b及48c可分别称为第一及第二导电板，且绝缘面板70可被视为夹在此类第一及第二导电板之间。
68.绝缘面板70可包括任何合适的组成物，且在一些实施例中可包括氧化硅、氮化硅、氧化铝、氧化铪等中的一或多个。
69.swd单元14a-c可沿着足够长度水平地延伸为在与图6的配置中的此类swd单元相关联的所有字线下方。举例来说，swd单元14a(swd-1)可沿着足够长度水平地延伸为在所有字线wl-1、wl-2、wl-7及wl-8下方。或者，swd单元可在与此类swd单元相关联的仅几个字线下方，且类似于上文参考图2描述的配置，可提供重新分布电路系统以到达其它字线。图7展示可相对于图6的配置实用的具体实施例。具体来说，图7图解地说明与swd单元14a(swd-1)相关联的配对字线组wl-1/w-2及wl-7/wl-8，且展示仅在中心字线wl-2及wl-7正下方的swd单元14a。提供重新分布电路系统36以从swd单元14a到达外部字线wl-1及wl-8。
70.上文所描述的配置可以任何适合方式操作。图8及9说明可相对于此类配置采用的实例操作机构。
71.首先参考图8，此展示可相对于图1及5的实例实施例使用的操作机构，其中swd单元仅与两个字线相关联。应理解，图8的表示不是特定实施例的物理表示，而是用于表示相对于上文所描述的实例实施例的操作特性。因此，图8中所示的结构可或可不具有在图式中表示的物理接近度。字线未在图8中具体地展示，而是以椭圆图解地说明存储器单元20，并且可相对于存储器单元的位置推断字线的位置。
72.通过对应于swd-1到swd-8的箭头图解地指示swd单元14。紧邻swd-6提供开口圆以指示选择此，且紧邻其它swd提供实心圆(黑点)以指示未选择此。
73.存储器单元20沿着代表性数字线26布置在列内。存储器单元20还沿着行布置，所述行沿着由swd单元下方的箭头指向的方向延伸。图8的行及列与上文相对于存储器阵列22(例如，图3中所示的存储器阵列22)描述的行24及列46不相同。
74.数字线被示为以成对的相对耦合线布置，其中相对耦合线延伸到感测放大器16。举例来说，数字线dl-0t及dl-0c对应于延伸到感测放大器电路系统sa-0的一对相对耦合的数字线。数字线dl-0t可被视为“真实”数字线且数字线dl-0c可被视为与真实数字线相对地耦合的“互补”数字线。出于理解本公开及所附权利要求书的目的，如果感测放大器电路系统经配置以将第一数字线及第二数字线的电特性(例如，电压)彼此进行比较，则第一数字线通过感测放大器电路系统与第二数字线“相对地耦合”。术语“真实”及“互补”是任意的，且用于区分通过感测放大器电路系统彼此进行比较的数字线。存储器单元的层级在图8中未指示，为方便起见，仅数字线数字说明特定概念。
75.真实数字线可相对于互补数字线横向地偏移。如果图1及5的数字线是真实数字线，则相关联的互补数字线可处于相对于图1及5中所示的阵列22不同的阵列中。
76.swd单元中的每一个可被视为同时激活多个字线。举例来说，swd-6被示为激活存储器单元20的两个组68及70，其中此类组利用椭圆图解地说明。组68及70中的每一个包含两个存储器单元。组68及70可相对于彼此在不同层级内。可利用所指示数字线中的一个寻址在激活的组内的特定存储器单元。在所展示实施例中，存储器单元20a被示为利用swd-6及数字线dl-0t进行寻址。通过在存储器单元周围提供正方形框来图解地指示存储器单元的寻址。
77.图9展示可相对于图2、6及7的实例实施例使用的操作机构，其中swd单元与四个字线相关联。识别为swd-6的swd单元被示为激活包括四个存储器单元20的组72。利用识别为dl-0t的数字线寻址此激活的组内的存储器单元20a。
78.上文所论述的组合件及结构可在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
79.除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
80.术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。术语“介电”在一些情况下及术语“绝缘”(或“电绝缘”)在其它情况下可用于在本公开内提供语言变异以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
81.术语“电连接”及“电耦合”均可用于本公开中。所述术语被视为同义。在一些例子中利用一个术语且在其它例子中利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。
82.图中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述及以下权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。
83.除非另外规定，否则附图说明的截面图仅展示截面的平面内的特征，且不展示截面的平面后面的材料，以便简化图式。
84.当结构称为“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相反地，当结构称为“直接在另一结构上”、“与另一结构直接相邻”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
85.结构(例如，层、材料等)可称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可或可不相对于基底的上表面基本上正交地延伸。
86.一些实施例包含具有在基底上方的竖直延伸的字线的集成组合件。存储器单元邻近于字线。字线中的每一个与存储器单元的行相关联。每个行的存储器单元彼此竖直地堆叠。字线驱动器电路系统在基底内。字线驱动器电路系统在子字线驱动器(swd)单元之间细分。swd单元中的每一个与字线中的至少两个相关联，且经配置以同时激活字线中的所述至少两个。
87.一些实施例包含集成组合件，其具有含有字线驱动器电路系统的含cmos基底。字线驱动器电路系统在水平延伸的子字线驱动器(swd)单元之间细分。存储器单元在基底上方且布置在竖直延伸的行中。存储器单元中的每一个包含存取装置及与所述存取装置耦合的存储元件。字线沿着行竖直地延伸。swd单元中的每一个与字线中的至少两个相关联，且经配置以同时激活相关联字线。
88.一些实施例包含集成组合件，其包括在含cmos基底上方的堆叠存储器单元的阵列。存储器单元中的每一个包含与水平延伸的存取装置耦合的水平延伸的电容器。存储器单元布置在竖直延伸的行中。行处于配对关系，其中配对行在存储器单元的水平延伸的电容器之间共享电容器板。含cmos基底包括字线驱动器电路系统。字线驱动器电路系统在子字线驱动器(swd)单元之间细分。字线沿着行延伸。字线处于配对关系，其中一组配对字线与配对行中的每一个相关联。swd单元中的每一个与配对字线组中的至少一个相关联，且经配置以同时激活组中的所述至少一个的字线。
89.根据规定，已经就结构及方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示及描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。