半导体元件及其形成方法与流程

1.本揭露是关于一种半导体元件及一种半导体元件的形成方法。


背景技术：

2.本揭露大致相关于半导体元件，特定来说，相关于制造非平面晶体管元件的方法。
3.由于各种电子组件(例如，晶体管、二极管、电阻、电容等)的集成密度不断改善，半导体产业已经历快速成长。在大多数情况下，集成密度的改善从最小特征尺寸的重复缩小而得，此允许将更多的组件整合至给定面积中。
4.鳍式场效应晶体管(finfet)元件逐渐在集成电路中广泛使用。finfet元件具有三维结构且包括一或多个从基板突出的鳍片。配置以控制finfet元件的导电通道内的电荷载子流动的栅极结构包覆一或多个鳍片。举例来说，在三栅极finfet元件中，栅极结构包覆一或多个鳍片中的每一鳍片的三侧，进而在一或多个鳍片中的每一鳍片的三侧上形成导电通道。


技术实现要素：

5.根据本揭露一实施例，一种半导体元件包含半导体基板、第一鳍片以及第二鳍片。第一鳍片从半导体基板突出并沿第一方向延伸。第二鳍片从半导体基板突出并沿第一方向延伸。耦合至第一鳍片的第一磊晶源极/漏极区及耦合至第二鳍片的第二磊晶源极/漏极区通过空隙彼此侧向隔开。
6.根据本揭露一实施例，一种半导体元件包含半导体基板、第一晶体管以及第二晶体管。半导体基板具有彼此相对的第一侧及第二侧。第一晶体管形成在第一侧上。第一晶体管包括从第一侧突出的第一源极/漏极区。第二晶体管形成在第一侧上并且邻近第一晶体管。第二晶体管包括从第一侧突出的第二源极/漏极区。第一源极/漏极区及第二源极/漏极区通过空隙沿第一侧向方向彼此隔开。
7.根据本揭露一实施例，一种半导体元件的形成方法包含：在基板上形成第一半导体鳍片及第二半导体鳍片，其中第一半导体鳍片及第二半导体鳍片沿第一方向延伸；形成沿第一方向延伸的介电鳍片，其中介电鳍片设置在第一半导体鳍片及第二半导体鳍片之间；形成第一虚设栅极结构，其中第一虚设栅极结构沿垂直于第一方向的第二方向延伸并跨过第一半导体鳍片、介电鳍片以及第二半导体鳍片；在位于第一虚设栅极结构的侧上的第一半导体鳍片中形成第一对的源极/漏极区，并在位于第一虚设栅极结构的侧上的第二半导体鳍片中形成第二对的源极/漏极区；以介电层覆压第一对的源极/漏极区及第二对的源极/漏极区；去除介电鳍片；以及在介电层上沉积保护层，以形成分开第一对的源极/漏极区及第二对的源极/漏极区的空隙。
附图说明
8.当结合随附诸图阅读时，得自以下详细描述最佳地理解本揭露的一实施方式。应
强调，根据工业上的标准实务，各种特征并未按比例绘制且仅用于说明目的。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
9.图1绘示根据一些实施例的鳍式场效应晶体管(finfet)元件的立体视图；
10.图2绘示根据一些实施例的包括两邻接单元的范例布局设计图；
11.图3绘示根据一些实施例的用于制造非平面晶体管元件的范例方法流程图；
12.图4、图5、图6、图7、图8、图9、图10、图11a、图11b、图12a、图12b、图13a、图13b、图14a、图14b、图15a、图15b、图16a、图16b、图17以及图18绘示根据一些实施例的图3的方法所制造的范例finfet元件(或范例finfet元件的一部分)在不同制造阶段期间的剖面图；
13.图19绘示根据一些实施例的用于制造非平面晶体管元件的另一范例方法流程图；
14.图20绘示根据一些实施例的用于制造非平面晶体管元件的又另一范例方法流程图。
15.【符号说明】
16.100:鳍式场效应晶体管元件,finfet元件
17.102:基板
18.104:鳍片
19.106,800:隔离区
20.108:栅极介电质
21.110:栅极
22.112s:源极区
23.112d:漏极区
24.200:布局设计
25.201:部分
26.210a:单元
27.210b:单元
28.220:图案,主动区
29.222:半导体鳍片
30.222-1,222-2,222-3:非重叠部分,源极/漏极区
31.224:半导体鳍片
32.224-1,224-2,224-3:非重叠部分,源极/漏极区
33.226:图案,主动区
34.230:图案,虚设区,虚设鳍片
35.232:图案,虚设区,虚设鳍片
36.234:图案,虚设区,虚设鳍片
37.240～246:图案,栅极结构,虚设栅极结构
38.240a～246a:部分
39.240b～246b:部分
40.244a,244b:栅极结构
41.300:方法
42.302～328:操作
43.400:finfet元件
44.402:基板
45.402a,402b:区域
46.504a,504b:半导体鳍片
47.506:垫氧化物层
48.508:垫氮化物层
49.510:遮罩
50.511:沟槽
51.600:虚设通道层
52.700:虚设通道层
53.700a～700c:虚设鳍片
54.900,900-1～900-4:虚设栅极结构
55.902:虚设栅极介电质
56.904:虚设栅极
57.906:遮罩
58.1000,1000-1～1000-4:栅极间隔件
59.1100,1100a,1100b:源极/漏极区
60.1200:层间介电质
61.1202:接触蚀刻停止层
62.1300,1300-1～1300-4:主动栅极结构
63.1302:栅极介电层
64.1304:金属栅极层
65.1400:沟槽
66.1600:介电保护层
67.1650:空隙
68.1700～1710,1800～1815:互连结构
69.1900:方法
70.1902～1930:操作
71.2000:方法
72.2002～2030:操作
73.a-a:剖面线
74.b-b:剖面线
75.c-c:剖面线
76.h:高度
77.w:宽度
78.x:方向
79.y:方向
80.z:方向
具体实施方式
81.以下揭示的实施例内容提供了用于实施所提供的标的的不同特征的许多不同实施例，或实例。下文描述了元件与布置的特定实例以简化本案。当然，该等实例仅为实例且并不意欲作为限制。例如在以下描述中的第一特征在第二特征上或上方的形式可包含其中第一特征与第二特征直接接触形成的实施例，且亦可包含其中可于第一特征与第二特征之间形成额外特征，以使得第一特征与第二特征可不直接接触的实施例。此外，本案可在每一实例中重复元件符号及/或字母。此重复是用于简便与清晰的目的，且其本身不指定所论述的每一实施例及/或配置之间的关系。
82.此外，诸如“在
……
下方”、“在
……
之下”、“下部”、“在
……
上”、“上部”等空间相对术语可在本文中为了便于描述的目的而使用，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的配向外，还涵盖在使用或操作中装置的不同配向。装置可经其他方式配向(旋转90度或其他配向)，并且本文所使用的空间相对描述词可相符地诠释。
83.术语“约”及“大致”可表示给定数值可在5％内变化(例如，数值的
±
1％、
±
2％、
±
3％、
±
4％或
±
5％)。
84.半导体集成电路系统(ic)产业已经历快速成长。在半导体ic设计中，标准单元研究方法广泛地用于设计晶片上的半导体元件。标准单元研究方法将标准单元用以某些功能的抽象表示，以将数百万或数十亿个元件整合在单一晶片上。随着ic规模继续缩小，越来越多元件整合至单一晶片中。按比例缩小的制程大致可通过增加生产效率及降低相关成本以提供效益。
85.通常，随着ic规模缩小趋势，标准单元面积亦相应按比例缩小。可通过减少单元的单元宽度及/或单元的单元高度，以按比例缩小标准单元面积。单元宽度通常与含有沿垂直方向延伸的数个栅极结构或特征(例如，通常称为“poly”)成比例，且单元高度通常与含有沿水平方向延伸的数个信号轨道成比例。
86.为了有效减少单元总面积，通常在单元宽度与单元高度间存在取舍。举例而言，在减少单元高度(例如，通过降低信号轨道数量)时，增加单元宽度(栅极结构数量)。在此方面，提出将通常设置在基板(或晶圆)的前侧上的一些互连结构移动至其后侧的概念。举例而言，可在基板的后侧上形成配置成提供功率信号(通常称为vdd(高电压)电源轨及vss(接地)电源轨)的互连结构。以此方式，可减少对应单元的单元高度而不增加单元宽度。含有此“后侧”互连结构的单元通常称作后侧/内埋式电源轨(bpr)单元。尽管可有效减少每一单元面积，但应注意当ic包括彼此邻接的多个bpr单元时，可能会产生一些问题。举例而言，邻近bpr单元的相应导电特征(例如，源极/漏极区、主动栅极结构等)的交叉耦合(或称作串扰)会变得明显，这会引起杂讯。因此，ic的整体性能亦会受到负面影响。
87.在形成包括数个非平面晶体管的集成电路的背景下，特别地是在形成配置成bpr单元的数个finfet元件背景下以论述本揭露的实施例。举例而言，可使用多个bpr单元以共同形成集成电路。每个bpr单元可包括一或多个finfet元件。bpr单元可彼此邻接。通过采用气隙或空隙取代通常被设置在两邻近bpr单元的导电特征间的介电质可明显减少导电特征之间的交叉耦合。此乃因交叉耦合(例如，量化电容)与设置于导电特征之间的材料的介电常数成正比，且空气具有比介电常数(例如3.9或更高)低的介电常数(例如1)。如此，可改善
bpr单元的性能。举例而言，bpr单元的速度可增加约20％至50％。在一些实施例中，可通过切割(或以其他方式去除)设置在导电特征之间的虚设鳍片以形成具有相对低(宽度与高度)长宽比的沟槽，以形成空隙。接下来，可通过介电保护层密封(或以其他方式覆盖)沟槽。考虑到低长宽比，在沉积介电保护层后保留设置在导电特征之间的一部分空隙，从而使导电特征之间的交叉耦合最小化。
88.图1绘示根据各种实施例的范例鳍式场效应晶体管元件100(finfet元件)的立体图。finfet元件100包括基板102以及从基板102上突出的鳍片104。在鳍片104的相对侧上形成隔离区106，鳍片104突出隔离区106上方。栅极介电质108沿鳍片104侧壁并位于鳍片104顶面上，且栅极110在栅极介电质108上。源极区112s及漏极区112d在鳍片104中(或从其延伸)并在栅极介电质108及栅极110的相对侧上。提供图1作为参考以绘示后续附图中的数个剖面图。举例而言，剖面线b-b沿finfet元件100的栅极110的长轴延伸。举例而言，剖面线a-a垂直于剖面线b-b，并且剖面线a-a沿鳍片104的长轴，并位于源极区112s/漏极区112d之间的电流流动方向上。剖面线c-c与剖面线b-b平行，并跨越磊晶源极区112s/漏极区112d。为清楚起见，随后附图以参考这些剖面线。
89.参照图2，根据一些实施例描绘集成电路的范例布局设计200。布局设计200包括沿方向y彼此邻接的两(标准)单元210a及单元210b。单元210a及单元210b可有时分别称作顶部单元及底部单元。单元210a及单元210b中的每一个可作为集成电路的相应电路。每一电路可包括一或多个彼此操作耦合的晶体管。举例而言，可将单元210a及单元210b中的每一个可被用以制造一或多个共同执行相应电路功能的晶体管。应理解，布局设计200简化成仅包括使用于形成每个晶体管的主要特征的图案(例如，栅极结构、源极/漏极区)。因此，布局设计200可包括其他图案以形成相应电路的各种特征(例如，互连结构)，而同时属于本揭露范围内。
90.布局设计200包括图案220、图案222、图案224以及图案226。图案220至图案226可沿方向x延伸，将每个图案配置在基板上形成主动区(后文称作“主动区220至主动区226”)。主动区可形成一或多个三维场效应晶体管(例如，finfet)的鳍片区、一或多个全环绕栅极(gaa)晶体管的片形区(例如，纳米片晶体管)、一或多个gaa晶体管的线形区(例如，纳米线晶体管)或一或多个平面金属氧化物半导体场效应晶体管(mosfet)的氧化物界定(od)区。主动区可当作相应的一或多个晶体管的源极特征或漏极特征(或区)。在使用布局设计200以制造一或多个finfet(例如，图1所示的finfet元件100)的范例中，形成主动区220至主动区226中的每一个从基板(例如基板102)突出并沿方向x(例如剖面线a-a)延伸的主动鳍片(例如鳍片104)。应注意，图2的方向y平行于图1所示的剖面线b-b及剖面线c-c，图2的方向x平行于图1所示的剖面线a-a。术语“主动鳍片”被称作鳍片，当适当配置及供电时，鳍片将被用作主动通道以在完成的半导体元件中电性导通电流。
91.布局设计200包括图案230、图案232以及图案234。图案230至图案234亦可沿方向x延伸，每一个图案配置在同一基板上形成虚设区(后文称作“虚设区230至虚设区234”)。如图2所示，可在主动区220至主动区226之间交替设置虚设区230至虚设区234。继续以上范例，布局设计200用以制造一或多个finfet(例如，图1所示的finfet元件100)，每个虚设区230至虚设区234可配置成由介电材料所形成的相应虚设鳍片。术语“虚设鳍片”被称作鳍片，鳍片将不被用为在完成的半导体元件中电性导通电流的主动通道(有时称作虚设通
道)。在图2范例中，在主动区220至主动区226中的主动区相邻间可设置虚设区230至虚设区234中的一者。
92.布局设计200包括图案240、图案242、图案244以及图案246。图案240至图案246可沿方向y延伸，其配置以形成栅极结构(后文称作“栅极结构240至栅极结构246”)在实施例中，栅极结构240至246可最初形成为各自跨过主动区220至主动区226的部分的虚设(例如多晶硅)栅极结构，并随后采用主动(例如金属)栅极结构所取代。可沿或在布局设计200(或单元)的第一边界上设置栅极结构240，且可沿或在布局设计200(或单元)的第二边界上设置栅极结构246。栅极结构240及栅极结构246可不提供电性路径或导电路径，并可防止或至少减少/最小化通过栅极结构240及栅极结构246之间的漏电流。栅极结构240及栅极结构246可包括多晶硅线或金属线，有时将其称作od边缘上的多晶硅(pode)。可采用介电材料取代pode及其下层的主动区/虚设区，以便单元210a及单元210b与横向(例如沿方向x)邻接的单元电性隔离。由一种或多种导电材料(例如，多晶硅、金属)形成的剩余栅极结构242及栅极结构244中的每个可覆盖(例如跨过)主动区220至主动区226的各自部分以界定一或多个晶体管。继续上方范例，布局设计200使用以制造一或多个finfet(例如，图1所示的finfet元件100)，栅极结构242及栅极结构244中的每个可对应至金属栅极(例如金属栅极110)，金属栅极跨过(或以其他方式覆压)主动区220至主动区226的部分，使主动区的非重叠部分(诸如非重叠部分222-1、222-2、222-3、224-1、224-2以及224-3当作一或多个finfet的各自源极区/漏极区(例如，源极区112s/漏极区112d)。
93.设置在主动区220及主动区222之间的虚设区230及主动区220及主动区222可属于顶部单元210a。设置在主动区224及主动区226之间的虚设区234及主动区224及主动区226可属于底部单元210b。可在集成电路的制造期间切割横跨顶部单元210a及底部单元210b延伸的栅极结构240至栅极结构246。这样，每个栅极结构240至栅极结构246分别包括属于顶部单元210a及底部单元210b的至少两个部分(如图2中所示的虚线)。
94.举例而言，栅极结构240包括属于顶部单元210a的部分240a及属于底部单元210b的部分240b，栅极结构242包括属于顶部单元210a的部分242a及属于底部单元210b的部分242b，栅极结构244包括属于顶部单元210a的部分244a及属于底部单元210b的部分244b，栅极结构246包括属于顶部单元210a的部分246a及属于底部单元210b的部分246b。
95.在切割栅极结构240至栅极结构246后，可形成设置在单元210a至单元210b之间(沿方向y)并跨过栅极结构240至栅极结构246(沿方向x)的沟槽。沟槽可暴露设置在顶部单元210a的主动区222及底部单元210b的主动区224之间的虚设区232。一旦暴露，可去除虚设区232以形成具有相对低宽高比值(沿方向y延伸的宽度与沿方向z延伸的高度的比值)的沟槽。接着通过介电保护层而覆盖沟槽的顶部部分，使在单元210a及单元210b的相应源极/漏极区之间(举例而言，在源极/漏极区222-1与源极/漏极区224-1之间、在源极/漏极区222-2与源极/漏极区224-2之间以及在源极/漏极区222-3与源极/漏极区224-3之间)形成空隙。因此，可明显减少单元210a及单元210b的相应源极/漏极区之间的交叉耦合。形成空隙的细节将在以下讨论。
96.根据各种实施例，空隙可继承在单元210a及单元210b之间及横越栅极结构240至栅极结构246的沟槽的尺寸。举例而言，空隙可具有沿方向y的宽度w及沿方向x的长度l。在一些实施例中，宽度w的范围可为沿方向x的栅极结构240至栅极结构246的宽度的一倍(有
时称作栅极结构240至栅极结构246的“临界尺寸(cd)”)。在一些实施例中，l可为沿方向x的邻近栅极结构240至栅极结构246的距离的约一倍(有时称作栅极结构240至栅极结构246的“间距”)至约间距的约50倍的范围。
97.根据各种实施例，可将单元210a及单元210b中的每个配置成后侧电源轨(bpr)单元，其中在基板的一侧上形成电源轨，基板的一侧与形成主动区220至主动区226、虚设区230至虚设区234以及栅极结构240至栅极结构246的一侧相对。因此，为了清楚示例，在图2的布局设计200中省略用于形成后侧电源轨的图案。
98.图3绘示根据本揭露一或多个实施例的形成非平面晶体管元件的方法300的流程图。举例而言，方法300的至少一些操作(或步骤)可用以形成finfet元件(例如，finfet元件100)、纳米片晶体管元件、纳米线晶体管元件、垂直晶体管元件或其类似物。应注意，方法300仅为范例，并无意限制本揭露。因此了解到，可在图3的方法300之前、期间以及之后提供额外操作，且在本揭露中可仅简要描述一些其他操作。在一些实施例中，方法300的操作可分别与图4、图5、图6、图7、图8、图9、图10、图11a、图11b、图12a、图12b、图13a、图13b、图14a、图14b、图15a、图15b、图16a、图16b、图17以及图18中所示的范例finfet元件在不同制造阶段的剖面图相关联，将在以下详细描述。
99.在简要概述中，方法300从提供基板的操作302开始。方法300继续至形成主动鳍片的操作304。方法300继续至形成虚设鳍片的操作306。方法300继续至形成隔离区的操作308。方法300继续至在鳍片上形成虚设栅极结构的操作310。每一虚设栅极结构包括虚设栅极介电质及设置在虚设栅极介电质上方的虚设栅极。方法300继续至形成栅极间隔件的操作312。栅极间隔件沿每个虚设栅极结构的侧壁延伸。方法300继续至生长源极/漏极区的操作314。方法300继续至形成层间介电质(ild)的操作316。方法300继续至形成主动栅极结构的操作318。方法300继续至切割主动栅极结构的操作320。方法300继续至切割至少一虚设鳍片的操作322。方法300继续至沉积介电保护层以形成空隙的操作324。方法300继续至形成前侧互连结构的操作326。方法300继续至形成后侧互连结构的操作328。
100.在上述中，图4至图18分别绘示图3的方法300的finfet元件400的一部分在不同制造阶段的剖面图。finfet元件400大致类似于图1所示的finfet元件100，但finfet元件400具有多个栅极结构及多个鳍片。进一步来说，如图4至图18所示的finfet元件400的一部分可基于图2的布局设计200的一部分(例如，由虚线所包围的部分201)形成。
101.举例而言，图4至图9、图13b、图14a、图15a以及图16a绘示finfet元件400沿剖面线b-b的剖面图(如图1及图2所示)，图10、图11a、图12a以及图13a绘示finfet元件400沿剖面线a-a的剖面图(如图1及图2所示)，图11b、图12b、图14b、图15b、图16b、图17以及图18绘示finfet元件400沿剖面线c-c的剖面图(如图1及图2所示)。为了示例清楚，尽管图4至图18绘示finfet元件400，应了解到finfet元件400可包括数个其他元件，诸如未在图4至图18所示的电感、保险丝、电容、线圈等。
102.对应至图3的操作302，图4为包括半导体基板402的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图4的视角为沿剖面线b-b所切割的视角。
103.基板402可为半导体基板，诸如块状半导体、绝缘体上半导体(soi)或类似者，此半导体基板可为已掺杂(例如，采用p型或n型掺杂剂)或无掺杂。基板402可为晶圆，诸如硅晶圆层。通常而言，soi基板包括在绝缘体层上所形成的半导体材料的层。举例而言，绝缘体层
可为氧化埋(box)层、氧化硅层或类似者。将绝缘体层提供至基板(通常为硅基板或玻璃基板)上。亦可使用其他基板，诸如多层基板或梯度基板。在一些实施例中，基板402的半导体材料可包括硅、锗、包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟的化合物半导体、包括硅锗、磷砷化镓、砷化铟铝、砷化铝镓、砷化铟镓、gainp及/或磷砷铟镓的合金半导体或上述组合。
104.如图4所示，在一些实施例中，基板402可包括区域402a及区域402b。区域402a可配置成形成一或多个共同作为第一电路的finfet，区域402b可配置成形成一或多个共同作为第二电路的finfet。第一电路可通过第一标准单元代表，例如图2的单元210a，第二电路可通过第二标准单元代表，例如图2的单元210b。如图2所示，单元210a及单元210b可沿方向y彼此邻接。应了解，基板402可包括任意数量的区域，每个区域配置成形成一或多个可由相应标准单元所代表的finfet。标准单元可彼此邻接。
105.对应至图3的操作304，图5为包括半导体鳍片504a及半导体鳍片504b的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图5的视角为沿剖面线b-b所切割的视角。
106.在区域402a中形成半导体鳍片504a，且在区域402b中形成半导体鳍片504b。在一些实施例中，可分别根据图2所示的布局设计200的主动区222及主动区224来形成半导体鳍片504a及半导体鳍片504b。在一些实施例中，可将半导体鳍片504a及半导体鳍片504b各自配置成主动鳍片，将用作完成的finfet中的主动(例如，电性功能的)鳍片或通道。举例而言，可将半导体鳍片504a配置成属于单元210a(见图2)的晶体管的主动通道，且可将半导体鳍片504b配置成属于单元210b(见图2)的晶体管的主动通道。
107.举例而言，半导体鳍片504a及半导体鳍片504b为通过使用光微影及蚀刻技术对基板402进行图案化所形成。举例而言，在基板402上形成遮罩层(诸如垫氧化物层506及覆压的垫氮化物层508)。举例而言，垫氧化物层506可为包括使用热氧化制程所形成的氧化硅薄膜。垫氧化物层506可充当基板402与其上方的垫氮化物层508间的粘着层。在一些实施例中，垫氮化物层508由氮化硅、氧氮化硅、碳氮化硅、类似物或上述的组合所形成。举例而言，可使用低压力化学气相沉积(lpcvd)或电浆增强化学气相沉积(pecvd)来形成垫氮化物层508。
108.可使用光微影技术图案化遮罩层。通常，光微影技术利用光阻材料(未图示)，沉积、辐照(曝光)并显影光阻材料以去除部分的光阻材料。剩余的光阻材料保护下层材料(诸如在此范例中的遮罩层)免受后续处理步骤(诸如蚀刻)的影响。如图5所示，举例而言，将光阻材料使用于图案化垫氧化物层506及垫氮化物层508以形成图案化的遮罩510。
109.如图5所示，随后使用图案化遮罩510以图案化基板402的暴露部分以形成沟槽511(或开口)，从而在邻近沟槽511之间界定半导体鳍片504a及半导体鳍片504b。当形成多个鳍片时，可在任何邻近鳍片之间设置沟槽。在一些实施例中，通过使用反应性离子蚀刻(rie)、中性光束蚀刻(nbe)、其类似者或上述的组合在基板402中蚀刻沟槽，以形成半导体鳍片504a及半导体鳍片504b。蚀刻可为异向性制程。在一些实施例中，沟槽511可为彼此平行且相对于彼此紧密隔开的条状物(从顶部观看)。在一些实施例中，沟槽511可为连续的且围绕半导体鳍片504a及半导体鳍片504b。
110.可通过任何合适方法图案化半导体鳍片504a及半导体鳍片504b。举例而言，可使
用一或多个光微影制程(包括双图案化或多图案化制程)以图案化半导体鳍片504a及半导体鳍片504b。通常而言，双图案化或多图案化制程结合光微影制程及自对准制程，从而允许待创建的图案化具有比使用单一、直接光微影制程所得的间距更小的间距。举例而言，在一实施例中，使用光微影制程以在基板上形成牺牲层并图案化牺牲层。使用自对准制程以在图案化的牺牲层旁边形成间隔件。接着去除牺牲层，且接着可将剩余的间隔件或中心轴用以图案化鳍片。
111.图4及图5绘示形成半导体鳍片504a及半导体鳍片504b的实施例，但鳍片可形成在不同的制程中。举例而言，可通过合适材料(诸如适用于待形成的半导体元件的预期类型(例如，n型或p型)的磊晶材料)取代基板402的顶部部分。之后，图案化在顶部具有磊晶材料的基板402以形成包括磊晶材料的半导体鳍片504a及半导体鳍片504b。
112.作为另一范例，可在基板的顶面上形成介电层，可通过介电层蚀刻沟槽，可在沟槽中磊晶成长同质磊晶结构，可凹陷介电层，使得同质磊晶结构从介电层突出以形成一或多个鳍片。
113.在又另一范例中，可在基板的顶面上形成介电层，可通过介电层蚀刻沟槽，可使用与基板不同的材料在沟槽中磊晶成长异质磊晶结构，且可凹陷介电层，使得异质磊晶结构从介电层突出以形成或一或多个鳍片。
114.在成长磊晶材料或磊晶结构(例如，异质磊晶结构或同质磊晶结构)的实施例中，可在成长期间原位掺杂成长的材料或结构，尽管原位及布植掺杂可一起使用，此可免除之前及后续的布植。仍然进一步来说，在不同于pmos区材料的不同材料的nmos区中磊晶成长可为有利的。在各种实施例中，半导体鳍片504a及半导体鳍片504b可包括硅锗(si
x
ge
1-x
，其中x可在0与1之间)、碳化硅、纯或大致纯的锗、iii-v化合物半导体、ii-vi化合物半导体或其类似物等。举例而言，用于形成iii-v族化合物半导体的可用材料包括，但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化镓铟、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓及其类似者。
115.对应至图3的操作306，图6为包括虚设通道层600的finfet元件400在不同制造阶段中的一阶段的剖面图，且图7为包括虚设鳍片700a、虚设鳍片700b以及虚设鳍片700c的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图6及图7的视角为沿剖面线b-b所切割的视角。
116.在一些实施例中，虚设通道层600可包括使用以形成虚设鳍片700a至虚设鳍片700c的介电材料。举例而言，介电材料可包括氧化硅、氮化硅、氧氮化硅、碳化硅、碳氮化硅、氧碳氮化硅、氧碳化硅或上述的组合。在另一范例中，介电材料可包括基于iv族的氧化物或基于iv族的氮化物，例如氮化钽、氧化钽、氧化铪或上述的组合。举例而言，可使用低压力化学气相沉积(lpcvd)或电浆增强化学气相沉积(pecvd)形成虚设通道层600。
117.一旦沉积覆压半导体鳍片504a至半导体鳍片504b的虚设通道层600，可在半导体鳍片504a至半导体鳍片504b之间或旁边形成一或多个虚设鳍片(例如虚设鳍片700a至虚设鳍片700c)。举例而言，可在半导体鳍片504a旁的区域402a中(或在半导体鳍片504a及与对应至图2的主动区220所示的鳍片间)形成虚设鳍片700a。可在半导体鳍片504a与半导体鳍片504b之间形成虚设鳍片700b，虚设鳍片700b可位于区域402a及区域402b的交界处。且可在半导体鳍片504b旁的区域402b中(或在半导体鳍片504b及对应至图2的主动区226所未示
的鳍片间)形成虚设鳍片700c。
118.通过使用如光微影及蚀刻技术图案化虚设通道层700以形成虚设鳍片700a至虚设鳍片700c。举例而言，可在虚设通道层600上形成图案化遮罩以遮蔽虚设通道层600的待形成虚设鳍片700a至虚设鳍片700c的部分。如图7所示，随后，可使用如反应离子蚀刻(rie)、中性光束蚀刻(nbe)、其类似方法或上述的组合蚀刻虚设通道层600的未遮罩部分，从而在半导体鳍片504a至半导体鳍片504b之间或旁(或在沟槽511中)界定虚设鳍片700a至虚设鳍片700c。在一些实施例中，蚀刻制程可为异向性制程。在一些其他实施例中，可在形成隔离区(例如，图8的隔离区800)同时或之后形成虚设鳍片700a至虚设鳍片700c，将在以下论述。
119.对应至图3的操作308，图8为包括隔离区800的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图8的视图为沿剖面线b-b所切割的视角。
120.由绝缘材料形成的隔离区800可使相邻的鳍片彼此电性隔离。绝缘材料可为氧化物(诸如，氧化硅)、氮化物、其类似者或上述的组合，并可通过高密度电浆化学气相沉积(hdp-cvd)、可流动cvd(fcvd)(例如，在远程电浆系统中的基于cvd的材料沉积及后固化以使其转换成另一种材料，诸如氧化物)、类似方法或上述的组合所形成。可使用其他绝缘材料及/或其他形成制程。在范例中，绝缘材料是通过fcvd制程所形成的氧化硅。一旦形成绝缘材料，即可进行退火制程。平坦化制程(诸如化学机械抛光(cmp))可去除任何多余绝缘材料并形成共平面(未图示)的隔离区800的顶面及半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c的顶面。亦可通过平坦化制程去除图案化遮罩510(见图5)。
121.在一些实施例中，隔离区800在隔离区800与基板402(半导体鳍片504a至半导体鳍片504b)间的交界处包括衬垫，例如衬垫氧化物(未图示)。在一些实施例中，形成衬垫氧化物以减少在基板402与隔离区800之间的交界处的晶体缺陷。类似地，衬垫氧化物亦可用于减少在半导体鳍片504a至半导体鳍片504b与隔离区800之间的交界处的晶体缺陷。衬垫氧化物(例如氧化硅)可为通过基板402的表面层的热氧化所形成的热氧化物，但亦可使用其他合适方法形成衬垫氧化物。
122.如图8所示，接着，凹陷隔离区800以形成浅沟槽隔离区800(sti区)。凹陷隔离区800，使得半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c的上部分从相邻浅沟槽隔离区800之间突出。对应浅沟槽隔离区800的顶面可具有所示的平坦表面、凸起状表面、凹入状表面(诸如凹碟状)或上述的组合。可通过适当蚀刻将浅沟槽隔离区800的顶面形成平坦、凸起状及/或凹陷状。可使用可接受的(诸如对隔离区800的材料具有选择性的)蚀刻制程凹陷隔离区800。举例而言，可执行使用稀释氢氟酸(dhf)的干式蚀刻或湿式蚀刻以凹陷隔离区800。
123.如上所述，可在形成隔离区800的同时或之后形成虚设鳍片700a至虚设鳍片700c。举例而言，当形成半导体鳍片504a至半导体鳍片504b(见图5)时，亦可在沟槽511中形成一或多个其他半导体鳍片。可在半导体鳍片上沉积隔离区800的绝缘材料，然后进行cmp制程以平坦化隔离区800及半导体鳍片的顶面，半导体鳍片包括在沟槽511中形成的半导体鳍片及半导体鳍片504a至半导体鳍片504b。接着，可部分去除形成在沟槽511中的半导体鳍片的上部以形成空腔。接着，采用虚设通道层600的介电材料填充空腔，然后进行另一cmp制程以形成虚设鳍片700a至虚设鳍片700c。使隔离区800凹陷以形成浅沟槽隔离区800。使用此方法以形成虚设鳍片700a至虚设鳍片700c，在基板402上形成虚设鳍片700a至虚设鳍片700b
并且虚设鳍片700a至虚设鳍片700b的底面位于隔离区800的顶面下方。取决于凹陷多少隔离区800，虚设鳍片700a至虚设鳍片700c的底面可在隔离区800的顶面上方，同时仍皆在本揭露的范围内。
124.对应至图3的操作310，图9为包括虚设栅极结构900的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图9的视角为沿剖面线b-b所切割的视角。
125.形成虚设栅极结构900以在区域402a至区域402b上覆盖(例如跨过)每个鳍片(例如，半导体鳍片504a至半导体鳍片504b、虚设鳍片700a至虚设鳍片700c)的各自部分。在一些实施例中，可根据图2所示的布局设计200的栅极结构244形成虚设栅极结构900。应理解，可根据布局设计200的任何其他栅极结构而形成虚设栅极结构900，同时皆在本揭露的范围内。
126.在一些实施例中，虚设栅极结构900包括虚设栅极介电质902及虚设栅极904。可在虚设栅极结构900上形成遮罩906。为了形成虚设栅极结构900，在半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c上形成介电层。举例而言，介电层可为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氧碳化硅、上述的多层或其类似物，并且可被沉积或热成长。
127.在虚设介电层上形成虚设栅极层，并在栅极层上形成遮罩层。可在介电层上沉积栅极层，接着，诸如通过cmp制程平坦化栅极层。可在栅极层上沉积遮罩层。举例而言，栅极层可由多晶硅所形成，但亦可使用其他材料。举例而言，遮罩层可由氮化硅或类似者所形成。
128.在形成层(例如，介电层、栅极层及遮罩层)之后，可使用合适微影及蚀刻技术图案化遮罩层以形成遮罩906。接着可通过合适蚀刻技术将遮罩906的图案化转移至栅极层及栅极介电层以分别形成在虚设栅极904及虚设栅极介电质902。虚设栅极904及虚设栅极介电质902覆盖半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c中的每个的各自中心部(例如，通道区)。虚设栅极904可具有大致垂直于鳍片的长度方向(例如，如图1及图2所示的剖面线a-a)的长度方向(例如，图1及图2所示的剖面线b-b)。
129.在图9的范例中，将虚设栅极介电质902图示成被形成在半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c上(例如，在鳍片的各自顶面及侧壁上)以及浅沟槽隔离区800上。在其他实施例中，举例而言，可通过鳍片的材料的热氧化来形成虚设栅极介电质902，并因而可在鳍片上而不在浅沟槽隔离区800上形成虚设栅极介电质。应当理解这些及其他变化仍在本揭露的范围内。
130.在图10、图11a、图12a及图13a中，在半导体鳍片中的一个上绘示四个(分别对应至在图2中的布局设计200的栅极结构240、栅极结构242、栅极结构244及栅极结构246)的虚设栅极结构900-1、虚设栅极结构900-2、虚设栅极结构900-3以及虚设栅极结构900-4。在附图中作为代表范例，将绘示对应至图2中的布局设计200的主动区222的半导体鳍片504a。据此，如图1至图2所示的剖面线a-a对应至沿半导体鳍片504a的纵向(或长度方向)所切割的剖面，如图1至图2所示的剖面线b-b对应至沿虚设栅极结构900-3的纵向(或长度方向)所切割的剖面，图1至图2所示的剖面线c-c对应至沿平行于纵向方向且在虚设栅极结构900-3与虚设栅极结构900-4的之间的方向所切割的剖面。为简单起见，虚设栅极结构900-1至虚设栅极结构900-4有时可统称作虚设栅极结构900。应理解，可在半导体鳍片504a(及其他鳍片
中的每个，例如，半导体鳍片504b、虚设鳍片700a至虚设鳍片700c)上形成多于或少于四个虚设栅极结构，同时仍在本揭露的范围内。
131.对应至图3的操作312，图10为finfet元件400在不同制造阶段中的一阶段的剖面图，finfet元件400包括分别围绕虚设栅极结构900(例如，沿其侧壁并与其侧壁接触)形成的栅极间隔件1000-1、栅极间隔件1000-2、栅极间隔件1000-3以及栅极间隔件1000-4。如图1及图2所示，图10为沿剖面线b-b所切割的视角。为简单起见，有时将栅极间隔件1000-1至栅极间隔件1000-4统称作栅极间隔件1000。
132.如图10所示，在虚设栅极结构900-1的相对侧壁上形成栅极间隔件1000-1，在虚设栅极结构900-2的相对侧壁上形成栅极间隔件1000-2，在虚设栅极结构900-3的相对侧壁上形成栅极间隔件1000-3，并且在虚设栅极结构900-4的相对侧壁上形成栅极间隔件1000-4。应了解，可在每个虚设栅极结构900周围形成任意数量的栅极间隔件，同时仍在本揭露的范围内。举例而言，可在每个虚设栅极结构的相对侧壁上形成多层堆叠的两个或更多个栅极间隔件。
133.栅极间隔件1000可为低k值间隔件，并可由诸如氧化硅、碳氮氧化硅或其类似物的合适介电材料形成。可使用诸如热氧化、化学气相沉积(cvd)或其类似方法的任何合适沉积方法而形成栅极间隔件1000。如图10所示的栅极间隔件1000的形状及形成方法，仅为非限制性范例，且其他形状及形成方法亦为可能。这些及其他变化完全意欲在本揭露的范围内。
134.对应至图3的操作314，图3为包括数个源极/漏极区1100的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图11a为沿剖面线b-b所切割的视角。对应至相同操作314，图11b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。
135.在一些实施例中，在与虚设栅极结构900邻近的半导体鳍片504a的凹陷中(例如在邻近的虚设栅极结构900之间及/或相邻虚设栅极结构900处)形成源极/漏极区1100。在一些实施例中，通过例如使用虚设栅极结构900作为蚀刻遮罩的异向性蚀刻制程而形成凹陷，但亦可使用任何其他合适的蚀刻制程。
136.通过使用合适的方法，诸如金属有机cvd(mocvd)、分子光束磊晶术(mbe)、液相磊晶术(lpe)、气相磊晶术(vpe)、选择性磊晶成长(seg)、或其类似方法或上述的组合，在凹陷中磊晶生长半导体材料而形成源极/漏极区1100。
137.如图11a所示，磊晶源极/漏极区1100可具有从半导体鳍片504a的对应表面凸起的表面(例如，在半导体鳍片504a的非凹陷部分上方凸起)并可具有刻面。在一些实施例中，邻近的鳍片的源极/漏极区1100并未合并在一起并保持与彼此分开。举例而言，如图11b所示，在半导体鳍片504a中形成(或从其延伸)的源极/漏极区1100及在半导体鳍片504b中形成(或从其延伸)的源极/漏极区1100(有时分别称作源极/漏极区1100a及源极/漏极区1100b)并未合并在一起。进一步地，通过虚设鳍片700b而使源极/漏极区1100a及源极/漏极区1100b彼此分开。根据不同实施例，可去除虚设鳍片700b以形成空隙以减少源极/漏极区1100a与源极/漏极区1100b之间的交叉耦合，将在以下进一步详述。
138.在一些实施例中，当所得finfet元件为n型finfet时，源极/漏极区1100可包括碳化硅(sic)、磷化硅(sip)、掺磷碳硅(sicp)或其类似物。在一些实施例中，当所得finfet元件为p型finfet时，源极/漏极区1100包括硅锗(sige)及p型杂质，诸如硼或铟。
139.可采用掺杂剂布植磊晶源极/漏极区1100以形成源极/漏极区1100，接着施以退火制程。布植制程可包括形成并图案化如光阻的遮罩以覆盖finfet元件400的区域，使finfet元件400的区域免受布植制程影响。源极/漏极区1100可具有在约1
×
10
19
cm-3
至约1
×
10
21
cm-3
范围中的杂质(例如，掺杂剂)浓度。可将诸如硼或铟的p型杂质布植p型晶体管的源极/漏极区1100中。可将诸如磷或砷化物的n型杂质布植n型晶体管的源极/漏极区1100中。在一些实施例中，可在它们的成长期间原位掺杂磊晶源极/漏极区1100。
140.对应至图3的操作316，图12a为包括层间介电质(ild)1200的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图12a为沿剖面线b-b所切割的视角。对应至相同的操作316，图12b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。
141.在一些实施例中，在形成层间介电质1200之前，如图12a至图12b所示，在结构上形成接触蚀刻停止层1202(cesl)。接触蚀刻停止层1202可在后续的蚀刻制程中作为蚀刻停止层，并可包括合适的材料，诸如氧化硅、氮化硅、氧氮化硅、上述的组合或其类似物等，并可通过合适的形成方法形成，诸如cvd、pvd、上述的组合或其类似方法。
142.接下来，在接触蚀刻停止层1202上及虚设栅极结构900上形成层间介电质1200。在一些实施例中，层间介电质1200是由诸如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、无掺杂硅酸盐玻璃(usg)或其类似物的介电材料所形成，并可由任何合适的方法诸如cvd、pecvd或fcvd所沉积。在形成层间介电质1200之后，在层间介电质1200上形成备选的介电层。介电层可作为保护层，以防止或减少在后续蚀刻制程中层间介电质1200的损失。介电层可使用诸如cvd、pecvd或fcvd的合适方法，由诸如氮化硅、碳氮化硅或其类似物的合适材料形成。在形成介电层之后，可进行平坦化制程诸如cmp制程以实现介电层或层间介电质1200的水平上表面。cmp制程亦可去除遮罩906及接触蚀刻停止层1202设置在虚设栅极904上的部分(见图11a)。如图12a所示，在平坦化制程之后，介电层或层间介电质1200的上表面与虚设栅极904的上表面齐平。如图12b所示，层间介电质1200(与接触蚀刻停止层1202一起)设置在任何邻近的特征/结构间，例如在虚设鳍片700a及源极/漏极区1100a之间、在源极/漏极区1100a及虚设鳍片700b之间、在虚设鳍片700b及源极/漏极区1100b之间等。
143.对应至图3的操作318，图13a为finfet元件400在不同制造阶段中的一阶段的剖面图，其中采用主动栅极结构1300-1、主动栅极结构1300-2、主动栅极结构1300-3以及主动栅极结构1300-4分别取代虚设栅极结构900-1、虚设栅极结构900-2、虚设栅极结构900-3以及虚设栅极结构900-4。如图1及图2所示，图13a为沿剖面线b-b所切割的视角。对应至相同的操作318，图13b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。为简单起见，主动栅极结构1300-1至主动栅极结构1300-4有时可统称作主动栅极结构1300。应当理解，可在半导体鳍片504a(及其他鳍片中的每个，例如，半导体鳍片504b、虚设鳍片700a至虚设鳍片700c)上形成多于或少于四个主动栅极结构，同时仍在本揭露的范围内。
144.主动栅极结构1300可各自包括栅极介电层1302、金属栅极层1304以及为清楚起见所未图示的一或多个其他层。举例而言，每个主动栅极结构1300可进一步包括盖层及粘胶层。盖层可保护下层的工作功能层不被氧化。在一些实施例中，盖层可为含硅层，诸如硅层、氧化硅层或氮化硅层。粘胶层可作为下层及粘胶层上随后所形成的栅极电极材料(例如，
钨)之间的粘附层。粘胶层可由诸如氮化钛的合适材料形成。
145.在形成主动栅极结构1300之前，去除虚设栅极结构900以形成相应的栅极沟槽，每个栅极沟槽被对应的栅极间隔件所围绕。举例而言，可通过去除虚设栅极结构900-1(见图12a)而形成被栅极间隔件1000-1围绕的栅极沟槽。如图13b所示，在对应的栅极沟槽中(例如，共型地)沉积栅极介电层1302以围绕(例如，跨过)(例如半导体鳍片504a至半导体鳍片504b及虚设鳍片700a至虚设鳍片700c的)鳍片。栅极介电层1302可覆盖虚设鳍片700a的顶面及侧壁、半导体鳍片504a的顶面及侧壁、虚设鳍片700b的顶面及侧壁、半导体鳍片504b的顶面及侧壁以及虚设鳍片700c中的一个侧壁。
146.栅极介电层1302包括氧化硅、氮化硅或上述的多层。在范例实施例中，栅极介电层1302包括高k值介电材料，且在这些实施例中，栅极介电层1302可具有大于约7.0的k值，且可包括金属氧化物或铪、铝、锆、镧、镁、钡、钛、铅的硅酸盐以及上述的组合。栅极介电层1302的形成方法可包括分子束沉积(mbd)、原子层沉积(ald)、pecvd以及类似方法。作为范例，栅极介电层1302的厚度可在约8埃至约20埃之间。
147.在栅极介电层1302上形成金属栅极层1304。在一些实施例中，金属栅极层1304可为p型工作功能层、n型工作功能层、上述的多层或上述的组合。据此，金属栅极层1304有时称作工作功能层。举例而言，金属栅极层1304可为n型工作功能层。在本揭露中，工作功能层亦可称作工作功能金属。可包括在p型元件的栅极结构中的范例p型工作功能金属包括tin、tan、ru、mo、al、wn、zrsi2、mosi2、tas2、nisi2、wn、其他合适的p型工作功能材料或上述的组合。可包括在n型元件的栅极结构中的范例n型工作功能金属包括括ti、ag、taal、taalc、tialn、tac、tacn、tasin、mn、zr、其他合适的n型工作功能材料或上述的组合。工作功能值与工作功能层的材料组成相关联，且因此，选择工作功能层的材料以微调其工作功能值，以便在对应区中待形成的元件中实现目标阈值电压vt。可通过cvd、物理气相沉积(pvd)、ald及/或其他合适的制程而沉积工作功能层。作为范例，p型工作功能层的厚度可在约8埃与约15埃之间，且n型工作功能层的厚度可在约15埃与约30埃之间。
148.对应至图3的操作320，图14a为finfet元件400在不同制造阶段中的一阶段的剖面图，其中切割、拦截或以其他方式断开主动栅极结构1300以形成空腔或沟槽1400。如图1及图2所示，图14a为沿剖面线b-b所切割的视角。对应至相同的操作320，图14b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。
149.通过去除在虚设鳍片700b上方的部分金属栅极层1304及部分栅极介电层1302而形成沟槽1400(如图14a所示)，且将部分的层间介电质1200及部分的接触蚀刻停止层1202设置在虚设鳍片700b上方(如图14b所示)。举例而言，主动栅极结构1300-1至主动栅极结构1300-4中的每个的部分金属栅极层1304及栅极介电层1302覆压虚设鳍片700b的顶面，并分别去除覆压虚设鳍片700b的顶面的部分层间介电质1200及接触蚀刻停止层1202，以形成沟槽1400。注意到，除了垂直地覆压虚设鳍片700b之外，层间介电质1200及接触蚀刻停止层1202的被去除的部分亦横向地设置在主动栅极结构1300-1至主动栅极结构1300-4中的邻近主动栅极结构之间。
150.如此，一旦形成沟槽1400，可暴露跨越主动栅极结构1300-1至主动栅极结构1300-4延伸的虚设鳍片700b的顶面。由于将虚设鳍片700b设置在区域402a与区域402b之间，因此
一旦形成沟槽1400，将主动栅极结构1300-1至主动栅极结构1300-4中的每个切割成两个分离的(隔离的)主动栅极结构。将两个主动栅极结构中的一个设置在区域402a中(例如，如图2所示，属于顶部单元210a)，且将两个主动栅极结构中的另一个设置在区域402b中(例如，如图2所示，属于顶部单元210b)。使用图14a作为代表范例，将主动栅极结构1300-3切割成两个主动栅极结构1300a及主动栅极结构1300b，如图2所示，这两个主动栅极结构可分别对应至布局设计200的栅极结构244a及栅极结构244b。在操作320期间，将每个其他主动栅极结构(例如，主动栅极结构1300-1、主动栅极结构1300-2、主动栅极结构1300-4)类似地切割成两部分。
151.如图2所述，可将沟槽1400形成为具有沿主动栅极结构1300的纵向方向的宽度w，此宽度为自在主动栅极结构1300的临界尺寸(cd)的一倍至cd的约3倍的范围。在一些实施例中，主动栅极结构1300的cd为在对应的间隔件间延伸的每个主动栅极结构1300的横向宽度。举例而言，再次参照图13a，主动栅极结构1300-3具有在栅极间隔件1000-3之间延伸的cd。在一些实施例中，主动栅极结构1300可共享共同cd。然而，主动栅极结构1300可具有分别不同的cd，也同时位在本揭露的范围内。
152.在一些实施例中，可通过进行一或多种图案化制程，然后进行一或多种蚀刻制程而形成沟槽1400。举例而言，可在主动栅极结构1300及层间介电质1200上形成图案化的遮罩，此主动栅极结构1300及层间介电质1200通过cmp而彼此齐平。图案化的遮罩可具有图案，此图案暴露待形成的沟槽1400的区域，举例而言，被设置在区域402a至区域402b之间，并在跨越主动栅极结构1300延伸的沟槽。接下来，可执行至少一异向性蚀刻制程(例如，反应离子蚀刻(rie)、中性光束蚀刻(nbe)、或类似物或上述的组合)以去除主动栅极结构1300及层间介电质1200的暴露部分，然后进行至少一同向性蚀刻制程以去除残留物。在移除层间介电质1200的同时，可在下层的接触蚀刻停止层1202处停止异向性蚀刻制程(或以下层的cesl为终点)，随后通过同向性蚀刻制程而移除cesl。
153.对应至图3的操作322，图15a为finfet元件400在不同制造阶段中的一阶段将虚设鳍片700b去除的剖面图。如图1及图2所示，图15a为沿剖面线b-b线所切割的视角。对应至相同的操作322，图15b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。
154.如图14a至图14b所示，在虚设鳍片700b被沟槽1400所暴露之后，可通过进行通过沟槽1400的一或多个蚀刻制程而去除虚设鳍片700b。举例而言，可使用沟槽1400作为窗口进行至少一个异向性蚀刻制程(例如，反应离子蚀刻(rie)、中性光束蚀刻(nbe)、或类似物或上述的组合)以去除虚设鳍片700b。接下来，可进行至少一个同向性蚀刻制程以去除残留物。结果，可通过一或多个蚀刻制程而进一步延伸沟槽1400。由于通过异向性蚀刻制程而延伸沟槽1400，因此可保留宽度w。在一些实施例中，在去除虚设鳍片700b的同时，亦可去除沿虚设鳍片700b的侧壁延伸的部分的栅极介电层1302，如图15a所示。在一些实施例中，可延长虚设鳍片700b的去除制程以蚀刻虚设鳍片700b之下的部分基板402，如图15a至图15b所示。在一些实施例中，沟槽1400可具有深度或高度h，其范围可为自约30纳米(nm)至约150nm的范围中。
155.在进一步将沟槽1400延伸至基板402中之前(在操作322之前)，已将沟槽1400形成为横向地跨越主动栅极结构1300-1至主动栅极结构1300-4(及邻近主动栅极结构之间的层间介电质1200)延伸，如图15b所示，在进行操作322时，沟槽1400亦可在区域402a中的源极/
漏极区1100a及区域402b中的源极/漏极区1100b之间朝基板402延伸。在一些实施例中，通过去除虚设鳍片700b，沟槽1400在源极/漏极区1100a与源极/漏极区1100b之间延伸。换言之，由于通过去除虚设鳍片700b而进一步将沟槽1400朝基板402延伸，被分别设置在区域402a及区域402b中的单元可被(延伸的)沟槽1400所分离。
156.在一些实施例中，沟槽1400可具有相对低的长宽比，其界定成宽度(w)与深度/高度(h)的比。举例而言，长宽比可为自约1/3至约1/15的范围。可在操作320中通过图案化制程控制沟槽1400的宽度，此操作切割主动栅极结构1300，且因此可在操作322中，通过蚀刻制程控制沟槽1400的深度。举例而言，可微调蚀刻制程的各种操作条件，诸如时间、温度、压力等，以达到符合需求的高度值。通过在源极/漏极区1100a与源极/漏极区1100b间形成具有低长宽比的沟槽，在现有技术中通过其间的介电质彼此牢固地耦合的源极/漏极区1100a及源极/漏极区1100b可通过空隙所分离，这将在下方论述。
157.对应至图3的操作324，图16a为包括介电保护层1600的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图16a为沿剖面线b-b所切割的视角。对应至相同的操作324，图16b为finfet元件400沿图1及图2所示的剖面线c-c所切割的另一剖面图。
158.在基板402上形成介电保护层1600以覆盖或密封沟槽1400。考虑到沟槽1400的低长宽比，介电保护层1600可仅延伸至沟槽1400的顶部，如图16a至图16b所示。在一些其他实施例中，介电保护层1600可不延伸至沟槽1400的任何部分。通过采用介电保护层1600覆盖沟槽1400，在半导体鳍片504a至半导体鳍片504b之间及源极/漏极区1100a至源极/漏极区1100b之间形成气隙或空隙1650。空隙1650可在区域402a与区域402b之间延伸。具体而言，空隙1650可延伸横越主动栅极结构1300a至主动栅极结构1300b并且在沿半导体鳍片504a及半导体鳍片504b所形成的相应源极/漏极区之间延伸。
159.在分别沿半导体鳍片504a及半导体鳍片504b所形成的两组源极/漏极区之间设置空隙1650的情况下，归因于极大地减少被放置在其之间的材料的介电常数，因此可显著减少两组源极/漏极区之间的交叉耦合。举例而言，被设置在两组源极/漏极区之间的虚设鳍片(介电常数为3.9或更高)现在通过空隙(介电常数为1)所取代。结果，与介电常数成正比的交叉耦合可减少，举例而言，至少3.9倍。
160.介电保护层1600包括介电材料。介电材料可为，举例而言，氧化硅、氮化硅、氧氮化硅、碳化硅、碳氮化硅、氧碳氮化硅、氧碳化硅、上述的多层或类似物。可通过使用诸如cvd、pecvd、或fcvd的任何合适的方法在基板402上沉积介电材料而形成介电保护层1600。在沉积之后，可进行cmp以平坦化介电保护层1600，
161.对应至图3的操作326，图17为包括数个互连结构(例如，互连结构1700、互连结构1710)的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图17为沿剖面线b-b所切割的视角。
162.在基板402的第一侧403上形成互连结构1700至互连结构1710。有时可将第一侧403称作基板402的“前侧403”。据此，互连结构1700至互连结构1710有时可称作前侧互连结构1700至互连结构1710。在各种实施例中，将图2的布局设计200使用于在前侧403上形成各种特征(例如，半导体鳍片504a至半导体鳍片504b、虚设鳍片700a至虚设鳍片700c、源极/漏极区1100、主动栅极结构1300)。与前侧403相对，基板402具有第二侧405。有时可将第二侧405称作基板402的“后侧405”。
163.如图17所示，通过分别延伸通过介电保护层1600、层间介电质1200及接触蚀刻停止层1202，而形成包括一或多种金属材料(例如，铜、钨)的前侧互连结构1700至互连结构1710以分别电性地连接至源极/漏极区1100a至源极/漏极区1100b。前侧互连结构1700至互连结构1710可形成线路的中间端(mol)布线网络的一部分。应当理解，简化图17的例示性实施例，即每个前侧互连结构1700至互连结构1710可包括彼此耦合的一或多个互连结构，同时仍在本揭露的范围内。举例而言，每个前侧互连结构1700至互连结构1710可包括与源极/漏极区1100a至源极/漏极区1100b接触的横向互连结构(通常称为“md”)及与横向互连结构接触的垂直互连结构(通常称作“vd”)。
164.在一些实施例中，前侧互连结构1700至互连结构1710可将源极/漏极区1100a至源极/漏极区1100b电性地连接至被形成在前侧互连结构1700至互连结构1710上的一或多个金属化层，这些金属化层形成线路的后端部(beol)布线网络的一部分。为简单起见省略金属化层。
165.对应至图3的操作328，图18为包括数个互连结构(例如，互连结构1800、互连结构1805、互连结构1810、互连结构1815)的finfet元件400在不同制造阶段中的一阶段的剖面图。如图1及图2所示，图18为沿剖面线b-b所切割的视角。
166.在基板402的后侧405上形成互连结构1800至互连结构1815。据此，互连结构1800至互连结构1815有时可称作后侧互连结构1800至互连结构1815。在一些实施例中，在形成前侧互连结构1700至互连结构1710之后，翻转基板402，且接着从后侧405上的表面(在下文中称作“后侧”)薄化。举例而言，可薄化基板402直到暴露源极/漏极区1100a至源极/漏极区1100b的底部表面。据此，在后表面上形成介电层(例如，层间介电质1820)。接下来，形成包括一或多种金属材料(例如，铜、钨)的后侧互连结构1800至互连结构1805及互连结构1810至互连结构1815，以通过延伸通过层间介电质1820而分别电性地连接至源极/漏极区1100a至源极/漏极区1100b。
167.理解到简化图18的示例实施例，即后侧互连结构1800至互连结构1815中的每个可包括彼此耦合的一或多个互连结构，同时仍在本揭露的范围内。举例而言，每个后侧互连结构1800至互连结构1815可包括与源极/漏极区1000a至源极/漏极区1000b接触的横向互连结构及与横向互连结构接触的垂直互连结构。进一步地，在一些实施例中，可将互连结构1805及互连结构1815配置成电源轨。举例而言，可将互连结构1805配置成高电压电源轨以提供vdd，且可将互连结构1815配置成低电压电源线以提供vss(接地)。
168.图19绘示根据本揭露的一或多个实施例的另一形成非平面晶体管元件的方法1900的流程图，此非平面晶体管元件包括将两邻接单元分离的空隙。注意到，方法1900的一些操作类似于方法300的操作，因此，方法1900的以下论述将聚焦于不同方法300的操作。进一步地，由于通过方法1900而制成的元件与finfet元件400类似，因此将结合图1至图2及图4至图18论述方法1900。
169.举例而言，方法1900的操作1902、操作1904、操作1906、操作1908、操作1910以及操作1912分别类似于方法300的操作302、操作304、操作306、操作308、操作310以及操作312。一旦进行操作1912，在数个半导体鳍片(例如，图2中的主动区222及主动区224及图9中的半导体鳍片504a至半导体鳍片504b)上形成数个虚设栅极结构(例如，图2中的栅极结构240至栅极结构246及图10中的虚设栅极结构900-1至虚设栅极结构900-4)及虚设鳍片(例如，图2
中的虚设区虚设区230至234及图9中的虚设鳍片700a至虚设鳍片700c)，其中每个虚设栅极结构延伸横越被设置在对相应两个区域(例如，图4至图10中的区域402a至区域402b)或单元(图2中的单元210a至单元210b)中的半导体鳍片及虚设鳍片，以及被设置在区域/单元之间的虚设鳍片(例如，图2中的虚设鳍片232及图9中的虚设鳍片700b)。接下来在操作1914，与方法300不同，将每个虚设栅极结构切割成分别被设置在两个区域中的两个部分。除了待切割的栅极结构的材料之外，操作1914类似于操作320。因此，了解到在进行操作1914之后，虚设鳍片232/虚设鳍片700b可不被任何虚设栅极结构240至虚设栅极结构246/虚设栅极结构900-1至虚设栅极结构900-4所覆盖。接下来，操作1916及操作1918分别类似于操作316及操作318。这样，一旦进行操作1918，通过层间介电质(例如，图12a至图12b中的层间介电质1200)覆盖沿每个半导体鳍片222至半导体鳍片224/半导体鳍片504a至半导体鳍片504b所形成的源极/漏极区(例如，图2中的源极/漏极区222-1至源极/漏极区222-3、源极/漏极区224-1至源极/漏极区224-3以及图11b中的源极/漏极区1100a至源极/漏极区1100b)及在每个虚设栅极结构240至虚设栅极结构246/虚设栅极结构900-1至虚设栅极结构900-4的相应侧面上所形成的源极/漏极区。接下来，在操作1920处，切割被配置成pode的虚设栅极结构(例如，图2中的虚设栅极结构240及虚设栅极结构246及图10中的虚设栅极结构900-1及虚设栅极结构900-4)。在一些实施例中，当切割pode时，亦将pode及每个鳍片的下层部分去除。接下来，在其中切割虚设鳍片232/虚设鳍片700b的操作1922及随后的操作1924至操作1930，分别类似于操作322、操作324、操作326以及操作328。因此不再重复论述。
170.图20绘示根据本揭露的一或多个实施例的用以形成非平面晶体管元件的再另一方法2000的流程图，此非平面晶体管元件包括将两邻接单元分离的空隙。注意到，方法2000的一些操作类似于方法300的操作，因此，以下方法2000的论述将聚焦于不同方法300的操作。进一步地，由于通过方法2000而制成的元件与finfet元件400类似，因此这将结合图1至图2及图4至图18论述方法2000。
171.举例而言，方法2000的操作2002、操作2004、操作2006、操作2008、操作2010、操作2012、操作2014、操作2016、操作2018以及操作2020分别类似于方法300的操作302、操作304、操作306、操作308、操作310、操作312、操作314、操作316、操作318以及操作320。一旦进行操作2018，在数个半导体鳍片(例如，图2中的半导体鳍片222及半导体鳍片224及图9中的半导体鳍片504a至半导体鳍片504b)之上形成数个主动栅极结构(例如，图2中的主动栅极结构240至主动栅极结构246及图13a中的主动栅极结构1300-1至主动栅极结构1300-4)及虚设鳍片(例如，图2中的虚设鳍片230至虚设鳍片234及图9中的虚设鳍片700a至虚设鳍片700c)，其中每个主动栅极结构延伸横越被设置在相应两个区域(例如，图4至图10中的区域402a至区域402b)或单元(图2中的单元210a至单元210b)中的半导体鳍片及虚设鳍片，及被设置在区域/单元间的虚设鳍片(例如，图2中的虚设鳍片232及图9中的虚设鳍片700b)。接下来在操作2020，将每个虚设栅极结构切割成分别设置在两个区域中的两个部分。接下来，在操作2022处，切割被配置成pode的主动栅极结构(例如，图2中的主动栅极结构240及主动栅极结构246及图13a中的主动栅极结构1300-1及主动栅极结构1300-4)。在一些实施例中，当切割pode时，亦将pode及每个鳍片的下层部分去除。接下来，在其中切割虚设鳍片232/虚设鳍片700b的操作2024及随后的操作2026至操作2030，分别类似于操作322、操作324、操作326以及操作328。因此不再重复论述。
172.在本揭露的一态样中，揭露一种半导体元件。半导体元件包含半导体基板、第一鳍片以及第二鳍片。第一鳍片从半导体基板突出并沿第一方向延伸。第二鳍片从半导体基板突出并沿第一方向延伸。耦合至第一鳍片的第一磊晶源极/漏极区及耦合至第二鳍片的第二磊晶源极/漏极区通过空隙彼此侧向隔开。在一实施例中，第一磊晶源极/漏极区从第一鳍片的中心部延伸，第一鳍片的中心部被第一栅极特征覆盖，且其中第二磊晶源极/漏极区从第二鳍片的中心部延伸，第二鳍片的中心部被第二栅极特征覆盖。在一实施例中，第一栅极特征极及第二栅极特征通过相同的空隙彼此侧向隔开。在一实施例中，第一鳍片属于第一标准单元，且第二鳍片属于第二标准单元，第一标准单元沿第二方向邻接第二标准单元，第二方向垂直于第一方向。在一实施例中，沿垂直于第一方向的第二方向的空隙的宽度与沿垂直于第一方向及第二方向的第三方向的空隙的高度的比值在约1/3至约1/15的范围中。在一实施例中，第一鳍片及第二鳍片设置在半导体基板的第一侧上。在一实施例中，半导体元件进一步包含至少一导电电源轨，导电电源轨设置在半导体基板的第二侧上，第二侧与第一侧相对。在一实施例中，空隙的高度在约30纳米(nm)至约150nm之间。
173.在本揭露的另一态样中，揭露一种半导体元件。半导体元件包含半导体基板、第一晶体管以及第二晶体管。半导体基板具有彼此相对的第一侧及第二侧。第一晶体管形成在第一侧上。第一晶体管包括从第一侧突出的第一源极/漏极区。第二晶体管形成在第一侧上并且邻近第一晶体管。第二晶体管包括从第一侧突出的第二源极/漏极区。第一源极/漏极区及第二源极/漏极区通过空隙沿第一侧向方向彼此隔开。在一实施例中，第一晶体管包括连接至第一源极/漏极区的第一鳍片基底结构，第二晶体管包括连接至第二源极/漏极区的第二鳍片基底结构，其中第一鳍片基底结构及第二鳍片基底结构分别配置成第一晶体管的导电通道及第二晶体管的导电通道。在一实施例中，第一晶体管包括第一片基底结构，第二晶体管包括第二片基底结构，其中第一片基底结构及第二片基底结构分别配置成第一晶体管的导电通道及第二晶体管的导电通道。在一实施例中，第一晶体管属于第一单元，第二晶体管属于第二单元，其中第一单元沿第一侧向方向邻接第二单元。在一实施例中，空隙的宽度与空隙的高度的比值在约1/3至约1/15的范围中，宽度沿第一侧向方向延伸且高度沿垂直于第一侧向方向的垂直方向延伸。在一实施例中，半导体元件进一步包含至少一导电电源轨，导电电源轨设置在半导体基板的第二侧上，第二侧与第一侧相对。在一实施例中，沿第一侧向方向延伸的空隙的宽度在从第一晶体管的栅极特征及第二晶体管的栅极特征沿第二侧向方向的宽度的约1倍至从第一晶体管的栅极特征及第二晶体管的栅极特征的宽度的约3倍的范围中，其中第二侧向方向垂直于第一侧向方向。在一实施例中，沿第二侧向方向延伸的空隙的长度在从第一晶体管的邻近栅极特征及第二晶体管的邻近栅极特征沿第二侧向方向的距离的约1倍至距离的约50倍的范围中，其中第二侧向方向垂直于第一侧向方向。
174.在本揭露的又另一态样中，揭露一种形成半导体元件的方法。方法包含：在基板上形成第一半导体鳍片及第二半导体鳍片，其中第一半导体鳍片及第二半导体鳍片沿第一方向延伸；形成沿第一方向延伸的介电鳍片，其中介电鳍片设置在第一半导体鳍片及第二半导体鳍片之间；形成第一虚设栅极结构，其中第一虚设栅极结构沿垂直于第一方向的第二方向延伸并跨过第一半导体鳍片、介电鳍片以及第二半导体鳍片；在位于第一虚设栅极结构的侧上的第一半导体鳍片中形成第一对的源极/漏极区，并在位于第一虚设栅极结构的
侧上的第二半导体鳍片中形成第二对的源极/漏极区；以介电层覆压第一对的源极/漏极区及第二对的源极/漏极区；去除介电鳍片；以及在介电层上沉积保护层，以形成分开第一对的源极/漏极区及第二对的源极/漏极区的空隙。在一实施例中，方法进一步包含：以金属栅极特征取代第一虚设栅极结构；以及在去除介电鳍片前，去除设置在第一半导体鳍片及第二半导体鳍片之间的金属栅极特征的一部分。在一实施例中，方法进一步包含：形成第二虚设栅极结构及第三虚设栅极结构，其中第二虚设栅极结构及第三虚设栅极结构各自沿第二方向延伸并跨过各自的第一半导体鳍片的端部、介电鳍片的端部以及第二半导体鳍片的端部；去除设置在第一半导体鳍片与第二半导体鳍片之间的第一虚设栅极结构的一部分、第二虚设栅极结构的一部分以及第三虚设栅极结构的一部分；以及在去除介电鳍片前，去除第二虚设栅极结构及第三虚设栅极结构的保留部分以及去除跨过的第一半导体鳍片的端部及第二半导体鳍片的端部。在一实施例中，方法进一步包含：形成第二虚设栅极结构及第三虚设栅极结构，其中第二虚设栅极结构及第三虚设栅极结构各自沿第二方向延伸并跨过各自的第一半导体鳍片的端部、介电鳍片的端部以及第二半导体鳍片的端部；以第一金属栅极特征、第二金属栅极特征以及第三金属栅极特征分别取代第一虚设栅极结构、第二虚设栅极结构以及第三虚设栅极结构；去除设置在第一与第二半导体鳍片之间的各自的第一金属虚设栅极结构的一部分、第二金属虚设栅极结构的一部分以及第三金属虚设栅极结构的一部分；以及在去除介电鳍片前，去除第二及第三虚设栅极结构的保留部分以及去除跨过的第一半导体鳍片的端部及第二半导体鳍片的端部。
175.前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本揭露的样态。本领域技术人员应当理解，他们可以容易地将本揭露用作设计或修改其他过程与结构的基础，以实现与本文介绍的实施例相同的目的与/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本揭露的精神与范围，并且在不脱离本揭露的精神与范围的情况下，它们可以在这里进行各种改变，替换与变更。