采用原位氧化的无氟钨沉积工艺及用于实现此工艺的设备的制作方法

采用原位氧化的无氟钨沉积工艺及用于实现此工艺的设备
1.相关申请
2.本技术要求提交于2020年8月7日的美国非临时申请号16/987,717的优先权的权益，该专利文献的全部内容以引用的方式并入本文。
技术领域
3.本公开一般涉及半导体制造领域，尤其涉及通过原位氧化工艺移除氟的无氟钨沉积工艺以及实现该工艺的设备。


背景技术：

4.在化学气相沉积工艺中使用含氟前驱气体诸如六氟化钨可有效地沉积钨。不幸的是，残留在沉积的钨材料中的残留氟原子会对周围材料部分产生不利影响。例如，包括绝缘层和导电层的竖直交替堆叠的三维存储器器件可通过以下操作形成：采用绝缘层和牺牲材料层的过程中竖直交替堆叠，通过移除牺牲材料层来形成横向延伸的腔体，并且通过在采用六氟化钨作为前驱气体的化学气相沉积工艺中在横向延伸的腔体中沉积钨。保留在含钨导电层中的残留氟原子可与介电材料层诸如氧化硅层反应。在这种情况下，氟原子蚀刻氧化硅材料并产生物理空隙，该物理空隙可以是导电材料迁移到其中时电短路的路径。因此，需要一种在使用含氟钨前驱气体的化学气相沉积工艺期间移除残留氟原子的有效方法。


技术实现要素：

5.根据本公开的一个方面，一种在衬底上沉积钨的方法，该方法包括：将衬底安置于钨沉积设备的真空外壳中；执行第一钨沉积工艺，该第一钨沉积工艺通过使含氟钨前驱气体流入真空外壳中而在衬底的物理暴露表面上沉积第一钨层；通过当衬底保持在真空外壳内而不破坏真空时将第一钨层暴露于氧化剂气体，并且形成从真空外壳抽出的氟氧化钨气体，来执行原位氧化处理；以及执行第二钨沉积工艺，该第二钨沉积工艺通过在原位氧化工艺之后的第二钨沉积工艺中，使含氟钨前驱气体流入真空外壳，从而在第一钨层上沉积第二钨层。
6.根据本公开的另一个方面，提供了一种钨沉积设备，包括：工艺室，该工艺室包括真空外壳且被配置为在其中固持至少一个衬底；气体分配歧管，该气体分配歧管被配置为使含氟钨前驱气体流入真空外壳；工艺控制器，该工艺控制器包括与存储器通信并被配置为执行自动化程序的处理器，该自动化程序顺序地执行一组处理步骤，处理步骤包括：第一钨沉积工艺，该第一钨沉积工艺通过在第一钨沉积工艺中将含氟钨前驱气体流入真空外壳中而在至少一个衬底中的每个衬底的物理暴露表面上沉积第一钨层；原位氧化工艺，该原位氧化工艺当至少一个衬底保持在真空外壳内而不破坏真空时将第一钨层暴露于氧化剂气体，并且形成从真空外壳抽出的氟氧化钨气体；和第二钨沉积工艺，该第二钨沉积工艺通过在原位氧化工艺之后的第二钨沉积工艺中，使含氟钨前驱气体流入真空外壳，在每个第一钨层上沉积第二钨层。
附图说明
7.图1是根据本公开的实施方案的在形成至少一个外围器件、半导体材料层和栅极介电层之后的示例性半导体结构的示意性竖直剖面图。
8.图2是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性半导体结构的示意性竖直剖面图。
9.图3是根据本公开的实施方案的在形成阶梯式平台和后向阶梯式介电材料部分之后的示例性半导体结构的示意性竖直剖面图。
10.图4a是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性半导体结构的示意性竖直剖面图。
11.图4b是图4a的示例性半导体结构的俯视图。竖直平面a-a’为图4a的剖面的平面。
12.图5a至5h是根据本公开的实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于示例性半导体结构内的存储器开口的顺序示意性竖直剖面图。
13.图6是根据本公开的实施方案的在形成存储器堆叠结构和支撑柱结构之后的示例性半导体结构的示意性竖直剖面图。
14.图7a是根据本公开的实施方案的在形成背侧沟槽之后的示例性半导体结构的示意性竖直剖面图。
15.图7b是图7a的示例性半导体结构的局部透视俯视图。竖直平面a-a’是图7a的示意性竖直剖面图的平面。
16.图8是根据本公开的实施方案的在形成横向延伸的腔体之后的示例性半导体结构的示意性竖直剖面图。
17.图9a至9g是根据本公开的实施方案的在形成导电层期间的示例性半导体结构的区域的顺序竖直剖面图。
18.图10是根据本公开的第一实施方案的第一钨沉积设备的示意图。
19.图11是根据本公开的第二实施方案的第二钨沉积设备的示意图。
20.图12是根据本公开的第三实施方案的第三钨沉积设备的示意图。
21.图13是根据本公开的第四实施方案的第四钨沉积设备的示意图。
22.图14a是根据本公开的实施方案的在从背侧沟槽内移除沉积的导电材料之后的示例性半导体结构的示意性竖直剖面图。
23.图14b是图14a中的区域的放大视图。
24.图15a是根据本公开的实施方案的在每个背侧沟槽内在形成绝缘间隔物和背侧接触结构之后的示例性半导体结构的示意性竖直剖面图。
25.图15b是图15a的示例性半导体结构的区域的放大视图。
26.图16a是根据本公开的实施方案的在形成附加接触通孔结构之后的示例性半导体结构的示意性竖直剖面图。
27.图16b是图16a的示例性半导体结构的俯视图。竖直平面a-a’是图16a的示意性竖直剖面图的平面。
具体实施方式
28.如上所述，本公开涉及通过原位氧化工艺采用氟移除的无氟钨沉积工艺和用于实
现该工艺的设备，其各个方面描述如下。描述了形成无氟钨膜的方法，该方法采用了用于形成存储器元件的三维阵列的示例性半导体结构。然而，本公开的方法可用于形成需要低氟含量的任何类型的钨膜。
29.附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。
30.相同的附图标号表示相同的元件或相似的元件。除非另有说明，具有相同附图标号的元件被假定具有相同的组成和相同的功能。除非另外指明，否则元件之间的“接触”是指提供元件共享的边缘或表面的元件之间的直接接触。如果两个或更多个元件彼此之间不直接接触，则两个元件彼此“分离”。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料构成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
31.如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
32.参考图1，示出了根据本公开的实施方案的示例性半导体结构，其可以用于例如制造包含竖直nand存储器器件的器件结构。示例性半导体结构包括可为半导体衬底的衬底(9，10)。衬底可包括衬底半导体层9(例如，硅晶片)和任选的半导体材料层10(例如，硅晶片中的掺杂阱或硅晶片上的外延硅层)。衬底可以具有主表面7，该主表面可以是例如衬底半导体层9的最顶表面。外围电路的至少一个半导体器件700可形成在衬底半导体层9的一部分上。至少一个半导体器件可以包括例如场效应晶体管。例如，可以通过蚀刻衬底半导体层9的部分并在其中沉积介电材料来形成至少一个浅沟槽隔离结构720。可以在衬底半导体层9上方形成栅极介电层、至少一个栅极导体层和栅极帽盖介电层，并且可以随后将其图案化以形成至少一个栅极结构(750，752，754，758)，这些栅极结构中的每个栅极结构均可包括栅极电介质750、栅极电极(752，754)和栅极帽盖电介质758。栅极电极(752，754)可以包括第一栅极电极部分752和第二栅极电极部分754的堆叠。可以通过沉积和各向异性蚀刻介电衬垫在该至少一个栅极结构(750，752，754，758)周围形成至少一个栅极间隔物756。可以例如通过将该至少一个栅极结构(750，752，754，758)用作掩模结构引入电掺杂剂来在衬底半导体层9的上部部分中形成有源区730。有源区730可包括场效应晶体管的源极区和漏极区。可以任选地形成第一介电衬垫761和第二介电衬垫762。第一介电衬垫和第二介电衬垫(761，762)中的每一者均可以包括氧化硅层、氮化硅层和/或介电金属氧化物层。外围电路
的至少一个半导体器件可以包含随后形成的存储器器件的驱动器电路，其可以包括至少一个nand器件。
33.介电材料诸如氧化硅可以沉积在该至少一个半导体器件上方，并且可以随后被平面化以形成平面化介电层770。在一个实施方案中，平面化介电层770的平面化顶表面可与介电衬里(761，762)的顶表面共面。随后，可以从某个区域移除平面化介电层770和介电衬垫(761，762)以物理地暴露衬底半导体层9的顶表面。如本文所用，如果表面与真空或气相材料(诸如空气)物理接触，则表面“物理地暴露”。
34.任选的半导体材料层10(如果存在)可在形成该至少一个半导体器件700之前或之后通过沉积单晶半导体材料(例如，通过选择性外延)形成在衬底半导体层9的顶表面上。可例如通过化学机械平面化(cmp)移除沉积的半导体材料的定位在平面化介电层170的顶表面上方的部分。至少一个半导体器件700的区(即区域)在本文中被称为外围器件区200。随后形成存储器阵列的区在本文中称为存储器阵列区100。用于随后形成导电层的阶梯式平台的接触区300可在存储器阵列区100和外围器件区200之间提供。在一个另选实施方案中，包含用于外围电路的至少一个半导体器件700的外围器件区200可位于cmos下阵列配置中的存储器阵列区100之下。在另一另选实施方案中，外围器件区200可位于随后接合到存储器阵列区100的单独衬底上。
35.参考图2，在衬底(9，10)的顶表面上方形成交替的多个第一材料层(其可以是绝缘层32)和第二材料层(其可以是牺牲材料层42)的堆叠。交替的多个的堆叠在本文中被称为交替堆叠(32，42)。在一个实施方案中，交替堆叠(32，42)可包括由第一材料构成的绝缘层32以及由不同于第一材料的第二材料构成的牺牲材料层42。绝缘层32的第一材料可以是至少一种绝缘材料。因此，每个绝缘层32可以是绝缘材料层。在一个实施方案中，绝缘层32的第一材料可以是氧化硅。
36.牺牲材料层42的第二材料为可选择性地对于绝缘层32的第一材料移除的牺牲材料。如本文所用，如果移除过程以至少两倍于第二材料的移除速率的速率移除第一材料，则第一材料的移除是“对于”第二材料“选择性的”。第一材料的移除速率与第二材料的移除速率的比率在本文中被称为第一材料相对于第二材料的移除过程的“选择率”。牺牲材料层42可包括绝缘材料、半导体材料或导电材料。随后可用导电电极替换牺牲材料层42的第二材料，该导电电极可用作例如垂直nand器件的控制栅极电极。第二材料的非限制性示例包括氮化硅、非晶半导体材料(诸如非晶硅)和多晶半导体材料(诸如多晶硅)。在一个实施方案中，绝缘层32可以包括氧化硅，并且牺牲材料层可以包括氮化硅牺牲材料层。
37.绝缘层32和牺牲材料层42的厚度可在20nm至50nm的范围内，但是可将更小和更大的厚度用于每个绝缘层32和每个牺牲材料层42。成对绝缘层32和牺牲材料层(例如控制栅极电极或牺牲材料层)42的重复次数可在2至1,024的范围内，并且通常在8至256的范围内，但是也可采用更多的重复次数。堆叠中的顶部栅极电极和底部栅极电极可用作选择栅极电极。任选地，绝缘帽盖层70可形成在交替堆叠(32，42)上方。在一个实施方案中，绝缘帽盖层70可以包括如上所述可以用于绝缘层32的介电材料。
38.参考图3，在交替堆叠(32，42)的外围区处形成阶梯式表面，该外围区在本文被称为平台区。平台区在位于存储器阵列区100和外围器件区200之间的接触区300中形成，该外围器件区包含用于外围电路的至少一个半导体器件。在交替堆叠(32，42)内除最顶牺牲材
料层42之外的每个牺牲材料层42比在平台区中的交替堆叠(32，42)内的任何上覆牺牲材料层42横向延伸得远。平台区包括交替堆叠(32，42)的阶梯式表面，这些阶梯式表面从交替堆叠(32，42)内的最底层持续地延伸到交替堆叠(32，42)内的最顶层。
39.通过在其中沉积电介质材料，可在阶梯式腔体中形成后向阶梯式电介质材料部分65(即绝缘填充材料部分)。例如，介电材料诸如氧化硅可沉积在阶梯式腔体中。可例如通过化学机械平面化(cmp)从绝缘帽盖层70的顶表面上方移除沉积的介电材料的多余部分。任选地，漏极选择层级隔离结构72可以通过绝缘帽盖层70和定位在漏极选择层级处的牺牲材料层42的子集形成。
40.参考图4a和图4b，包括至少光致抗蚀剂层的光刻材料堆叠(未示出)可形成在绝缘帽盖层70和后向阶梯式介电材料部分65上方，并且可被光刻图案化以在其中形成开口。开口包括形成在存储器阵列区域100上方的第一组开口和形成在接触区域300上方的第二组开口。光刻材料堆叠中的图案可以通过采用图案化光刻材料堆叠作为蚀刻掩模的至少一种各向异性蚀刻穿过绝缘帽盖层70或后向阶梯式介电材料部分65，并且穿过交替堆叠(32，42)进行转移。图案化的光刻材料堆叠中开口下方的交替堆叠(32，42)的部分被蚀刻以形成存储器开口49和支撑开口19。
41.存储器开口49和支撑开口19可以从交替堆叠(32，42)的顶部表面至少延伸到包括半导体材料层10的最顶部表面的水平平面。存储器开口49和支撑开口19中的每一者可包括基本上垂直于衬底的最顶表面延伸的侧壁(或多个侧壁)。可以在存储器阵列区100中形成存储器开口49的二维阵列。可以在接触区域300中形成支撑开口19的二维阵列。
42.图5a至5h示出了存储器开口49中的结构变化，该存储器开口是图4a和图4b的示例性半导体结构中的存储器开口49中的一个存储器开口。相同的结构变化同时发生在每个其他存储器开口49和每个支撑开口19中。
43.参考图5a，示出了图4a和图4b的示例性器件结构中的存储器开口49。存储器开口49延伸穿过绝缘帽盖层70、交替堆叠(32，42)，并且任选地延伸到半导体材料层10的上部部分中。
44.参考图5b，任选的基座沟道部分(例如，外延基座)11可例如通过选择性外延形成在每个存储器开口49和每个支撑开口19的底部部分处。基座沟道部分11可包括单晶硅基座。
45.参考图5c，包括阻挡介电层52、电荷存储层54、隧穿介电层56和任选的第一半导体沟道层601的层堆叠可以顺序地沉积在存储器开口49中。阻挡介电层52可包括氧化硅，电荷存储层54可包括氮化硅，并且隧穿介电层56可包括氧化硅或氧化硅/氮化物/氧化物(“ono”)层的堆叠。
46.参见图5d，采用至少一种各向异性蚀刻工艺顺序地各向异性蚀刻任选的第一半导体沟道层601、隧穿介电层56、电荷存储层54、阻挡介电层52。第一半导体沟道层601的每个剩余部分可以具有管状构型。电荷存储层54可包括电荷捕获材料或浮栅材料。在一个实施方案中，每个电荷存储层54可包括在编程时存储电荷的电荷存储区的竖直堆叠。在一个实施方案中，电荷存储层54可为电荷存储层，其中与牺牲材料层42相邻的每个部分构成电荷存储区。基座沟道部分11的表面(或在不采用基座沟道部分11的情况下的半导体材料层10的表面)可穿过第一半导体沟道层601、隧穿介电层56、电荷存储层54和阻挡介电层52物理
地暴露在开口下面。
47.参考图5e，第二半导体沟道层602可直接沉积在基座沟道部分11的半导体表面上或者半导体材料层10上(如果基座沟道部分11被省略的话)，并且直接沉积在第一半导体沟道层601上。第一半导体沟道层601和第二半导体沟道层602的材料共同称为半导体沟道材料。半导体沟道材料可包括多晶硅或随后被结晶成多晶硅的非晶硅。
48.参考图5f，在每个存储器开口中的存储器腔体49’未被第二半导体沟道层602完全地填充的情况下，可以将介电核心层62l沉积在存储器腔体49’中以填充每个存储器开口内的存储器腔体49’的任何剩余部分。
49.参考图5g，可以例如通过从绝缘帽盖层70的顶表面上方进行凹陷蚀刻来移除介电核心层62l的水平部分。介电芯层62l的每个剩余部分构成介电芯62。此外，第二半导体沟道层602的位于绝缘帽盖层70的顶表面上方的水平部分可通过平面化工艺移除。第二半导体沟道层602的每个剩余部分可以整体定位在存储器开口49内或者全部定位在支撑开口19内。第一半导体沟道层601和第二半导体沟道层602的每个邻接对可共同形成竖直半导体沟道60，当包括竖直半导体沟道60的竖直nand器件接通时，电流可流过该竖直半导体沟道。每组邻接的阻挡介电层52、电荷存储层54和隧穿介电层56共同构成存储器膜50，存储器膜可以以宏观保留时间存储电荷。
50.参考图5h，每个介电核心62的顶表面可以进一步凹陷入每个存储器开口内，例如通过凹陷蚀刻到介于绝缘帽盖层70的顶表面与绝缘帽盖层70的底表面之间的深度。可通过将掺杂半导体材料沉积在介电核心62上方的每个凹陷区内来形成漏极区63。
51.存储器开口49内的存储器膜50和竖直半导体沟道60的每个组合构成存储器堆叠结构55。基座沟道部分11(如果存在)、存储器堆叠结构55、介电芯62和存储器开口49内的漏极区63的每个组合在本文中被称为存储器开口填充结构58。每个支撑开口19内的基座沟道部分11(如果存在的话)、存储器膜50、竖直半导体沟道60、介电核心62和漏极区63的每种组合填充相应支撑开口19并且构成支撑柱结构。
52.参考图6，示出了在存储器开口49和支撑开口19内分别形成存储器开口填充结构58和支撑柱结构20之后的示例性半导体结构。可以在图4a和图4b的结构的每个存储器开口49内形成存储器开口填充结构58的实例。可以在图4a和图4b的结构的每个支撑开口19内形成支撑柱结构20的实例。
53.参考图7a和图7b，接触层级介电层73可以形成在绝缘层32和牺牲材料层42的交替堆叠(32、42)上方和存储器堆叠结构55和支撑柱结构20上方。接触层级介电层73包括与牺牲材料层42的介电材料不同的介电材料。例如，接触层级介电层73可以包括氧化硅。接触级介电层73可以具有在50nm至500nm的范围内的厚度，但是也可以采用更小和更大的厚度。
54.光致抗蚀剂层(未示出)可以施加在接触层级介电层73上，并且光刻图案化以在存储器堆叠结构55的集群之间的区域中形成开口。光致抗蚀剂层中的图案可以穿过接触级介电层73、交替堆叠(32，42)和/或采用各向异性蚀刻的后向阶梯式介电材料部分65来转移，以形成背侧沟槽79，该背侧沟槽至少从接触级介电层73的顶表面竖直延伸至衬底(9，10)的顶表面，并且横向延伸穿过存储器阵列区100和接触区300。
55.在一个实施方案中，背侧沟槽79可沿着第一水平方向(例如，字线方向)hd1横向延伸，并且可沿着竖直于第一水平方向hd1的第二水平方向(例如，位线方向)hd2彼此横向间
隔开。多行存储器开口填充结构58可位于相邻对的背侧沟槽79与漏极选择层级隔离结构72之间，或者位于相邻对的漏极选择层级隔离结构72之间。在一个实施方案中，背侧沟槽79可以包括源极接触开口，其中随后可以形成源极接触通孔结构。可以例如通过灰化来移除光致抗蚀剂层。
56.参考图8和图9a，可例如采用蚀刻工艺将蚀刻剂引入到背侧沟槽79中，该蚀刻剂相对于绝缘层32的第一材料选择性地蚀刻牺牲材料层42的第二材料。图9a示出了图8的示例性半导体结构的区。横向延伸的腔体43形成在移除牺牲材料层42的体积中。牺牲材料层42的第二材料可对于绝缘层32的第一材料、后向阶梯式介电材料部分65的材料、半导体材料层10的半导体材料和存储器膜50的最外层材料选择性地移除。在一个实施方案中，牺牲材料层42可包括氮化硅，并且绝缘层32和后向阶梯式介电材料部分65的材料可选自氧化硅和介电金属氧化物。
57.选择性地对于第一材料和存储器膜50的最外层移除第二材料的蚀刻工艺可以是使用湿法蚀刻溶液的湿法蚀刻工艺，或者可以是将蚀刻剂以汽相引入背侧沟槽79中的气相(干法)蚀刻工艺。例如，如果牺牲材料层42包括氮化硅，则蚀刻工艺可以是将示例性半导体结构浸入包括磷酸的湿法蚀刻槽内的湿法蚀刻工艺，该湿法蚀刻工艺选择性地对于氧化硅、硅和本领域中采用的各种其他材料蚀刻氮化硅。当横向延伸的腔体43存在于先前由牺牲材料层42占据的体积内时，支撑柱结构20、后向阶梯式介电材料部分65和存储器堆叠结构55提供结构支撑。
58.每个横向延伸的腔体43可具有大于腔体的竖直范围的横向尺寸。换句话说，每个横向延伸的腔体43的横向尺寸可大于横向延伸的腔体43的高度。多个横向延伸的腔体43可在从中移除牺牲材料层42的第二材料的体积中形成。其中形成存储器堆叠结构55的存储器开口在本文中被称为前侧开口或前侧腔体，与横向延伸的腔体43形成对比。在一个实施方案中，存储器阵列区100包括单体三维nand串阵列，其具有设置在衬底(9，10)上方的多个器件层级。在这种情况下，每个横向延伸的腔体43可限定用于接收单体三维nand串阵列的相应字线的空间。
59.多个横向延伸的腔体43中的每个腔体可基本上平行于衬底(9，10)的顶表面延伸。横向延伸的腔体43可由下层绝缘层32的顶表面和覆盖绝缘层32的底表面垂直地界定。在一个实施方案中，每个横向延伸的腔体43可始终具有均一高度。绝缘层32可由竖直延伸结构(58，20)支撑，该竖直延伸结构(58，20)在绝缘层32和横向延伸的腔体43的竖直交替堆叠内延伸穿过每个绝缘层32。竖直延伸结构(58，20)可包括存储器开口填充结构58和支撑柱结构20。
60.可通过将半导体材料热转换和/或等离子体转换成介电材料来将任选的基座沟道部分11和半导体材料层10的物理地暴露的表面部分转换成介电材料部分。例如，可以采用热转换和/或等离子体转换将每个基座沟道部分11的表面部分转换成管状介电间隔物116，并将半导体材料层10的每个物理地暴露的表面部分转换成平面介电部分616。
61.参考图9b，可任选地形成背侧阻挡介电层44。背侧阻挡介电层44(如果存在)包括用作控制栅极介电的介电材料，该控制栅极介电用于随后在横向延伸的腔体43中形成的控制栅。在每个存储器开口内存在阻挡介电层52的情况下，背侧阻挡介电层44是任选的。在省略阻挡介电层52的情况下，存在背侧阻挡介电层44。在一个实施方案中，背侧阻挡介电层44
可以通过诸如原子层沉积(ald)的保形沉积工艺形成。背侧阻挡介电层44可以基本上由氧化铝组成。背侧阻挡介电层44的厚度可以在1nm至15nm的范围内，诸如2nm至6nm，但是也可以采用更小和更大的厚度。
62.背侧阻挡介电层44的介电材料可以是介电金属氧化物(诸如氧化铝)，至少一种过渡金属元素的介电氧化物，至少一种镧系元素的介电氧化物，铝、至少一种过渡金属元素和/或至少一种镧系元素的组合的介电氧化物。另选地或另外地，背侧阻挡介电层44可以包括氧化硅层。可以通过诸如化学气相沉积或原子层沉积的保形沉积方法来沉积背侧阻挡介电层44。背侧阻挡介电层44形成在背侧沟槽79的侧壁、绝缘层32的水平表面和侧壁、存储器堆叠结构55的侧壁表面的物理地暴露于横向延伸的腔体43的部分以及平面介电部分616的顶表面上。背侧腔体79’存在于每个背侧沟槽79的未填充有背侧阻挡介电层44的部分内。
63.参考图9c，金属阻挡层46a可沉积在横向延伸的腔体43中。金属阻挡层46a包括导电金属材料，其可以用作随后沉积的金属填充材料的扩散阻挡层和/或粘合促进层。金属阻挡层46a可以包括导电金属氮化物材料诸如tin、tan、wn或其堆叠，或者可以包括导电金属碳化物材料诸如tic、tac、wc或其堆叠。在一个实施方案中，金属阻挡层46a可以通过保形沉积工艺诸如化学气相沉积(cvd)或原子层沉积(ald)进行沉积。金属阻挡层46a的厚度可以在2nm至8nm的范围内，诸如3nm至6nm，但是也可以采用更小和更大的厚度。在一个实施方案中，金属阻挡层46a可以基本上由导电金属氮化物诸如tin组成。
64.参考图9d，可执行第一钨沉积工艺以在金属阻挡层46a的物理暴露表面上沉积第一钨层461。第一钨沉积工艺可通过将示例性半导体结构放置在钨沉积设备中的工艺室的真空外壳中，并通过将含氟钨前驱气体流入真空外壳中来执行。可用于执行第一钨沉积工艺的示例性钨dvd或ald设备在下面的后续部分中详细描述。
65.含氟钨前驱气体可包括例如六氟化钨(wf6)，但也可使用六氟化钨的衍生物(诸如wf5)。在一些实施方案中，在第一钨沉积工艺的成核阶段，至少一种成核剂气体(诸如硅烷、乙硼烷和/或二氯硅烷)可与含氟钨前驱气体流同时或交替地流入工艺室，以促进钨在金属阻挡层46a的物理暴露表面上成核。在这种情况下，第一钨层461的靠近金属阻挡层46a的界面部分可包括硅和/或硼。
66.第一钨沉积工艺可以是在cvd或ald设备的真空室中执行的cvd或ald工艺。在这种情况下，处理温度可在380摄氏度至480摄氏度的范围内，诸如430摄氏度至450摄氏度，但是也可采用更低或更高的温度。含氟钨前驱气体的分压可在1mtorr至100mtorr的范围内，但也可采用更小或更大的分压。第一钨层461可保形地沉积在金属阻挡层46a的所有物理暴露表面上。第一钨层461的厚度可被选择为在由金属阻挡层46a的两个水平表面竖直界定的横向延伸的腔体43的高度的10％至40％的范围内。例如，如果在形成金属阻挡层46a之后每个横向延伸的腔体43的高度在从10nm到40nm的范围内，则第一钨层461的厚度可在从1nm到16nm的范围内，诸如从2nm到8nm，但是也可采用更小或更大的厚度。
67.第一原位氧化工艺可随后在执行第一钨沉积工艺的工艺室中或在直接或通过真空环境(诸如真空下的传送室)连接到工艺室的氧化室中执行。通常，第一原位氧化工艺在钨沉积设备内执行，而不破坏真空并且不将示例性结构传送到钨沉积设备外部，因此是“原位”工艺。在第一钨层夹断(即，包围)横向延伸的腔体43的体积之前执行第一氧化工艺。通过将第一钨层461暴露于氧化剂气体，同时将示例性结构保持在钨沉积设备的真空外壳内，
第一钨层461中和/或横向延伸的腔体43中的残留氟原子可被并入氟氧化钨层(例如，wo2f2))。第一原位氧化工艺可通过使氧化剂气体流入工艺室或氧化室来执行。氧化剂气体包括浓度在1％至100％范围内的氧气(o2)、臭氧、水蒸气或一氧化二氮，余量(如果有的话)是惰性气体，诸如氮气、氩气和/或氦气。在一个实施方案中，水蒸气可通过使用低压氢气和氧源气体的原位蒸汽生成(issg)工艺产生。在氧化工艺期间，氧气(o2)、臭氧、水蒸气或一氧化二氮的分压可在0.01mtorr至1torr的范围内，但是也可采用更低或更高的压力。氧化工艺的持续时间可在5秒至600秒的范围内，诸如从30秒到120秒，但是也可采用更短或更长的持续时间。
68.在氧化工艺期间，氧原子扩散到第一钨层461中并与第一钨层461中的残留氟原子结合。氧化剂气体与第一钨层461中的残留氟原子的结合效率随着第一钨层461的厚度而降低。因此，第一钨层461越薄，氧化剂气体与第一钨层461中的残留氟原子结合的效率越高。在wf6分子被捕获在第一钨层461内的情况下，可发生以下一组反应以从wf6分子移除氟原子：
69.wf6 h2o
→
wof4 2hf；和
70.wof4 h2o
→
wo2f2 2hf。
71.在这种情况下，wof4和wo2f2氟氧化钨层都具有高的蒸气压，并且wof4和wo2f2的升华发生在110摄氏度左右。如果氧化温度低于110摄氏度以形成固体wof4和/或wo2f2氟氧化钨层，则将包含氟氧化钨层的结构预热至至少110摄氏度以使氟氧化钨层升华。hf分子很容易蒸发，并与升华的氟氧化钨气体一起被抽出系统。
72.参考图9e，可执行第二钨沉积工艺以在金属阻挡层46a的物理暴露表面上沉积第二钨层462。示例性半导体结构可保持在执行第一钨沉积工艺的工艺室的真空外壳中，或者可从氧化室传送回执行第一钨沉积工艺的工艺室的真空外壳中。在第二钨沉积工艺期间，使含氟钨前驱气体流入真空外壳中。含氟钨前驱气体可包括六氟化钨。通常，在第二钨沉积工艺期间不需要使用成核剂气体，因为钨可从预先存在的钨表面生长。
73.第二钨沉积工艺可以是在真空室中执行的cvd或ald工艺。在这种情况下，处理温度可在380摄氏度至480摄氏度的范围内，但是也可采用更低或更高的温度。含氟钨前驱气体的分压可在1mtorr至100mtorr的范围内，但也可采用更小或更大的分压。第二钨层462可保形地沉积在第一钨层461的所有物理暴露表面上。第二钨层462的厚度可被选择为在第一钨层461的厚度的50％至200％的范围内，但是也可采用更小或更大的厚度。例如，第二钨层462的厚度可在1nm至16nm的范围内，诸如2nm至8nm，但是也可采用更小和更大的厚度。
74.第二原位氧化工艺可随后在工艺室或氧化室中执行。通常，第二原位氧化工艺在钨沉积设备内执行，而不破坏真空并且不将示例性结构传送到钨沉积设备外部。可通过将第二钨层462暴露于氧化剂气体来移除第二钨层462中的残留氟原子，同时将示例性结构保持在钨沉积设备内。第二原位氧化工艺的工艺参数可与第一原位氧化工艺的工艺参数相同。
75.参考图9f，可以与第二钨沉积工艺和第二原位氧化工艺相同的方式执行第三钨沉积工艺和第三原位氧化工艺。第三钨沉积工艺的工艺参数可与第二钨沉积工艺的工艺参数相同，并且第三原位氧化工艺的工艺参数可与第二原位氧化工艺的工艺参数相同。可形成基本上不含氟的第三钨层463。
76.参考图9g，任选的附加钨沉积工艺和附加原位氧化工艺可被交替地执行，以任选地形成至少一个附加钨层464，直到横向延伸的腔体43的整个体积被钨层(461，462，463，464)填充。虽然本公开描述了采用四个钨层(461，462，463，464)来填充横向延伸的腔体43的实施方案，但是本文明确地涵盖了采用两个、三个、五个或更多个钨层来填充横向延伸的腔体43的实施方案。此外，本文明确地涵盖其中在平面结构上或在具有低纵横比的结构上沉积钨膜的实施方案。在这样的实施方案中，可采用单个钨层(诸如第一钨层461)来沉积无氟钨膜。
77.根据本公开的一个方面，提供了具体配置为顺序执行图9d至图9g的处理步骤的钨沉积设备，其在图10至图13中示出。
78.参考图10，示出了根据本公开的第一实施方案的第一钨沉积设备400。第一示例性钨沉积设备400是cvd或ald设备，其包括工艺室，该工艺室包括真空外壳410并被配置为在其中固持至少一个衬底(401、402、403和/或404)。衬底可包括其上具有图9b所示结构的硅晶片9。在一个实施方案中，工艺室可被配置为同时固持多个衬底(401，402，403，404)，并且同时和/或顺序地执行多个钨沉积步骤和/或多个氧化步骤。在一个实施方案中，工艺室可包括多个沉积站，沉积站具有衬底袋(411，412，413，414)的形状，该些衬底袋包含被配置为固持多个衬底(401，402，403，404)的相应支撑基座。在一个实施方案中，多个衬底袋(411，412，413，414)可包括来自圆形压板415的平坦顶表面的多个凹槽，该圆形压板被配置为使用分度器围绕穿过真空外壳的整个体积的几何中心的竖直轴旋转。在一个实施方案中，真空外壳410可具有圆柱形形状，其中底部圆形表面的直径被选择以在真空外壳410的底部表面内容纳多个衬底袋(411，412，413，414)。在一个实施方案中，包括多个衬底袋(411，412，413，414)的压板415可安装在真空外壳410的底表面上，并且可被配置为围绕穿过真空外壳410的几何中心的竖直轴旋转。旋转致动机构(诸如包含马达和齿轮组件的组合的分度器)可安装在真空外壳410的底表面上，以使压板415能够旋转。压板415的旋转运动dom的示例性方向在图10中用箭头示出。或者，分度器可包括在固定压板415中的衬底袋(411，412，413，414)之间移动衬底的臂。
79.第一钨沉积设备400可包括气体分配歧管490和真空控制系统，该气体分配歧管被配置为使工艺气体通过气体管线492流入真空外壳中，该真空控制系统包括连接到与真空外壳邻接的抽吸端口(431，432，433，434)的真空泵(未图示)。在一个实施方案中，抽吸端口(431，432，433，434)和多个衬底袋(411，412，413，414)可沿着围绕穿过真空外壳410的几何中心的竖直轴的方位角方向交替。气体分配歧管490被配置为将含氟钨前驱气体的受控流提供到真空外壳410中。在原位氧化工艺将在真空外壳410中执行的情况下，气体分配歧管490还被配置为将氧化剂气体的受控流提供到真空外壳410中。可提供温度控制机构(未示出)，诸如加热器、冷却器以及支持加热器和冷却器的操作的外围器件。
80.工艺控制器480可控制诸如包括多个衬底袋(411，412，413，414)的压板415的分度器的移动、多个衬底袋的温度控制(或用于控制衬底(401，402，403，404)的温度的任何机构)、以及控制含氟钨前驱气体、氧化剂气体、净化气体、回填气体和工艺室操作可需要的任何其它工艺气体的流动。通常，工艺控制器480包括与存储器(例如，专用或通用计算机)通信并配置成执行顺序地执行一组处理步骤的自动化程序的处理器。控制信号和反馈数据信号可通过信号电缆482和/或通过无线通信在工艺控制器480和工艺室的各种部件之间通
信。
81.自动化程序包括用于顺序地执行图9d至图9g的处理步骤或其变型的各种步骤，该些变型包括在(401，402，403，404)中的每一者上的钨沉积步骤和/或氧化步骤的不同总数。在一个实施方案中，衬底(401，402，403，404)可一次一个地装载到工艺室410中，并且可随着压板旋转而在工艺室内的相应衬底袋(411，412，413，414)中的各种位置周围移动，并且可在压板围绕穿过真空外壳410的几何中心的竖直轴的单次旋转360度期间完成图9d至图9g的所有处理步骤或其变型。
82.在说明性示例中，衬底(诸如第一衬底401)可被装载到第一衬底袋411中，并且可被定位在第一工艺位置p1。通过在第一钨沉积工艺中将含氟钨前驱气体流入真空外壳410中的第一工艺位置，可在第一工艺位置中的衬底的物理暴露表面上执行沉积第一钨层461的第一钨沉积工艺。通常，第一钨沉积工艺发生在将相应的衬底(例如，第一衬底401)固持在基座上的衬底袋(例如，411)处于第一工艺位置时。可在第一工艺位置上方提供被配置为均匀分布含氟钨前驱气体的第一喷头421。
83.可在第一钨沉积工艺之后执行任选的第一原位氧化工艺，同时相应的衬底401保持在第一工艺位置p1。在一个实施方案中，第一氧化步骤可通过将第一钨层461暴露于氧化剂气体而移除第一钨层461中的残留氟原子，同时相应氟原子保留在钨沉积设备内。在第一钨沉积工艺和第一氧化工艺期间，在其上执行第一钨沉积工艺和第一原位氧化工艺的衬底401可固定在第一工艺位置p1，或者可缓慢地移动通过第一工艺位置。如果需要，如果在氧化工艺期间需要比在钨沉积工艺期间更低的衬底温度，则可使用一个或多个升降销来在氧化工艺期间将衬底401升高到衬底袋411中的基座上方。或者，如果第一钨沉积工艺是钨成核工艺，则可省略第一氧化工艺。
84.可通过移动第一衬底袋411将第一衬底袋411中的衬底401定位在第二工艺位置p2，该移动可通过压板415的旋转来实现(或者通过分度器将衬底移动到固定压板中的第二衬底袋来实现)。通过在第二钨沉积工艺中将含氟钨前驱气体流入真空外壳410中的第二工艺位置p2，可在第二工艺位置p2中的第一衬底袋411中的衬底401的物理暴露表面上执行沉积第二钨层462的第二钨沉积工艺。通常，第二钨沉积工艺发生固持相应衬底(例如，第一衬底401)的衬底袋(例如，411)处于第二工艺位置p2时。可在第二工艺位置p2上方提供被配置为均匀分布含氟钨前驱气体的第二喷头422。
85.另一衬底(诸如第二衬底402)可在第一衬底袋411移动至第二工艺位置p2之后被装载到第二衬底袋412中。第二衬底袋412被定位于其中具有衬底402的第一工艺位置p1处，并且可在位于第一工艺位置p1处的第二衬底袋412内的第二衬底402上执行另一第一钨沉积工艺，同时在第二工艺位置p2中在第一衬底袋411中的第一衬底401上执行第二钨沉积工艺。
86.任选地，在第二钨沉积工艺之后，当第一衬底401保持在第二工艺位置p2且第二衬底402保持在第一工艺位置p1时，可执行第二原位氧化工艺。在一个实施方案中，第二氧化工艺可通过将第二钨层462暴露于氧化剂气体而移除第一钨层462中的残留氟原子，同时第一衬底401保留在钨沉积设备中。或者，可仅在第一衬底位置p1中的第二衬底402上执行氧化工艺而不在第一衬底401执行氧化工艺，或者如果在第一沉积位置p2中仅沉积钨成核层，则可仅在第二衬底位置p2中的第一衬底401上执行氧化工艺而不在第二衬底402上执行氧
化工艺。
87.在第二钨沉积工艺和第二氧化工艺期间，在其上执行第二钨沉积工艺和第二原位氧化工艺的第一衬底401可固定在第二工艺位置p2，或者可缓慢地移动通过第二工艺位置p2。与第二氧化工艺同时进行的是，可对位于第二衬底袋412内的第二衬底402进行第一原位氧化工艺。
88.第一衬底袋411可移动至第三工艺位置p3，而第二衬底袋412可移动至第二工艺位置p2。第三钨沉积工艺和第三氧化工艺可在位于第一衬底袋411内的第一衬底401上执行，第二钨沉积工艺和第二氧化工艺可在位于第二衬底袋412内的第二衬底402上执行。同时，可将第三衬底403装载到第三衬底袋413中并定位在第一工艺位置p1中，并且可在第一工艺位置p1中执行第一钨沉积工艺和第一氧化工艺。
89.随后，第一衬底袋411可移动至第四工艺位置p4，第二衬底袋412可移动至第三工艺位置p3，并且第三衬底袋413可移动至第二工艺位置p2，并且包含第四衬底404的第四衬底袋414可定位于第一工艺位置p1。第四钨沉积工艺和第四氧化工艺可在位于第一衬底袋411内的第一衬底401上执行，第三钨沉积工艺和第三氧化工艺可在位于第二衬底袋412内的第二衬底402上执行，第二钨沉积工艺和第二氧化工艺可在位于第三衬底袋413内的第三衬底413上执行，并且第一钨沉积工艺和第一氧化工艺可在位于第四衬底袋414内的第四衬底404上执行。
90.第一衬底袋411可随后移动到第一工艺位置p1，并且第一衬底袋411内的第一衬底401可从室410卸载。可将新的衬底装载到第一衬底袋411中。其中具有相应衬底的其它衬底袋移动到相应的后续工艺位置。第一钨沉积工艺和第一氧化工艺可在第一工艺位置p1中执行，第二钨沉积工艺和第二氧化工艺可在第二工艺位置p2中执行，第三钨沉积工艺与第三氧化工艺可第三工艺位置p3中执行，并且第四钨沉积工艺和第四氧化工艺可在第四工艺位置p4中执行。
91.每个衬底可移动通过各个工艺位置，以顺序地接收用于形成各个钨层(461，462，463，464)的每个钨沉积工艺和每个氧化工艺。虽然本公开采用其中使用四个钨沉积工艺和四个氧化工艺的实施方案来描述，但本文明确地涵盖其中使用不同数目的钨沉积工艺和/或不同数目的氧化工艺的实施方案。此外，氧化工艺的总数可与钨沉积工艺的总数相同或不同。例如，可在第二或第三工艺位置仅执行一个氧化工艺。
92.通常，自动化程序可被配置为顺序地执行一组处理步骤，包括：第一钨沉积工艺，其通过在第一钨沉积工艺中使含氟钨前驱气体流入真空外壳410中而在至少一个衬底(401，402，403，404)中的每个衬底的物理暴露表面上沉积第一钨层461；原位氧化工艺，其通过当至少一个衬底(401，402，403，404)保持在钨沉积装置内时将每个第一钨层461暴露于氧化剂气体来移除每个第一钨层461中的残留氟原子来执行；以及第二钨沉积工艺，其通过在原位氧化工艺之后的第二钨沉积工艺中，使含氟钨前驱气体流入真空外壳410中，而在每个第一钨层上沉积第二钨层462。
93.在一个实施方案中，工艺室包括覆盖多个衬底袋(411，412，413，414)中的相应一个衬底袋的多个喷头(421，422，423，424)，并且自动化程序可被配置为通过使氧化剂气体流经多个喷头(421，422，423，424)中的至少一个喷头进入工艺室410来执行原位氧化工艺。
94.在一个实施方案中，自动化程序可被配置成在固持多个衬底(401，402，403，404)
并且在执行第一钨沉积工艺、原位氧化工艺和第二钨沉积工艺中的至少一者时，引发多个衬底袋(411，412，413，414)围绕穿过工艺室410的整个体积的几何中心的竖直轴旋转。
95.参考图11，示出了根据本公开的第二实施方案的第二钨沉积设备400’。第二钨沉积设备400’可通过提供氧化区(441，442，443，444)而从图10所示的第一钨沉积设备400衍生。例如，可在第一工艺位置p1和第二工艺位置p2之间提供第一氧化区441，可在第二工艺位置和第三工艺位置p2之间提供第二氧化区442，可在第三工艺位置和第四工艺位置p4之间提供第三氧化区443，并且可在第四工艺位置和第一工艺位置之间提供第四氧化区444。
96.在一个实施方案中，每个氧化区可包括被配置为向相应的氧化区提供气体的一个或多个气体喷嘴或喷头。例如，气体喷嘴可用于在钨沉积步骤期间在相邻工艺位置之间提供惰性气幕(例如氩气帘幕)，然后在衬底袋(411，412，413，414)在衬底从一个工艺位置移动到下一个工艺位置时围绕竖直轴分度期间提供惰性气幕(例如，氩幕)和氧化剂气体的组合。因此，氧化步骤可在分度步骤期间执行。虽然在图11中示出了气体喷嘴或喷头的线性布置，但是应当理解，可使用其它布置。例如，气体喷嘴可在每个工艺位置处围绕衬底袋的位置布置成圆形，以在钨沉积期间围绕整个衬底袋提供惰性气幕。
97.在这种情况下，当相应的衬底401穿过第一氧化区441时，可执行任选的第一原位氧化工艺；当相应的衬底401穿过第二氧化区442时，可执行第二原位氧化工艺；当相应的衬底401穿过第三氧化区443时，可执行第三原位氧化工艺，并且当相应的衬底401穿过第四氧化区444时，可执行第四原位氧化工艺。通过将相应的钨层暴露于氧化剂气体来移除物理暴露的钨层(461，462，463，464)中的残留氟原子，同时每个衬底保持在钨沉积设备内。
98.虽然在图11中示出了单一运动方向dom，但是在另选实施方案中，在组合的衬底分度和氧化步骤期间，衬底袋可前后摇摆(例如，顺时针和逆时针运动)。此外，如果仅需要一个氧化步骤，则仅一个氧化区(例如，区域443)可位于工艺室410中。
99.在一个实施方案中，工艺室可包括覆盖工艺位置(p1，p2，p3，p4)中每个工艺位置中的多个衬底袋(411，412，413，414)中的相应一个衬底袋的多个喷头(421，422，423，424)，并且自动化程序可被配置为当多个衬底袋(411，412，413，414)在相应的氧化区(441，442，443，444)下方沿一个或两个方向旋转且在其中保持多个衬底(401，402，403，404)时引发多个衬底袋的移动并执行原位氧化工艺。在一个实施方案中，多个喷头(421，422，423，424)和氧化区(441，442，443，444)可沿着围绕穿过真空外壳410的整个体积的几何中心的竖直轴的方位角方向交替，真空外壳410的整个体积可与工艺室的整个体积相同。
100.在一个实施方案中，工艺室包括位于氧化区(441，442，443，444)附近的多个抽吸端口(431，432，433，434)，并且多个衬底袋可被配置为在多个抽吸端口(431，432，433，434)上方的传输期间部分地阻挡多个抽吸端口(431，432，433，434)。在原位氧化工艺期间，工艺室的总压力从基本压力增加到0.01mtorr至1torr范围内的降低压力，从而促进氧化工艺。
101.参考图12，根据本公开的第三实施方案的第三钨沉积设备500是多室设备，该多室设备可包括第一钨沉积设备400的多个工艺室410。第三钨沉积设备500可包括至少一个氧化室520，该氧化室通过处于真空下的传送区(其可包括传送室510，该传送室510包括至少一个机械臂)连接到每个工艺室410。装载室530可附接到传送区，以便于将衬底装载到传送区中或从传送区卸载。在一个实施方案中，自动化程序可被配置为将至少一个衬底中的每个衬底传送到氧化室520中，并通过使氧化剂气体流入氧化室520中来执行原位氧化工艺。
在一些实施方案中，多个工艺室410，和/或多个氧化室520可附接到公共传送区510。在将至少一个衬底中的每个衬底传送到氧化室520中并使氧化剂气体流入氧化室520中之后，在没有任何衬底离开由第三钨沉积装置500提供的真空环境的情况下，执行原位氧化工艺。
102.在这个实施方案中，仅钨层(461，462，463，464)被沉积在工艺室410中。在到达其中执行氧化工艺的工艺位置时，将相应的衬底在真空下从工艺室410移到传送区510中，然后在真空下从传送区510提供到氧化室520中。在氧化室520中执行氧化工艺，接着在真空下将衬底从氧化室移入传送区510中，并将衬底提供回工艺室410中以沉积下一钨层。在一个实施方案中，可存在相同数量(例如，两个或更多)的工艺室410和氧化室520。在另一实施方案中，可存在不同数量的工艺室410(例如，两个工艺室410)和氧化室520(例如，一个氧化室)。
103.参考图13，根据本公开的第四实施方案的第四钨沉积设备600可包括cvd设备。设备600包括真空外壳610(诸如炉管)和基座670，该基座被配置为与真空外壳610结合在真空下密封封闭的体积。气体入口681和气体出口682可设置在真空外壳610中。通常，真空外壳中包含开槽轨道组件605。自动化程序被配置为将多个衬底606装载到开槽轨道组件605内的槽中。此外，自动化程序可被配置为通过将含氟钨前驱气体和氧化剂气体交替地流入真空外壳中来顺序地执行至少两个钨沉积工艺和至少一个原位氧化工艺的交替序列。
104.通常参考图9d至图9g和图10至图13，在衬底上方沉积钨的方法包括：将衬底401设置到钨沉积设备(400，400’，500，600)的真空外壳(410，520)中；执行第一钨沉积工艺，该第一钨沉积工艺通过使含氟钨前驱气体流入真空外壳410中来在衬底(9，10)的物理暴露表面上方沉积第一钨层461；通过当衬底保持在真空外壳(410，520)内而不破坏真空时将第一钨层暴露于氧化剂气体并且形成从真空外壳抽出的氟氧化钨气体，来执行原位氧化处理；以及执行第二钨沉积工艺，该第二钨沉积工艺通过在原位氧化工艺之后的第二钨沉积工艺中，使含氟钨前驱气体流入真空外壳410，而在第一钨层461上沉积第二钨层462。
105.在图10和图11的实施方案中，真空外壳包括包含多个衬底袋(411，412，413，414)的工艺室410，多个衬底(401，402，403，404)被装载到多个衬底袋中的相应一个衬底袋中，在工艺室410中的第一工艺位置p1处执行第一钨沉积工艺，并且在工艺室410中的第二工艺位置p2处执行第二钨沉积。
106.在图10的实施方案中，工艺室410包括覆盖第一工艺位置p1的第一喷头421和覆盖第二工艺位置p2的第二喷头422。当位于多个衬底袋中的第一衬底袋411中的衬底401位于第一工艺位置p1中并且含氟钨前驱气体流过第一喷头421时，执行第一钨沉积工艺。原位氧化工艺是通过当位于第一衬底袋411中的衬底401位于第一工艺位置p1时使氧化剂气体流过第一喷头421来执行。当位于第一衬底袋411中的衬底401位于第二工艺位置p2且含氟钨前驱气体流过第二喷头422时，执行第二钨沉积工艺。
107.在一个实施方案中，该方法还包括在原位氧化工艺期间将衬底401提升到第一衬底袋411的基座上方，以及在第二钨沉积工艺期间将衬底401降低到第一衬底袋411的基座上。
108.在图11的实施方案中，工艺室410包括覆盖第一工艺位置p1的第一喷头421、覆盖第二工艺位置p2的第二喷头422以及位于第一工艺位置p1和第二工艺位置p2之间的氧化区441。当位于多个衬底袋中的第一衬底袋411中的衬底401位于第一工艺位置p1中并且含氟
钨前驱气体流过第一喷头421时，执行第一钨沉积工艺。原位氧化工艺是通过当位于第一衬底袋411中的衬底401从第一工艺位置p1移动到第二工艺位置p2时将氧化剂气体流入氧化区441来执行的。当位于第一衬底袋411中的衬底401位于第二工艺位置p2且含氟钨前驱气体流过第二喷头422时，执行第二钨沉积工艺。
109.在一个实施方案中，工艺室410包括沿着围绕穿过工艺室410的整个体积的几何中心的竖直轴的方位角方向交替的多个喷头(421，422，423，424)和多个氧化区(441，442，443，444)。
110.在一个实施方案中，该方法还包括在执行原位氧化工艺的同时，使多个衬底袋(411，412，413，414)在一个或两个方向上围绕竖直轴旋转。
111.在图12的实施方案中，真空外壳包括通过处于真空下的传送区510连接到工艺室410的氧化室520。在将衬底401从沉积第一钨层461的工艺室410传送到氧化室520中并使氧化剂气体流入氧化室520中之后，执行原位氧化工艺。
112.在一个实施方案中，执行原位氧化工艺包括将第一钨层461暴露于氧化剂气体以在第一钨层461上形成氟氧化钨层，将衬底预热到至少110摄氏度以使氟氧化钨层升华为氟氧化钨气体；以及将氟氧化钨气体从真空外壳(410，520)中抽出。
113.在一个实施方案中，含钨前驱气体可包括六氟化钨，并且每个钨沉积工艺可包括在380摄氏度至480摄氏度(诸如430摄氏度至450摄氏度)范围内的高温下执行的相应热化学气相沉积或原子层沉积工艺。通常，每个钨沉积设备(400，400’，500，600)可被配置为在至少一个衬底(诸如一个或多个衬底)上同时沉积基本无氟的钨膜。在一些实施方案中，至少一个衬底中的每个衬底包括半导体衬底，该半导体衬底包括绝缘层32和其上的横向延伸的腔体43的竖直交替堆叠。绝缘层32可由延伸穿过竖直交替堆叠(32，43)内的每个绝缘层32的竖直延伸结构(58，20)支撑。
114.在一个实施方案中，可操作每个钨沉积设备(400，400’，500，600)，使得自动化程序顺序地执行一组处理步骤，该些处理步骤包括：至少第一钨沉积工艺，该第一钨沉积工艺通过在第一钨沉积工艺中将含氟钨前驱气体流入真空外壳中而在至少一个衬底中的每个衬底的物理暴露表面上沉积第一钨层461；原位氧化工艺，该原位氧化工艺当至少一个衬底保持在真空外壳内而不破坏真空时将第一钨层暴露于氧化剂气体，并形成从真空外壳抽出的氟氧化钨气体；以及第二钨沉积工艺，该第二钨沉积工艺通过在原位氧化工艺之后的第二钨沉积工艺中，使含氟钨前驱气体流入真空外壳，在每个第一钨层上沉积第二钨层462。第一钨层461和第二钨层462可沉积在横向延伸的腔体43的体积内。可根据需要执行至少一种附加的氧化工艺和/或至少一种附加的钨沉积工艺。
115.在一个实施方案中，竖直延伸结构(58，20)包括存储器开口填充结构58，每个存储器开口填充结构58包括相应的竖直半导体沟道60和相应的存储器膜50。在一个实施方案中，在第一钨沉积工艺之后，用第一钨层461和氟氧化钨气体部分地填充横向延伸的腔体43中的每一个，氟氧化钨气体在原位氧化工艺期间和/或任选地在随后的热预热步骤期间通过横向延伸的腔体43的剩余未填充体积被抽出真空外壳，在该随后的热预热步骤期间，固体氟氧化钨层升华并被抽出真空外壳。
116.参考图14a和图14b，可在示例性结构上执行附加处理步骤以形成存储器元件的三维阵列。例如，钨层(461，462，463，464)和金属阻挡层46a的位于背侧沟槽79内或接触层级
介电层73上方的部分可例如通过各向同性湿法蚀刻、各向异性干法蚀刻或其组合来回蚀。在横向延伸的腔体43中沉积的金属材料的每个剩余部分构成导电层46。每个导电层46可以是导电线结构。因此，牺牲材料层42被导电层46替换。背侧腔体79
′
存在于每个背侧沟槽79内。
117.参考图15a和图15b，绝缘材料层(例如，氧化硅)可通过保形沉积工艺形成在背侧沟槽79中和接触层级介电层73上方。执行各向异性蚀刻以从接触层级介电层73上方和每个背侧沟槽79的底部去除绝缘材料层的水平部分。绝缘材料层的每个剩余部分构成绝缘间隔物74。通过将电掺杂剂注入半导体材料层10的物理地暴露的表面部分中，可以在每个背侧腔体79’下方的半导体材料层10的表面部分处形成源极区61。每个源极区61形成在衬底(9，10)的表面部分中，该表面部分位于穿过绝缘间隔物74的相应开口下方。半导体材料层10的在源极区61和该多个基座沟道部分11之间延伸的上部部分构成用于多个场效应晶体管的水平半导体沟道59。水平半导体沟道59通过相应基座沟道部分11连接到多个竖直半导体沟道60。水平半导体沟道59接触源极区61和该多个基座沟道部分11。半导体沟道(59，11，60)在每个源极区61和相应一组漏极区63之间延伸。半导体沟道(59，11，60)包括存储器堆叠结构55的竖直半导体沟道60。
118.背侧接触通孔结构76可形成在每个背侧腔体79
′
内。每个接触通孔结构76可以填充相应腔体79
′
。可以通过在背侧沟槽79的剩余未填充体积(即，背侧腔体79’)中沉积至少一种导电材料来形成接触通孔结构76。例如，至少一种导电材料可包括导电衬垫76a和导电填充材料部分76b。可以将覆盖交替堆叠(32，46)的接触级介电层73用作停止层来平面化该至少一种导电材料。背侧沟槽79中的至少一种导电材料的每个剩余连续部分构成背侧接触通孔结构76。
119.另选地，可通过沉积工艺在背侧沟槽79中保形地沉积至少一种介电材料，诸如氧化硅。填充背侧沟槽79的沉积介电材料的每一部分构成背侧沟槽填充结构。在这种情况下，每个背侧沟槽填充结构可填充背侧沟槽79的整个体积，并且可基本上由至少一种介电材料组成。在该另选实施方案中，可省略源极区61，并且水平源极线(例如，直接带状接触)可接触半导体沟道60的下部的一侧。
120.参考图16a和图16b，可穿过接触层级介电层73并且任选地穿过后向阶梯式介电材料部分65形成附加的接触通孔结构(88，86，8p)。例如，漏极接触通孔结构88可穿过每个漏极区63上的接触层级介电层73形成。字线接触通孔结构86可穿过接触级电介质层73以及穿过后向阶梯式电介质材料部分65形成在导电层46上。外围器件接触通孔结构8p可以通过后向阶梯式介电材料部分65直接形成在外围器件的相应节点上。然后，在漏极接触通孔结构88上方形成位线(未示出)，并与漏极接触通孔结构88电接触。
121.本公开的各种实施方案提供通过重复钨沉积工艺和原位氧化工艺来沉积基本无氟的钨层的方法，该原位氧化工艺在不破坏具有钨层的衬底上的真空的情况下执行，即，不导致衬底离开钨沉积设备并且不将每个第一钨层暴露于大气环境。通过避免暴露于空气或任何其它大气环境，提高了工艺产量，并且可防止钨沉积设备外部的颗粒或其它污染物对钨的污染。此外，可在钨沉积设备中同时处理多个衬底，从而增加钨沉积设备的产量。
122.虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的
范围内。在不是彼此的另选方案的所有实施方案中假定相容性。除非另外明确说明，否则词语“包含”或“包括”设想其中词语“基本上由...组成”或词语“由...组成”替换词语“包含”或“包括”的所有实施方案。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。