动态随机存取存储器及其程序化方法与流程

1.本发明涉及一种动态随机存取存储器(dynamic randomaccess memory；dram)，特别是涉及一种作为一次可程序化(one time programmable；otp)存储器的动态随机存取存储器及其程序化方法。


背景技术：

2.在现今的ic产业，otp存储器是一种重要的非挥发性存储器。otp存储器经常用来储存不会更动的程序码(code)或固件(firmware)。在存储器产业中，otp存储器也可以用来记录不合格(failure)列的位址、不合格行的位址或不合格位元的位址，以使多余(redundant)列、多余行或多余位元可以取代这些不合格列、不合格行或不合格位元。
3.传统的otp存储器是利用高压来烧断其内部的电子熔丝。电子熔丝需要较大的面积，因此传统的otp存储器会占用较大的芯片面积，而且需要额外的制程来制作电子熔丝，因而增加晶粒(die)成本。


技术实现要素：

4.本发明的目的之一，在于提出一种作为一次可程序化存储器的动态随机存取存储器及其程序化方法。
5.本发明的目的之一，在于提出一种二阶段式的动态随机存取存储器的程序化方法。
6.为实现上述目的，本发明提供了如下方案：
7.一种动态随机存取存储器包括一字符线、一位元线及一记忆单元。该记忆单元包含一电容以及一晶体管。该电容具有一第一端及一第二端。该晶体管连接在该位元线及该电容的第一端之间，且该晶体管的闸极电极连接该字符线。本发明的程序化方法包括：在一第一阶段时，导通该晶体管以将该电容的第一端连接至该位元线，以及分别施加一第一电压及一第二电压至该位元线及该电容的第二端，以击穿该电容；在第二阶段时，关闭该晶体管以及分别施加一接地参考电压及一第三电压至该第二端及该晶体管的基底，以产生一第一电流通过该电容。
8.根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明使用动态随机存取存储器作为一次可程序化存储器，其无需使用电子熔丝，因此本发明可提供一种小面积的一次可程序化存储器。
附图说明
9.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
10.图1为本发明动态随机存取存储器的程序化方法的第一阶段的实施例；
11.图2为本发明动态随机存取存储器的程序化方法的第二阶段的实施例；
12.图3为记忆单元的电路图；
13.图4为本发明动态随机存取存储器的程序化方法的第二阶段的另一实施例。
14.符号说明：
15.10...动态随机存取存储器，12...记忆单元，14...记忆单元，16...第一端，18...第二端，20...基底，22...第一掺杂区，24...第二掺杂区，26...闸极电极，bl1...位元线，bl2...位元线，c1...电容，gnd...接地参考电压，i1...第一电流，i2...第二电流，m1...晶体管，pl...板线，v1...第一电压，v2...第二电压，v3...第三电压，v4...第四电压，vc...电压，wl1...字符线，wl2...字符线。
具体实施方式
16.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
17.本发明的目的是提供一种动态随机存取存储器及其程序化方法，通过使用动态随机存取存储器作为一次可程序化存储器，其无需使用电子熔丝，因此本发明可提供一种小面积的一次可程序化存储器。
18.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
19.图1及图2为本发明动态随机存取存储器10的程序化方法。动态随机存取存储器10包含多个记忆单元12、14、多条字符线wl1、wl2及多条位元线bl1、bl2。动态随机存取存储器可通过多条字符线wl1、wl2及多条位元线bl1、bl2选取要读取或程序化的记忆单元12、14。图3为记忆单元12的电路图。如图1及图3所示，记忆单元12包括一晶体管m1及一电容c1，晶体管m1连接在位元线bl及电容c1的第一端16之间，字符线wl1上的电压控制晶体管m1导通或关闭，电容c1的第二端18连接至一板线(plateline)pl。dram的多个记忆单元12、14共同一条板线pl。图1的记忆单元12为1t1c的架构，但本发明不限于此。例如，记忆单元12也可以是2t1c的架构。记忆单元14的电路与记忆单元12的电路相同，故不再赘述。
20.如图1及图2所示，晶体管m1包括一基底20、一第一掺杂区22、一第二掺杂区24及一闸极电极26。第一掺杂区22及第二掺杂区24在基底20内，分别连接位元线bl1及电容c1的第一端16。闸极电极26在第一掺杂区22及第二掺杂区24之间，且在基底20上。基底20具有第一导电型，第一掺杂区22及第二掺杂区24具有第二导电型。在此实施例中，晶体管m1为npn晶体管，因此第一导电型为p型，而第二导电型为n型。
21.本发明动态随机存取存储器10的程序化方法分为两个阶段，在此以程序化记忆单元12为例来说明。如图1及图3所示，在程序化操作的第一阶段时，字符线wl1被施加一电压vc以导通晶体管m1，同时位元线bl1及板线pl也被分别施加第一电压v1及第二电压v2。换言之，第一电压v1及第二电压v2分别被施加至电容c1的第一端16及第二端18。第一电压v1及第二电压v2之间的压差可使电容c1被击穿(break down)。第一电压v1及第二电压v2之间的
压差约为3v～6v。第一电压v1大于动态随机存取存储器10的接地参考电压gnd，第二电压v2小于接地参考电压gnd，其中该接地参考电压gnd为动态随机存取存储器10的接地端的电压。在一实施例中，该接地参考电压为0v，第一电压v1为2.5v，该第二电压v2为-1.5v。由于电容c1被击穿后无法恢复，因此动态随机存取存储器10可作为otp存储器。电容c1未被击穿前可视为一高阻值元件，电容c1被击穿后可视为一低阻值元件，因此可通过监测电容c1的阻值来判断记忆单元12的资料状态。例如，当电容c1的阻值大于一预设值时，判断记忆单元12的资料状态为“0”，当电容c1的阻值小于该预设值时，判断该记忆单元12的资料状态为“1”。
22.电容c1被击穿后，电容c1的阻值越小，在读取操作时可以越快的判断出记忆单元12的资料状态。因此本发明的程序化方法在第一阶段击穿电容c1后，再进行第二阶段以降低电容c1的阻值。如图2所示，在程序化操作的第一阶段结束并进入程序化操作的第二阶段后，停止施加电压至字符线wl1以关闭晶体管m1并使位元线bl1处于浮接状态。接着，将接地参考电压gnd施加至板线pl，并将一第三电压v3施加至晶体管m1的基底20，其中第三电压v3大于接地参考电压gnd。第三电压v3可以是1v～3.5v。在本实施例中，第三电压v3为3v。在将接地参考电压gnd及第三电压v3分别施加至电容c1的第二端18(板线pl)及晶体管m1的基底20后，将产生一第一电流i1经基底20、第二掺杂区24及电容c1流向板线pl，第一电流i1通过电容c1时，可以使电容c1的阻值进一步降低。
23.图4为本发明的程序化方法的第二阶段的另一个实施例。如图4所示，在程序化操作的第一阶段结束并进入程序化操作的第二阶段后，停止施加电压至字符线wl1以关闭晶体管m1。接着，将接地参考电压gnd施加至板线pl、将一第三电压v3施加至晶体管m1的基底20以及将一第四电压v4施加至位元线bl1，其中第三电压v3及第四电压v4大于接地参考电压gnd。第三电压v3及第四电压v4可以是1v～3.5v。在本实施例中，第三电压v3为3v，第四电压v4为3.5v。在将接地参考电压gnd、第三电压v3及第四电压v4分别施加至电容c1的第二端18(板线pl)、晶体管m1的基底20及位元线bl1后，将产生一第一电流i1经基底20、第二掺杂区24及电容c1流向板线pl，以及产生一第二电流i2经第一掺杂区22、基底20、第二掺杂区24及电容c1流向板线pl。第一电流i1及第二电流i2通过电容c1时，可以使电容c1的阻值进一步降低。相较于图2的实施例，图3的实施例让更大的电流(i1 i2)通过电容c1，因而可以加快程序化的速度。
24.以上所述仅是本发明的实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以实施例公开如上，然而并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。