一种多层钝化凹槽栅MIS-HEMT器件及其制备方法

一种多层钝化凹槽栅mis-hemt器件及其制备方法
技术领域
1.本发明属于半导体技术领域，具体涉及一种多层钝化凹槽栅mis-hemt器件及其制备方法。


背景技术：

2.高电子迁移率晶体管(high electron mobility transistor，hemt)，也称调制掺杂场效应管(modulation-doped fet，modfet)是场效应晶体管的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。hemt可以在极高频下工作，因此在移动电话、卫星电视和雷达中应用广泛。近年来，随着节能减排对高效、高频、耐高压、大功率器件需求的日益增长，第三代半导体材料越来越受到人们的关注。以gan hemt器件为代表的第三代半导体有着禁带宽度大、载流子迁移率高，耐压性能优异等优点，而受到广泛关注。
3.传统的algan/gan hemt器件，沿ga面方向外延生长的结构存在较强的极化效应，导致在algan/gan异质结界面处产生大量的二维电子气(2deg)，且在零偏压下肖特基栅极无法耗尽沟道中高浓度的二维电子气。当栅极电压vgs＝0时，hemt沟道中仍有电流通过，需要在栅极施加负偏置耗尽栅极下二维电子气，将hemt置于关断状态。这在应用中无疑会增加电路设计的复杂度，同时会使功耗大大增加。
4.为了克服上述问题，相关研究人员提出了一种在栅极零偏压下处于关断状态的增强型hemt。目前，有很多方案被提出来以获得增强型的hemt器件，其中凹槽栅mis-hemt结构是制造增强型器件的备选结构之一。
5.然而，由于mis结构中的gan/介质界面存在大量的缺陷态，降低了器件阈值电压的稳定性和可靠性，影响了器件性能，从而限制了该器件结构的应用。


技术实现要素：

6.为了解决现有技术中存在的上述问题，本发明提供了一种多层钝化凹槽栅mis-hemt器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
7.一方面，本发明提供了一种多层钝化凹槽栅mis-hemt器件，自下而上依次包括衬底、成核层、缓冲层、沟道层和势垒层；所述势垒层左右两侧分别设有源极和漏极，所述源极和漏极均穿过所述势垒层与所述沟道层形成欧姆接触；所述源极左侧和所述漏极右侧分别设有器件的左侧隔离区和右侧隔离区；所述势垒层中间靠近所述源极一侧设有一凹槽栅极区，所述凹槽栅极区上设有多层钝化层；其中，
8.所述多层钝化层包括第一钝化层、过渡层、掩膜层、第二钝化层；
9.所述第一钝化层选择性生长于所述势垒层的凹槽栅极区底部，并与所述沟道层上表面接触；
10.所述过渡层位于所述第一钝化层上表面，且其上表面低于所述势垒层上表面；
11.所述掩膜层位于所述凹槽栅极区两侧的势垒层上；
12.所述第二钝化层位于所述过渡层上，并向上延伸至所述掩膜层的上表面，以形成u
形截面结构，且所述第二钝化层的两侧分别与源极和漏极接触；
13.栅极位于所述第四钝化层的u形凹槽之内。
14.在本发明的一个实施例中，所述过渡层为所述第一钝化层经过热氧化形成，所述掩膜层与所述过渡层的材料相同。
15.在本发明的一个实施例中，所述第一钝化层的材料为si，所述过渡层、所述掩膜层以及所述第二钝化层的材料均为sio2。
16.在本发明的一个实施例中，所述第一钝化层的厚度为1～5nm；所述过渡层的厚度为0.5～2nm；所述掩膜层的厚度为5～100nm；所述第二钝化层的厚度为5～100nm。
17.在本发明的一个实施例中，所述势垒层为厚度10～30nm的al
x
ga
1-x
n；其中，x＝0.1～0.5。
18.另一方面，本发明还提供了一种多层钝化凹槽栅mis-hemt器件的制备方法，包括以下步骤：
19.依次在衬底上制作成核层、缓冲层、沟道层和势垒层；
20.对所述势垒层左右两侧进行离子注入，以形成器件的左右隔离区；
21.在所述势垒层上表面形成掩膜层；
22.对所述势垒层进行刻蚀以形成凹槽栅极区；
23.在所述凹槽栅极区内形成第一钝化层；
24.对所述第一钝化层的上半部分自然氧化以形成过渡层；
25.在所述掩膜层和所述过渡层上形成凹槽第二钝化层，以与所述第一钝化层、过渡层、掩膜层一起形成具有u形截面的多层钝化层；
26.在得到的样品表面形成电极，以完成多层钝化凹槽栅mis-hemt器件的制备。
27.在本发明的一个实施例中，在所述势垒层上表面形成掩膜层包括：
28.以nh3、sih4、n2为反应气体，利用pecvd技术在所述势垒层表面沉积5～100nm sio2，形成掩膜层。
29.在本发明的一个实施例中，在所述凹槽栅极区内形成第一钝化层包括：
30.采用sf6等离子体对凹槽栅极区表面进行清洗，去除氧化物；
31.采用ald选择性技术在所述凹槽栅极区生长1～5nm的si，以与沟道层形成致密si原子层薄膜，作为第一钝化层。
32.在本发明的一个实施例中，对所述第一钝化层的上半部分自然氧化以形成过渡层，包括：
33.在o2氛围下，调整反应室的温度为400℃，对凹槽栅极区内的第一钝化层进行上半部分自然氧化，以形成0.5～2nm的sio2过渡层。
34.在本发明的一个实施例中，在所述掩膜层和所述过渡层上形成凹槽第二钝化层包括：
35.以nh3、sih4、n2为反应气体，利用pecvd技术在所述sio2掩膜层与sio2过渡层表面沉积5～100nm sio2，形成凹槽形第二钝化层。
36.本发明的有益效果：
37.1、本发明通过将多层钝化结构与选择性生长技术相结合，实现了钝化层在栅极区域内有效、精确可控的沉积，与gan沟道层形成了低缺陷异质结，避免了直接在gan沟道表面
沉积介质所引入的gan表面态以及超区生长带来的一系列刻蚀损伤问题，有望大幅提高增强型凹槽栅mis-hemt器件的阈值电压稳定性和可靠性，进而提升器件性能；
38.2、本发明通过对第一钝化层si的上半部分进行热氧化以形成sio2过渡层，减少了后期沉积sio2钝化层带来的界面态问题，提高了钝化层界面质量。
39.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
40.图1是本发明实施例提供的一种多层钝化凹槽栅mis-hemt器件的结构示意图；
41.图2是本发明实施例提供的多层钝化凹槽栅mis-hemt器件制备方法的流程示意图；
42.图3a-3i是本发明实施例提供的制备多层钝化凹槽栅mis-hemt器件的工艺过程图。
具体实施方式
43.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
44.实施例一
45.请参见图1，图1是本发明实施例提供的一种多层钝化凹槽栅mis-hemt器件的结构示意图，自下而上依次包括衬底1、成核层2、缓冲层3、沟道层4和势垒层5；势垒层5左右两侧分别设有源极6和漏极7，源极6和漏极7均穿过势垒层5与沟道层4形成欧姆接触；源极6左侧和漏极7右侧分别设有器件的左侧隔离区8和右侧隔离区9；势垒层5中间靠近源极6一侧设有一凹槽栅极区，凹槽栅极区上设有多层钝化层10；其中，
46.多层钝化层10包括第一钝化层101、过渡层102、掩膜层103、第二钝化层104；
47.第一钝化层101选择性生长于势垒层5的凹槽栅极区底部，并与沟道层4上表面接触；
48.过渡层102位于第一钝化层101上表面，且其上表面低于势垒层5上表面；
49.掩膜层103位于凹槽栅极区两侧的势垒层5上；
50.第二钝化层104位于过渡层102上，并向上延伸至掩膜层103的上表面，以形成u形截面结构，且第二钝化层104的两侧分别与源极6和漏极7接触；
51.栅极11位于第四钝化层104的u形凹槽之内。
52.作为本发明一种可选的实施方式，衬底1的材料为n -gan、sic、蓝宝石或者si；成核层2为厚度50～400nm的aln；缓冲层3为厚度200～8000nm的algan；沟道层4为厚度50～500nm的gan；势垒层5为厚度10～30nm的al
x
ga
1-x
n；其中，x＝0.1～0.5。
53.进一步地，左侧隔离区8和右侧隔离区9均可采用例子注入形成，其从势垒层5的左、右两端开始，离子注入范围自上而下从势垒层5、穿过沟道层4直至缓冲层3的上表面。
54.在本实施例中，过渡层102为第一钝化层101经过热氧化形成，且掩膜层103与过渡层102的材料相同。
55.优选的，第一钝化层101的材料为si，过渡层102、掩膜层103以及第二钝化层104的材料均为sio2。
56.作为本发明可选的实施方式，第一钝化层101的厚度可以为1～5nm；过渡层102的厚度为0.5～2nm；掩膜层103的厚度为5～100nm；第二钝化层104的厚度为5～100nm。其中，第二钝化层104为u形凹槽形结构，其凹槽嵌于势垒层5上的凹槽栅极区内，其深度为5～100nm。
57.在本实施例中，源极6、漏极7和栅极11的材质相同，均为含ti/al的金属组合。
58.本实施例提供的器件通过将多层钝化结构与选择性生长技术相结合，实现了多层钝化凹槽栅mis-hemt器件结构，避免了直接在gan沟道表面沉积介质所引入的gan表面态以及超区生长带来的一系列刻蚀损伤问题，有望大幅提高增强型凹槽栅mis-hemt器件的阈值电压稳定性和可靠性，进而提升器件性能。
59.实施例二
60.在上述实施例一的基础上，本实施例提供了一种多层钝化凹槽栅mis-hemt器件的制备方法。下面结合图2和图3a-3i对本实施例提供的方法进行详细介绍。图2是本发明实施例提供的多层钝化凹槽栅mis-hemt器件制备方法的流程示意图，图3a-3i是本发明实施例提供的制备多层钝化凹槽栅mis-hemt器件的工艺过程图。
61.具体地，本实施例提供的方法包括以下步骤：
62.步骤1：依次在衬底上制作成核层、缓冲层、沟道层和势垒层。
63.首先，可以选取si材料作为衬底并对其进行清洗和表面预处理，以减少衬底表面的悬挂键。具体地清洗方法和表面预处理方法可以参考现有技术中的处理方式，在此不再详述。
64.然后，在处理过的衬底1表面依次外延生长50～400nm的aln成核层2、200～8000nm的algan缓冲层3、50～500nm的本征gan沟道层4、以及10～30nm的al
x
ga
1-x
n势垒层5，其中，x＝0.1～0.5，如图3a所示。
65.步骤2：对势垒层左右两侧进行离子注入，以形成器件的左右隔离区。
66.具体地，在alxga1-xn势垒层表面左、右两端进行氮离子注入，从势垒层、穿过沟道层直至缓冲层的上表面，分别形成器件的左侧隔离区8和右侧隔离区9，如图3b所示。
67.步骤3：在势垒层上表面形成掩膜层。
68.具体地，以nh3、sih4、n2为反应气体，利用pecvd技术在势垒层表面沉积5～100nm sio2，形成掩膜层103，如图3c所示。
69.步骤4：对势垒层进行刻蚀以形成凹槽栅极区。
70.具体地，在sio2掩膜层103靠近源极6一侧进行刻蚀，开槽范围自上而下从sio2掩膜层103，穿过al
x
ga
1-x
n势垒层5至gan沟道层4顶端，形成凹槽栅极区，如图3d所示。
71.需要注意的是，在进行刻蚀时，采用慢速刻蚀，可以减少刻蚀损伤问题。
72.步骤5：在凹槽栅极区内形成第一钝化层。
73.首先，采用sf6等离子体对凹槽栅极区表面进行清洗，去除氧化物。
74.然后，采用ald选择性生长技术在凹槽栅极区生长1～5nm的si，以与沟道层形成致密si原子层薄膜，作为si钝化层，也即第一钝化层101，如图3e所示。
75.步骤6：对第一钝化层的上半部分自然氧化以形成过渡层。
76.具体地，在o2氛围下，调整反应室的温度为400℃，对凹槽栅极区内的si钝化层，也即第一钝化层101进行上半部分自然氧化，并通过控制氧气的通入速率，形成0.5～2nm厚的
sio2过渡层102，如图3f所示。
77.本实施例通过对第一钝化层si的上半部分进行热氧化以形成sio2过渡层，减少了后期沉积sio2钝化层带来的界面态问题，提高了钝化层界面质量。
78.步骤7：在掩膜层和过渡层上形成凹槽第二钝化层，以与第一钝化层、过渡层、掩膜层一起形成具有u形截面的多层钝化层。
79.具体地，将步骤6得到的样品外延片放入pecvd反应室内，利用pecvd技术沉积方法在sio2掩膜层103与sio2过渡层102表面术沉积一层5～100nm的sio2，作为sio2钝化层，以形成u形凹槽形第二钝化层104，如图3g所示。
80.步骤8：在得到的样品表面形成电极，以完成多层钝化凹槽栅mis-hemt器件的制备。
81.首先，制作栅电极。
82.具体地，在第二钝化层的凹槽内及上方沉积栅金属，以形成栅电极11，如图3h所示。其中，栅金属为ti/al等材料。
83.然后，制作源漏电极。
84.具体地，采用光刻工艺对得到的样品进行刻蚀，以形成源、漏电极窗口；然后通过溅射或蒸发工艺在源、漏电极窗口生长含ti/al的欧姆金属，并经高温快速退火形成源电极6和漏电极7，如图3i所示。
85.至此，完成了基于选择性生长技术的多层钝化凹槽栅mis-hemt器件的制备。
86.本实施例首先通过在势垒层上方沉积一层sio2掩膜层，然后在栅极区域开槽刻蚀掉sio2掩膜层和al
x
ga
1-x
n势垒层直至gan沟道层，继续采用ald选择性生长技术形成槽内si钝化层，紧接着对si钝化层上半部分进行自然氧化，形成sio2过渡层，继而在sio2掩膜层和sio2过渡层上沉积一层sio2钝化层，形成了多层钝化层结构。该结构通过把多层钝化结构与选择性生长技术结合，实现了si钝化层在栅极区域内有效、精确可控的沉积，与gan沟道层形成低缺陷异质结，避免了直接在gan沟道表面沉积介质的传统钝化方法所引入的gan表面态，有望大幅提高增强型凹槽栅mis-hemt器件的阈值电压稳定性和可靠性。
87.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
88.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
89.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。
90.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。