发光二极管模块、驱动器电路及驱动发光二极管的方法与流程

1.本技术涉及切换功率转换器的技术领域，具体涉及驱动器电路、发光二极管模块及驱动发光二极管的方法，并且更具体地涉及用于驱动电路诸如发光二极管电路的平均电流控制器。


背景技术：

2.出于多种原因，发光二极管(led)对于照明系统的普及性日益增加。原因可包括提供给led的每单位功率产生更大的光(与例如白炽灯泡进行比较)以及led的可控性。led的普及性增加对于汽车工业也是如此。
3.至少在汽车工业的背景下，通过控制流过led的平均电流来控制led。相关领域控制技术通过分流电阻器直接测量通过led的电流。然而，即使使用低值电阻作为分流电阻器，使用分流电阻器也导致感测损失，从而降低led驱动电路的总体效率。
4.任何减少感测损失的方法或系统都会在市场上提供竞争优势。


技术实现要素：

5.至少一个示例是一种驱动发光二极管(led)的方法，所述方法包括：在所述驱动所述led的切换周期期间对功率晶体管的漏极-源极电压进行采样，所述采样生成经采样的漏极-源极电压；基于所述经采样的漏极-源极电压与设定点漏极-源极电压之间的差异生成误差信号，所述设定点漏极-源极电压与通过所述led的设定点平均电流成比例；以及基于所述误差信号改变电感器的充电模式的接通时间。
6.在该示例性方法中，对所述漏极-源极电压进行采样还可包括：在开关节点处对电压进行积分，所述积分生成具有平均值的锯齿波形；并且当所述锯齿波形穿越所述平均值时，触发所述漏极-源极电压的所述采样。
7.在该示例性方法中，对所述漏极-源极电压进行采样还可包括在所述电感器的所述充电模式期间在通过所述电感器的电流上升时进行采样。
8.在该示例性方法中，对所述漏极-源极电压进行采样还可包括在所述电感器的放电模式期间在通过所述电感器的电流下降时进行采样。
9.在该示例性方法中，对所述漏极-源极电压进行采样还可包括对耦接在输入电压与所述开关节点之间的高侧晶体管的所述漏极-源极电压进行采样。
10.在该示例性方法中，对所述漏极-源极电压进行采样还可包括对耦接在所述开关节点与接地基准之间的低侧晶体管的所述漏极-源极电压进行采样。
11.该示例性方法还可包括：驱动设定点电流通过感测晶体管；以及对所述感测晶体管的所述漏极-源极电压进行采样以生成所述设定点漏极-源极电压。
12.在该示例性方法中，改变所述充电模式的所述接通时间还可包括改变所述充电模式所结束于的峰值电流设定点。
13.另一示例是用于驱动发光二极管(led)的驱动器电路，所述驱动器电路包括：输入
电压端子、开关节点端子、平均电流端子、和接地基准端子；一组功率晶体管，所述一组功率晶体管包括耦接在所述输入电压端子与所述开关节点端子之间的高侧场效应晶体管(高侧fet)和耦接在所述开关节点端子与所述接地基准端子之间的低侧fet；基准控制器，所述基准控制器耦接到所述输入电压端子和所述平均电流端子，所述基准控制器被配置为在设定点输出上驱动与通过所述led的设定点平均电流成比例的设定点漏极-源极电压；采样控制器，所述采样控制器耦接到所述开关节点端子，所述采样控制器被配置为在经采样输出上驱动所述一组功率晶体管中的功率晶体管的经采样的漏极-源极电压；和平均电流控制器，所述平均电流控制器耦接到所述设定点输出、所述经采样输出、和所述一组功率晶体管的控制输入。所述平均电流控制器可被配置为：基于所述设定点漏极-源极电压与所述经采样的漏极-源极电压之间的差异生成误差信号；对于接通时间将所述低侧fet驱动到非导通状态并且将所述高侧fet驱动到导通状态，所述接通时间基于所述误差信号；以及然后对于切断时间将所述高侧fet驱动到非导通状态并且将所述低侧fet驱动到导通状态。
14.在该示例性驱动器电路中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述一组功率晶体管中的所述功率晶体管的漏极-源极电压；led电流仿真器，所述led电流仿真器耦接到所述开关节点端子并且被配置为驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；和采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
15.在该示例性驱动器电路中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述高侧fet的漏极-源极电压，所述高侧fet耦接在所述输入电压端子与所述开关节点端子之间；led电流仿真器，所述led电流仿真器被配置为对所述开关节点端子上的电压进行积分，并且驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；和采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
16.在该示例性驱动器电路中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述低侧fet的漏极-源极电压，所述低侧fet耦接在所述开关节点端子与所述接地基准端子之间；led电流仿真器，所述led电流仿真器被配置为对所述开关节点端子上的电压进行积分，并且驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；和采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
17.在该示例性驱动器电路中，所述基准控制器还可包括：感测fet，所述感测fet限定耦接到所述输入电压端子的电流输入、耦接到所述平均电流端子的电流输出、以及控制输入；电控开关，所述电控开关具有耦接到所述平均电流端子的第一连接、第二连接、和控制
输入；感测电容器，所述感测电容器具有耦接到所述电控开关的所述第二连接的第一引线；和基准控制器，所述基准控制器被配置为在采样周期期间在所述电控开关导通时对所述感测fet的漏极-源极电压进行采样，并且被配置为在保持周期期间在所述电控开关非导通时在所述感测电容器上保持所述漏极-源极电压。
18.该示例性驱动器电路还可包括：所述高侧fet，所述高侧fet限定耦接到所述输入电压端子的电流输入、耦接到所述开关节点端子的电流输出、以及耦接到所述平均电流控制器的控制输入；和所述低侧fet，所述低侧fet限定耦接到所述接地基准端子的电流输入、耦接到所述开关节点端子的电流输出、以及耦接到所述平均电流控制器的控制输入。
19.在该示例性驱动器电路中，当所述平均电流控制器驱动所述低侧fet到非导通状态并且驱动所述高侧fet到所述导通状态时，所述平均电流控制器还可被配置为驱动所述低侧fet到所述非导通状态，并且驱动所述高侧fet到所述导通状态，直到通过所述高侧fet的电流达到预定峰值电流。
20.又一示例是一种发光二极管模块，所述发光二极管模块包括：发光二极管(led)；电感器，所述电感器限定耦接到所述led的阳极的第一引线、以及限定开关节点的第二引线；设定点电阻器，所述设定点电阻器限定耦接到接地基准的第一引线、和第二引线，所述设定点电阻器的电阻与所述led的设定点平均电流成比例；和驱动器电路。所述驱动器电路可包括：一组功率晶体管，所述一组功率晶体管包括耦接在输入电压与所述电感器的所述第二引线之间的高侧场效应晶体管(高侧fet)和耦接在所述开关节点与所述接地基准之间的低侧fet；基准控制器，所述基准控制器耦接到所述输入电压和所述设定点电阻器的所述第二引线，所述基准控制器被配置为驱动与通过所述led的所述设定点平均电流成比例的设定点电压到设定点输出；采样控制器，所述采样控制器耦接到所述开关节点，所述采样控制器被配置为驱动所述一组功率晶体管中的功率晶体管的经采样的漏极-源极电压到经采样输出；和平均电流控制器，所述平均电流控制器耦接到所述设定点输出并且耦接到所述一组功率晶体管的控制输入。所述平均电流控制器可被配置为：基于设定点漏极-源极电压与所述经采样的漏极-源极电压之间的差异生成误差信号；对于接通时间将所述低侧fet驱动到非导通状态并且将所述高侧fet驱动到导通状态，所述接通时间基于所述误差信号；以及然后对于切断时间将所述高侧fet驱动到非导通状态并且将所述低侧fet驱动到导通状态。
21.在该示例性发光二极管模块中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述一组功率晶体管中的所述功率晶体管的漏极-源极电压；led电流仿真器，所述led电流仿真器耦接到所述开关节点并且被配置为驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；和采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
22.在该示例性发光二极管模块中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述高侧fet的漏极-源极电压，所述高侧fet耦接在所述输入电压与所述开关节点之间；led电流仿真器，所述led电流仿真器被配置为对所述开关节点上的电压进
行积分，并且驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；和采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
23.在该示例性发光二极管模块中，所述采样控制器还可包括：采样电路，所述采样电路被配置为测量所述低侧fet的漏极-源极电压，所述低侧fet耦接在所述开关节点与所述接地基准之间；led电流仿真器，所述led电流仿真器被配置为对所述开关节点上的电压进行积分，并且驱动具有平均值的锯齿波形到仿真器输出；比较器，所述比较器具有耦接到所述仿真器输出的第一输入、耦接到基准电压的第二输入、和比较器输出；采样限制器，所述采样限制器限定耦接到所述比较器输出的采样输入、耦接到所述一组功率晶体管中的所述功率晶体管的控制输入的定时输入、以及耦接到所述采样控制器的采样输出，所述采样限制器被配置为在所述驱动器电路的每个切换周期中使所述采样输出生效一次。
24.在该示例性发光二极管模块中，所述基准控制器还可包括：感测fet，所述感测fet限定耦接到所述输入电压的电流输入、耦接到所述设定点电阻器的所述第二引线的电流输出、以及控制输入；电控开关，所述电控开关具有耦接到所述设定点电阻器的所述第二引线的第一连接、第二连接、和控制输入；感测电容器，所述感测电容器具有耦接到所述电控开关的所述第二连接的第一引线；和基准控制器，所述基准控制器被配置为在所述电控开关导通的时间段期间对所述感测fet的漏极-源极电压进行采样，并且被配置为在所述电控开关非导通时的时间段期间在所述感测电容器上保持所述漏极-源极电压。
附图说明
25.为了详细描述示例性实施方案，现在将参照附图，在附图中：
26.图1示出了根据至少一些实施方案的led模块的框图；
27.图2示出了根据至少一些实施方案的驱动器电路的框图；
28.图3示出了根据至少一些实施方案的基准控制器的框图；
29.图4示出了根据至少一些实施方案的采样控制器的框图；
30.图5示出了根据至少一些实施方案的平均电流控制器的框图；
31.图6示出了根据至少一些实施方案的时序图；
32.图7示出了根据至少一些实施方案的采样控制器的框图；并且
33.图8示出了根据至少一些实施方案的方法。
具体实施方式
34.各种术语用来指特定系统部件。不同公司可用不同名称来指一种部件-本文献并非意于在名称不同而功能相同的部件之间作出区分。在下面的讨论中以及在权利要求书中，术语“包括”和“包含”以开放形式使用，并且因此，这些术语应被解释成意指“包括但不限于
…”
。另外，术语“耦合”或“耦接”旨在意指间接连接或直接连接。因此，如果第一器件耦接至第二器件，则该连接可通过直接连接或通过经由其他器件和连接的间接连接进行。
35.术语“输入”和“输出”在用作名词时是指连接(例如，电连接、软件连接)，不应被解
读为需要动作的动词。例如，定时器电路可限定时钟输出。示例性定时器电路可在时钟输出上形成或驱动时钟信号。在直接在硬件中(例如，在半导体衬底上)实现的系统中，这些“输入”和“输出”限定电连接。在软件中实现的系统中，这些“输入”和“输出”限定分别由实现功能的指令读取或写入的参数。
[0036]“生效”应意指更改布尔信号的状态。根据电路设计者的判断，布尔信号可生效为高电平或具有较高电压，并且布尔信号可生效为低电平或具有较低电压。类似地，“解除生效”应意指将布尔信号的状态更改为与生效状态相反的电压电平。
[0037]“控制器”应单独或组合地指被配置为读取输入并且响应该输入驱动输出的各个电路部件、专用集成电路(asic)、具有控制软件的微控制器、数字信号处理器(dsp)、具有控制软件的处理器、可编程逻辑器件(pld)、或现场可编程门阵列(fpga)。
[0038]
以下讨论涉及本发明的各种实施方案。虽然这些实施方案中的一个或多个实施方案可能是优选的，但所公开的实施方案不应解释为或以其他方式用来限制包括权利要求书在内的本公开的范围。另外，本领域技术人员应当理解，以下描述具有广泛应用，并且对任何实施方案的讨论仅意指该实施方案的示例，而并非旨在表示包括权利要求书在内的本公开的范围限于该实施方案。
[0039]
各种示例性实施方案涉及用于功率转换器的平均电感器电流调节的方法和系统。更具体地，各种示例性实施方案涉及使用平均电流控制来驱动一个或多个发光二极管(led)的开关模式功率转换器(smps)。更具体地，各种示例性实施方案涉及以平均电流驱动一个或多个led而不直接感测到led的电流。此外，示例性驱动器电路和相关方法不知道并且不需要被提供有用于驱动led的smps的电感的值-驱动器电路和相关方法对电感不可知。说明书首先转向高层级系统概述以对读者起到指导作用。
[0040]
图1示出了根据至少一些实施方案的led模块100的框图。具体地，图1示出了示例性led模块100包括驱动器电路102、电感器104和led 106。在一些情况下，led模块100是单个集成部件(例如，所有器件设置在一个底层电路板上)，但是在其它情况下，led 106可设置在其自己的底层结构上(例如，灯泡组件)与驱动器电路102和电感器104分开，如图中的虚线所示。
[0041]
驱动器电路102包括输入电压端子108、开关节点端子110、平均电流端子112、和接地基准端子114。可存在附加的端子(例如，启用端子、串行通信端子、故障端子)，但省略附加的端子以免附图过度复杂。输入电压端子108耦接到输入电压v
in
。输入电压v
in
可从电池供应，诸如汽车的电池，或者输入电压v
in
可从上游功率转换器供应。接地基准端子114耦接到接地基准。平均电流端子112耦接到电阻器120，并且电阻器120耦接到接地基准。在该示例性系统中，电阻器120的电阻设定led 106的设定点平均电流或与其成比例。然而，在其它情况下，设定点平均电流可以其它形式(诸如通过串行通信)传送给驱动器电路102。
[0042]
电感器104限定耦接到led 106的阳极的第一引线116、以及限定开关节点并因此耦接到开关节点端子110的第二引线118。在该示例性系统中，示出了单个led 106，其具有耦接到第一引线116的阳极和耦接到接地基准的阴极。然而，在led模块上可存在led阵列。当存在led阵列时，led可串联连接、并联连接和/或多个串联连接的led并联连接。
[0043]
根据示例性实施方案，当(例如，通过提供输入电压v
in
)被启用时，驱动器电路102和电感器104生成施加到led 106的阳极的驱动电压。更具体地，驱动器电路102和电感器
104生成限定锯齿波形或锯齿图案的时变驱动电压。在驱动电压作为锯齿图案的一部分上升的时间段期间，通过led 106的电流上升。在驱动电压作为锯齿图案的一部分下降的时间段期间，通过led 106的电流下降。然而，驱动通过led 106的平均电流(在多个循环上考虑上升和下降电流两者)被控制到设定点平均电流。在示例性情况下，并且如图所示，设定点平均电流由电阻器120设定或固定。
[0044]
图2示出了示例性驱动器电路102的框图。图2示出了驱动器电路102可包括包封在封装内的半导体材料(例如，硅)的一个或多个衬底(诸如，衬底260)。衬底260的接合盘或其它连接点耦接到驱动器电路102的电气端子(例如，端子108、112和114)。虽然示出了单个衬底260，但是在其它情况下，可组合多个衬底形成驱动器电路102(例如，多芯片模块)，并且因此示出单个衬底160不应被解释为限制。
[0045]
示例性驱动器电路102包括一组功率晶体管200，其包括高侧场效应晶体管202(高侧fet 202)和低侧fet 204。高侧fet 202限定耦接到输入电压端子108的电流输入206、耦接到开关节点端子110的电流输出208、和控制输入210。在一个示例性情况下，高侧fet 202是n沟道金属氧化物半导体fet(mosfet)，并且因此电流输入206是漏极，并且电流输出208是源极，并且控制输入210是栅极。低侧fet 204限定耦接到开关节点端子110的电流输出212、耦接到接地基准端子114的电流输入214、和控制输入216。在一个示例性情况下，低侧fet 204也是n沟道mosfet，并且因此电流输出212是漏极，并且电流输入214是源极，并且控制输入210是栅极。
[0046]
示例性驱动器电路102还包括基准控制器218、采样控制器220、和平均电流控制器222。基准控制器218限定耦接到输入电压端子108的电压输入224、耦接到高侧fet 202的控制输入210的采样触发输入226、采样输出228、和耦接到平均电流端子112的设定点输出230。基准控制器218被设计和构造为感测承载由电阻器120设定的电流的感测fet的漏极-源极电压，该电流与示例性led 106(图1)的设定点平均电流成比例。所感测的漏极-源极电压在采样输出228上被提供给平均电流控制器222。
[0047]
仍然参见图2，示例性驱动器电路102还包括采样控制器220。示例性采样控制器220限定例示性地耦接到输入电压端子108的感测输入232，并且因此限定高侧fet 202的电流输入206、耦接到开关节点端子110的感测输入234、感测输出236、和栅极输入246。示例性采样控制器220被设计和构造为感测或采样所述一组功率晶体管200中的一个功率晶体管的漏极-源极电压。在图2的示例性驱动器电路102中，采样控制器220被设置为通过感测输入232和234来感测高侧fet 202的漏极-源极电压。在其它情况下，采样控制器220可感测低侧fet 204的漏极-源极电压，在这种情况下，可省略感测输入232及其电气连接。所述一组功率晶体管200中的功率晶体管的漏极-源极电压是在通过电感器104和/或led 106(图1)的电流应处于设定点平均电流的时间点(下文中称为采样点)进行采样。下文更详细地论述采样漏极-源极电压的采样点，但是作为预述，基于对开关节点端子110处的电压进行积分来确定采样点。所述积分生成锯齿波形，其仿真通过电感器104和/或led 106的电流，并且锯齿波形具有平均值。通过所仿真的锯齿波形穿越平均值来确定或触发采样点。经采样的漏极-源极电压被施加到感测输出236。
[0048]
示例性驱动器电路102还包括平均电流控制器222。平均电流控制器222限定耦接到采样控制器220的感测输出236的反馈输入238、耦接到基准控制器218的采样输出228的
设定点输入240、耦接到高侧fet的控制输入210的高栅极输出242、和耦接到低侧fet 204的控制输入216的低栅极输出244。在平均电流控制器222实施电流模式控制的实施方案中，平均电流控制器222还可包括耦接到电流传感器252的电流感测输入250。电流传感器252设置在输入电压端子108与高侧fet 202的电流输入206之间。电流传感器252可采用任何合适的形式，诸如电流互感器、小串联电阻器、或霍尔效应传感器，其被配置为驱动具有与从输入电压端子108流动到高侧fet 202的控制输入210的电流的量值成比例的电气属性(例如，电压的量值)的感测信号。
[0049]
根据示例性实施方案，平均电流控制器222被设计和构造为基于(通过采样输出228从基准控制器218接收的)设定点漏极-源极电压与(通过反馈输入238从采样控制器220接收的)经采样的漏极-源极电压之间的差异来生成误差信号。基于所生成的误差信号，平均电流控制器222还被设计和构造为对于接通时间驱动低侧fet 204到非导通状态，并且驱动高侧fet 202到导通状态。接通时间是切换周期内的其中输入电压v
in
通过高侧fet 202耦接到电感器104的时间段。因为通过电感器的电流无法瞬时改变，所以通过电感器的电流随着时间的推移积聚，而能量被存储在电感器的场中。因此，接通时间可等效地称为电感器104的充电模式。在充电模式完成之后(例如，基于电感器电流达到预定峰值电流)，示例性平均电流控制器222对于切断时间驱动高侧fet 202到非导通状态，并且驱动低侧fet 204到导通状态。切断时间是切换周期内的其中开关节点端子110通过低侧fet 204耦接到接地基准端子114的时间段。同样，因为通过电感器的电流无法瞬时改变，所以通过电感器的电流继续流动，但随着时间推移随着电感器的场塌失而下降。因此，切断时间可等效地称为电感器104的放电模式。因此，在充电模式和放电模式两者中，电流被驱动到led106。本说明书现在转向更详细地描述基准控制器218。
[0050]
图3示出了示例性基准控制器218的电路图。具体地，基准控制器218包括感测fet 300，其限定耦接到电压输入224的电流输入302、耦接到设定点输出230的电流输出304、和耦接到采样触发输入226的控制输入306。在一个示例性情况下，感测fet 300是n沟道mosfet，并且因此电流输入302是漏极，并且电流输出304是源极，并且控制输入306是栅极。
[0051]
基准控制器218还包括感测电容器308，其具有耦接到感测fet 300的电流输入302的第一引线、以及耦接到采样输出228的第二引线。示例性基准控制器218还包括电控开关310(下文仅称为开关310)，其例示性地被图示为单刀单掷机械开关。然而，可使用任何电控开关(例如，fet、结型晶体管)。开关310限定耦接到设定点输出230的第一连接、耦接到采样输出228的第二连接、和控制输入312。当控制输入312被生效时，开关310是闭合的或导通的，并且将感测电容器308耦接在感测fet 300两端，并且因此感测电容器308以感测fet 300的漏极-源极电压充电。当开关310的控制输入312被解除生效时，开关310是打开的或非导通的，并且因此感测电容器308保持所感测到的最后一个漏极-源极电压。
[0052]
同时地参考图2和图3。在实施过程中，选择电阻器120以生成通过感测fet 300的设定点电流，其中该电流与led 106的设定点平均电流成比例。因此，在感测fet 300的控制输入306被生效的时间段期间，设定点电流流过感测fet 300，从而生成对感测电容器308充电的漏极-源极电压。在所示的示例性系统中，感测fet 300的控制输入306耦接到高侧fet 202的控制输入210，并且因此当高侧fet 202导通时，感测fet 300也如此。因此，在示例性情况下，开关310的控制输入312与高侧fet 202的导通时间同时被生效(例如，针对接通时
间的至少一部分导通)，并且当低侧fet 204导通时解除生效，使得感测电容器308保持表示设定点平均电流的漏极-源极电压。换句话说，感测电容器308保持设定点漏极-源极电压。
[0053]
在另选布置中，感测fet的控制输入306可耦接到低侧fet 204的控制输入216。在另选布置中，开关310的控制输入312与低侧fet 204的导通时间同时被生效(例如，对于放电模式的至少一部分导通)，并且当高侧fet 202导通时被解除生效。无论哪种方式，在感测fet 300上产生的漏极-源极电压与设定点平均电流成比例。换句话说，感测电容器308保持设定点漏极-源极电压或与设定点漏极-源极电压成比例的电压。an
[0054]
图4示出了示例性采样控制器220的框图。具体地，示例性采样控制器220包括采样电路400、led电流仿真器402、比较器404、和采样限制器406。示例性采样电路400耦接到感测输入232(并且因此耦接到输入电压端子108)、感测输入234(并且因此耦接到开关节点端子110)、和感测输出236。采样电路400还限定保持输入408和采样输入410。根据各种实施方案，采样电路400被设计和构造为测量所述一组功率晶体管200中的功率晶体管的漏极-源极电压。示例性采样电路400被设置为测量高侧fet 202在电感器的充电模式期间的漏极-源极电压，但是在其它情况下(下文更详细地论述)，采样电路400可被设置为测量低侧fet 204在放电模式期间的漏极-源极电压。
[0055]
示例性采样电路400包括具有耦接到感测输入232的第一引线、和第二引线的采样电容器412。电控开关414(下文仅称为开关414)具有耦接到感测输入234的第一连接、耦接到感测电容器412的第二引线的第二连接、以及耦接到采样输入410的控制输入。采样电路400还包括保持电容器416，其具有耦接到感测输入232的第一引线以及耦接到感测输出236的第二引线。电控开关418(下文仅称为开关418)具有耦接到采样电容器414的第二引线的第一连接、第二连接、和耦接到保持输入408的控制输入。电阻器420耦接在开关418的第二连接与保持电容器416的第二引线之间。
[0056]
在采样输入410被生效并且保持输入408被解除生效时的时间段期间，开关414是闭合的或导通的，并且开关418是打开的或非导通的。因此，在该示例性布置中，由采样电容器412对高侧fet 202的漏极-源极电压进行采样。在采样输入410被解除生效并且保持输入408被生效时的时间段期间，开关414是打开的或非导通的，并且开关418是闭合的或导通的。因此，在该示例性第二时间段期间，保持在采样电容器412上的漏极-源极电压(通过电阻器420)被传递给保持电容器416。因此，在所有时候，存在经采样的漏极-源极电压被施加到感测输出236，并且在示例性实施方案中，经采样的漏极-源极电压在每个切换周期被更新一次。
[0057]
仍然参见图4，采样控制器220还包括采样限制器406。采样限制器406限定采样输入422、耦接到栅极输入246的定时输入424、耦接到保持输入408的保持输出426、和耦接到采样输入410的采样输出428。采样限制器406被设计和构造为在驱动器电路102的每个切换周期中使采样输出428生效一次。更具体地，并且如下文将更详细地描述，采样输入422可在每个切换周期中被生效两次：一次是在充电模式期间当所仿真的led电流穿越平均值时；并且一次是在放电模式期间当所仿真的led电流再次穿越平均值时。响应于采样输入422的生效，采样限制器406在切换周期期间使采样输出428生效(并且使保持输出426解除生效)仅一次。在定时输入424耦接到高侧fet 202的栅极的情况下(如图2所示)，采样限制器406在充电模式期间使采样输出428生效(并且使保持输出426解除生效)，当所仿真的led电流上
升通过平均值时开始并且在充电模式结束时结束。
[0058]
图4还示出了用于实施采样限制器406的功能的示例性逻辑门。具体地，采样限制器406还包括与门430，其限定耦接到定时输入424的第一输入、耦接到采样输入422的第二输入、和耦接到并限定采样输出428的栅极输出。示例性采样限制器406还包括非门432，其限定耦接到采样输出428的输入、和耦接到并限定保持输出426的反向输出。
[0059]
比较器404限定耦接到采样输入422的比较输出438、同向输入434、和反向输入436。led电流仿真器驱动锯齿波形到耦接到比较器404的反向输入436的仿真器输出440。led电流仿真器402还驱动指示平均值的信号到耦接到比较器404的同向输入434的平均输出442。因此，当所仿真的锯齿波形穿越指示平均值的信号时，比较输出438改变状态。
[0060]
驱动器电路102还包括led电流仿真器402。led电流仿真器402限定仿真器输出440和平均输出442。示例性led电流仿真器402还限定耦接到感测输入234的开关节点输入450，并因此限定开关节点端子110。led电流仿真器402被设计和构造为对开关节点端子上的电压进行积分，并驱动具有平均值的锯齿波形到仿真器输出440。更具体地，开关节点端子110处的电压在输入电压v
in
(在充电模式期间)和接地基准(在放电模式期间)之间循环。然而，通过电感器104的电流在充电模式期间与输入电压v
in
耦接到电感器104的时间量成比例，并且进一步地，通过电感器104的电流在放电模式期间与接地基准耦接到电感器104的时间量成比例。示例性led电流仿真器402通过随时间对开关节点端子110上的电压进行积分而生成所仿真的电感器电流。所述积分得到具有平均值的锯齿波形。示例性led电流仿真器402提供锯齿波形给仿真器输出440，并且提供锯齿波形的平均值给平均输出442。只要锯齿波形的峰值在比较器404的操作范围内，就可根据电路设计者的判断来选择实际峰值。类似地，只要指示平均值的电压在比较器404的操作范围内，就同样可根据电路设计者的判断来选择用于指示平均值的电压。led电流仿真器402与比较器404一起工作，以描绘在所仿真的锯齿波形穿越指示平均值的电压时的时间点。在led模块100驱动led 106(图1)的稳态操作中，所仿真的锯齿波形穿越指示平均值的电压的时间点应对应于通过电感器104和led 106的电流穿越设定点平均电流。如下文将更详细地论述，如果通过电感器104和led的实际电流高于或低于(基准控制器218中所采样的)设定点平均电流，则平均电流控制器222(图2)采取控制动作(例如，增大接通时间或减小接通时间)。
[0061]
仍然参考图4，示例性led电流仿真器402包括被配置用于积分的运算放大器452，如耦接在运算放大器452的反向输入与积分输出之间的电容器454所示。具体地，(通过开关节点输入450施加的)开关节点端子110的电压通过滤波器网络456耦接到运算放大器452的反向输入。开关节点输入450处的电压可任选地被分压器(未具体示出)缩减。运算放大器452的积分输出耦接到并限定仿真器输出440。运算放大器452的同向输入耦接到偏置电压v
bias
。只要偏置电压v
bias
在运算放大器452的操作范围内，就可根据电路设计者的判断来选择电压。结果是，偏置电压v
bias
将是运算放大器452结合电容器454执行的积分的平均值。因此，在所示的示例性实施方案中，运算放大器452的反向输入(其非常接近地匹配偏置电压v
bias
)耦接到要提供给比较器404的平均输出442。
[0062]
再次简短返回比较器404，通过仿真器输出440向比较器404提供由运算放大器452生成的所仿真的锯齿波形。还通过平均输出442向比较器404提供指示所仿真的锯齿波形的平均值的电压。如上所述，比较器输出438因此每当施加到同向输入436的锯齿波形穿越指
示施加到同向输入434的锯齿波形的平均值的电压时就改变状态。
[0063]
图5示出了示例性平均电流控制器222的框图。具体地，平均电流控制器222包括反馈输入238、设定点输入240、电流感测输入250、高栅极输出242、和低栅极输出244。平均电流控制器222被设计和构造为基于(在设定点输入240上接收的)设定点漏极-源极电压与(在反馈输入238上接收的)经采样的漏极-源极电压之间的差异来生成误差信号。基于误差信号，平均电流控制器222解除生效低栅极输出244(使低侧fet不导通)，并且使高栅极输出242生效(使高侧fet导通)用于充电模式。在充电模式的接通时间之后，平均电流控制器222解除生效高栅极输出242(使高侧fet不导通)并且使低栅极输出244生效(使低侧fet导通)用于放电模式。在示例性情况下，充电模式的接通时间基于误差信号，当误差信号指示通过电感器和led的平均电流低时，充电模式的接通时间较长，并且当通过电感器和led的平均电流高时，充电模式的接通时间较短。
[0064]
图5还示出了平均电流控制器222的示例性内部部件。具体地，在示例性布置中，求和块500限定耦接到设定点输入240的第一输入和耦接到反馈输入238的第二输入。示例性求和块500从通过设定点输入240提供的设定点信号中减去通过反馈输入238提供的反馈信号。在示例性系统中，设定点信号是基准控制器218的感测fet 300的经采样的漏极-源极电压。也就是说，经采样的漏极-源极电压与功率fet之一在该功率fet承载通过led 106的设定点平均电流时的漏极-源极电压成比例。反馈信号是功率fet之一在通过该功率fet的电流应穿越通过led 106的设定点平均电流时的经采样的漏极-源极电压。如果反馈信号不同于设定点信号，则在求和块500的求和输出上产生非零误差电压。
[0065]
在求和块500的误差输出处产生的误差信号耦接到放大器系统502。在示例性情况下，放大器系统502实施传递函数h(s)，诸如使用从求和块500供应的误差信号的比例积分微分(pid)控制(例如，iii型补偿网络)。由放大器系统502生成的控制信号被应用于另一求和块504，其中控制信号与由斜率补偿电路507产生的斜率补偿信号组合。在示例性系统中，在求和块504的补偿输出上产生的补偿信号与每个充电模式中要达到的峰值电流成比例。
[0066]
示例性平均电流控制器222还包括比较器506，其限定耦接到求和块504的补偿输出的反向输入、耦接到电流感测输入250的同向、和复位输出508。因此，比较器506将指示在电流感测输入250上接收的电流的信号与补偿信号进行比较，并且当指示电流的信号穿越补偿信号时(例如，当通过高侧fet和电感器的电流达到由补偿信号表示的峰值电流值时)使复位输出508生效。
[0067]
仍然参考图5，示例性平均电流控制器222还包括sr锁存器510，其限定耦接到被生效信号(例如，电力轨上的电压)的设定输入、耦接到比较器506的复位输出508的复位输入、耦接到时钟信号的时钟输入(clk)、和锁存器输出512。在示例性系统中，施加于时钟输入clk的时钟信号设定每个充电模式的开始时间。也就是说，在设定输入保持高的情况下，在时钟信号的每个被生效状态(例如，每个上升沿)被施加到时钟输入clk的情况下，锁存器输出512被生效。锁存器输出512保持被生效，直到比较器506使复位输入生效。换句话说，锁存器输出512保持被生效，直到通过高侧fet、电感器和led的电流达到由补偿信号表示的峰值电流值。锁存器输出512保持被解除生效，直到施加到时钟输入clk的时钟信号的下一被生效状态。
[0068]
示例性平均电流控制器222还包括栅极驱动器放大器514，其具有耦接到锁存器输
出512的驱动输入、和耦接到并限定高栅极输出242的驱动输出。栅极驱动器放大器514被设计和构造为响应于锁存器输出512的生效而驱动电流和电压到高侧fet的栅极，足以使高侧fet完全导通。类似地，示例性平均电流控制器222包括栅极驱动器放大器516，其具有通过非门518耦接到锁存器输出512的驱动输入、和耦接到并限定低栅极输出244的驱动输出。栅极驱动器放大器516同样被设计和构造为响应于锁存器输出512的解除生效而驱动电流和电压到低侧fet的栅极，足以使高侧fet完全导通。
[0069]
图6示出根据至少一些实施方案的时序图。具体地，图6包括：曲线600，该曲线根据时间示出电感器电流i
l
；曲线602，该曲线根据时间示出施加到高侧fet的控制输入的电压；曲线604，该曲线根据时间示出所仿真的锯齿波形以及共同绘制的偏置电压v
bias
；和曲线606，该曲线根据时间示出施加到采样电路400的采样信号。曲线沿着对应的时间轴线。
[0070]
具体地，图6示出了示例性led模块100(图1)的三个完整和一个部分切换周期。例如，曲线600示出时间t1与t3之间的示例性充电模式、以及时间t3与t5之间的示例性放电模式。在充电模式期间，电感器电流电感器电流i
l
从低值上升到峰值(例如，由平均电流控制器设定的峰值)。在放电模式期间，电流从峰值下降，直到下一充电模式开始。换句话说，时间t1和t3之间的时间段是充电模式的示例性接通时间，并且时间t3和t5之间的时间段是放电模式的示例性切断时间。
[0071]
曲线602示出了提供给高侧fet 202的控制输入210的示例性信号。低侧fet 204的控制输入216接收信号，该信号是曲线602的信号的逻辑非(参见例如图5的非门520)。因此，示例性信号被图示为在时间t1与t3之间被生效(例如，被生效高)，并且在时间t3和t5之间解除生效。在高侧fet 202的控制输入210被生效的时间期间，高侧fet 202是导通的。在高侧fet 202的控制输入210被解除生效的时间期间，高侧fet 202是非导通的。
[0072]
曲线604示出由led电流仿真器402生成的示例性所仿真的锯齿波形(下文称为所仿真的锯齿波形608)作为信号608。为了便于电路设计，所仿真的锯齿波形608的量值是电感器电流i
l
的量值的镜像，但是，受益于本公开，普通技术人员可生成与电感器电流i
l
匹配的所仿真的锯齿波形极性变化。然而，如上文所论述，是所仿真的锯齿波形608穿越平均值的时间点作为对所述一组功率晶体管200中的一个功率晶体管的漏极-源极电压进行采样的触发。与所仿真的锯齿波形608共同绘制了偏置电压v
bias 610，其表示相对于所仿真的锯齿波形608的平均电流。考虑时间t1和t5之间的切换周期，所仿真的锯齿波形608在时间t2处穿越偏置电压v
bias 610(例如，下降到其以下)，并且所仿真的锯齿波形608在时间t4处再次穿越偏置电压v
bias 610(例如，上升到其上方)。
[0073]
曲线606示出了施加到采样电路400的采样输入410的示例性采样信号。采样电路400的保持输入408接收保持信号，该保持信号是采样信号的逻辑非(参见例如非门432)。因此，在其中高侧fet 202的漏极-源极电压作为控制方法的一部分被采样的实施方案中，在时间t1与t2之间使采样信号生效(例如，被生效高)。在时间t2处，示例性采样信号被解除生效(并且保持信号被生效)，并且因此采样电路在保持电容器416两端保持经采样的漏极-源极电压。在其它示例性布置中，采样控制器220、并且因此还有采样电路400可被设计和构造为采样低侧fet 204的漏极-源极电压。在此类另选布置中，采样信号将被设计和构造为在时间t3与t4之间被生效，使得在时间t4处的状态转变处的经采样的漏极-源极电压变为施加到平均电流控制器的反馈输入233的反馈信号。
[0074]
图7示出了根据其他示例性实施方案的示例性采样控制器220的框图。具体地，示例性采样控制器220包括采样电路700、led电流仿真器402、比较器404、和采样限制器706。led电流仿真器402和比较器404可以与先前讨论的相同，并且因此不再次再现操作和内部部件，以免使附图进一步复杂化。
[0075]
示例性采样电路700耦接到感测输入234(并且因此耦接到开关节点端子110)、和感测输出236。采样电路700还限定保持输入408和采样输入410。根据各种实施方案，采样电路700被设计和构造为测量低侧fet 204在电感器的放电模式期间的漏极-源极电压，并且因此(在感测输入234处)仅使用与开关节点端子110的连接。在采样低侧fet 204的漏极-源极电压时，可省略与输入电压端子108的连接。
[0076]
示例性采样电路700包括具有第一引线、和耦接到接地基准的第二引线的采样电容器712。电控开关714(下文仅称为开关714)具有耦接到感测输入234的第一连接、耦接到采样电容器712的第一引线的第二连接、以及耦接到采样输入410的控制输入。采样电路700还包括具有第一引线、和耦接到接地基准的第二引线的保持电容器716。电控开关718(下文仅称为开关718)具有耦接到采样电容器712的第一引线的第一连接、第二连接、和耦接到保持输入408的控制输入。电阻器720耦接在开关718的第二连接与保持电容器716的第一引线之间。
[0077]
在采样输入410被生效并且保持输入408被解除生效时的时间段期间，开关714是闭合的或导通的，并且开关718是打开的或非导通的。因此，在该示例性布置中，由采样电容器712对低侧fet 204的漏极-源极电压进行采样。在采样输入410被解除生效并且保持输入408被生效时的时间段期间，开关714是打开的或非导通的，并且开关718是闭合的或导通的。因此，在该示例性第二时间段期间，保持在采样电容器712上的漏极-源极电压(通过电阻器720)被传递给保持电容器716。因此，在所有时候，存在经采样的漏极-源极电压被施加到感测输出236，并且在示例性实施方案中，经采样的漏极-源极电压在每个切换周期被更新一次。
[0078]
图7还示出了采样限制器706。在参考低侧fet 204生成经采样的漏极-源极电压的布置中，采样限制器706的栅极输入246和定时输入424耦接到低侧fet 204的控制输入216，而不是高侧fet 202的控制输入。因此，采样限制器406在放电模式期间使采样输出428生效(并且使保持输出426解除生效)，在所仿真的led电流下降通过平均值时开始并且在放电模式结束时结束。受益于本公开，普通技术人员可设计一组逻辑门来生成用于采样限制器706的采样和保持信号(例如，使用与采样限制器406相同的门，具有附加的非门在采样输入422和与门之间)。
[0079]
采样控制器220的其余部件如上文所论述，并且因此这里将不重复解释以免过度延长说明书。
[0080]
图8示出了根据至少一些实施方案的方法。具体地，该方法开始(框800)并且包括：在驱动led的切换周期期间对功率晶体管的漏极-源极电压进行采样，所述采样生成经采样的漏极-源极电压(框802)；基于所述经采样的漏极-源极电压与设定点漏极-源极电压之间的差异生成误差信号，所述设定点漏极-源极电压与通过所述led的设定点平均电流成比例(框804)；以及基于所述误差信号改变电感器的充电模式的接通时间(框806)。此后，该方法结束(框808)，可能在下一切换周期中重新开始。
[0081]
附图中的许多电连接被示为没有中间器件的直接耦接，但在上面的描述中并未如此明确说明。然而，对于在附图中示出的没有中间设备的电连接，该段落应充当权利要求的先行基础，以用于引用任何电连接作为“直接耦接”。
[0082]
上述讨论意在说明本发明的原理和各种实施方案。一旦完全理解了上述公开的内容，对于本领域技术人员来说许多变型形式和修改形式就将变得显而易见。以下权利要求书被解释为旨在包含所有此类变型形式和修改形式。