一种优化半桥谐振效率的电路和LED电源的制作方法

一种优化半桥谐振效率的电路和led电源
技术领域
1.本实用新型涉及电源的技术领域，更具体地说，涉及一种优化半桥谐振效率的电路和led电源。


背景技术：

2.随着电子技术的发展，半桥拓扑开关电源以其高转换效率、小体积的优点，受到越来越多的用户青睐。在节能减排和碳中和的大环境执行led的行业标准越来越高，其中，对能源利用率和emc的要求越来越高。
3.对于中大功率隔离电源，为了获得高效率，小体积，常采用半桥谐振变换的拓扑线路。然而，现有的半桥谐振变换的拓扑线路中，除了定制参数半桥谐振电路会工作在谐振点，其他参数的带载电压电流会导致半桥谐振电路工作在非谐振点，进而导致大量的emi问题，电源的效率低，稳定性差。


技术实现要素：

4.本实用新型要解决的技术问题在于，针对现有技术的缺陷，提供一种优化半桥谐振效率的电路和led电源。
5.本实用新型解决其技术问题所采用的技术方案是：构造一种优化半桥谐振效率的电路，包括：接口单元、驱动单元、开关单元以及优化单元；
6.所述接口单元用于接收驱动信号；
7.所述驱动单元与所述接口单元连接，用于根据所述驱动信号驱动所述开关单元；
8.所述开关单元与所述驱动单元连接，用于根据所述驱动单元的驱动控制执行开关操作；
9.所述优化单元与所述开关单元并联设置，用于在所述开关单元关断瞬间吸收尖峰电流，并在所述开关单元工作的下一周期进行释放。
10.在本实用新型所述的优化半桥谐振效率的电路中，还包括：与所述开关单元连接的谐振单元；
11.所述谐振单元用于基于所述开关单元的开关操作执行谐振并进行能量转换。
12.在本实用新型所述的优化半桥谐振效率的电路中，所述接口单元包括：第一接口模块和第二接口模块；所述驱动信号包括：第一驱动信号和第二驱动信号；
13.所述第一接口模块用于接收所述第一驱动信号；
14.所述第二接口模块用于接收所述第二驱动信号。
15.在本实用新型所述的优化半桥谐振效率的电路中，所述驱动单元包括：第一驱动模块、第一泄放模块和第二泄放模块；
16.所述第一驱动模块的输入端与所述第一接口模块连接，所述第一驱动模块的输出端与所述开关单元的第一输入端连接，所述第一泄放模块与所述第一驱动模块并联设置，所述第二泄放模块与所述第一驱动模块的输出端和所述开关单元连接。
17.在本实用新型所述的优化半桥谐振效率的电路中，所述第一驱动模块包括：第一电阻；所述第一泄放模块包括：第一二极管和第二电阻；所述第二泄放模块包括：第三电阻；
18.所述第一电阻的第一端作为所述第一驱动模块的输入端连接所述第一接口模块，所述第一电阻的第二端作为所述第一驱动模块的输出端连接所述开关单元的第一输入端；
19.所述第一二极管的阴极连接所述第一电阻的第一端，所述第一二极管的阳极连接所述第二电阻的第一端，所述第二电阻的第二端连接所述第一电阻的第二端；
20.所述第三电阻的第一端连接所述开关单元的第一输入端，所述第三电阻的第二端连接至所述开关单元。
21.在本实用新型所述的优化半桥谐振效率的电路中，所述驱动单元还包括：第二驱动模块、第三泄放模块和第四泄放模块；
22.所述第二驱动模块的输入端与所述第二接口模块连接，所述第二驱动模块的输出端与所述开关单元的第二输入端连接，所述第三泄放模块与所述第二驱动模块并联设置，所述第四泄放模块与所述第二驱动模块的输出端和所述开关单元连接。
23.在本实用新型所述的优化半桥谐振效率的电路中，所述第二驱动模块包括：第四电阻；所述第三泄放模块包括：第二二极管和第五电阻；所述第四泄放模块包括：第六电阻；
24.所述第四电阻的第一端作为所述第二驱动模块的输入端连接所述第二接口模块，所述第四电阻的第二端作为所述第二驱动模块的输出端连接所述开关单元的第二输入端；
25.所述第二二极管的阴极连接所述第四电阻的第一端，所述第二二极管的阳极连接所述第五电阻的第一端，所述第五电阻的第二端连接所述第四电阻的第二端；
26.所述第六电阻的第一端连接所述第四电阻的第二端和所述开关单元的第二输入端，所述第六电阻的第二端接地。
27.在本实用新型所述的优化半桥谐振效率的电路中，所述开关单元包括：第一mos管和第二mos管；所述优化单元包括：第二电容和第三电容；
28.所述第一mos管的栅极作为所述开关单元的第一输入端连接所述第一电阻的第二端和所述第三电阻的第一端，所述第一mos管的漏极连接高电平，所述第一mos管的源极连接所述第三电阻的第二端并连接至所述谐振单元；
29.所述第二电容并联在所述第一mos管的源极和漏极之间；
30.所述第二mos管的栅极作为所述开关单元的第二输入端连接所述第四电阻的第二端和所述第六电阻的第一端，所述第二mos管的漏极连接所述第一mos管的源极并连接至所述谐振单元，所述第二mos管的源极接地；
31.所述第三电容并联在所述第二mos管的源极和漏极之间。
32.在本实用新型所述的优化半桥谐振效率的电路中，所述谐振单元包括：第一电容和谐振变压器；
33.所述谐振变压器的初级绕组的输入端连接所述第一mos管的源极和所述第二mos管的漏极，所述谐振变压器的初级绕组的输出端通过所述第一电容接地，所述谐振变压器的次级绕组连接后级电路。
34.本实用新型还提供一种led电源，包括：以上所述的优化半桥谐振效率的电路。
35.实施本实用新型的优化半桥谐振效率的电路和led电源，具有以下有益效果：包括：接口单元、驱动单元、开关单元以及优化单元；接口单元用于接收驱动信号；驱动单元与
接口单元连接，用于根据驱动信号驱动开关单元；开关单元与驱动单元连接，用于根据驱动单元的驱动控制执行开关操作；优化单元与开关单元并联设置，用于在开关单元关断瞬间吸收尖峰电流，并在开关单元工作的下一周期进行释放。本实用新型通过设置该优化单元，可以使在谐振时避免大电流流过开关单元消耗能量，提高电源的效率，同时，在开关单元关断时吸收尖峰电流，有效改善emi问题，提高了电源的稳定性和可靠性。
附图说明
36.下面将结合附图及实施例对本实用新型作进一步说明，附图中：
37.图1是本实用新型实施例提供的优化半桥谐振效率的电路的结构示意图；
38.图2是本实用新型实施例提供的优化半桥谐振效率的电路的原理图。
具体实施方式
39.为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。
40.参考图1，为本实用新型提供的优化半桥谐振效率的电路一可选实施列的结构示意图。
41.该优化半桥谐振效率的电路可适用于半桥拓扑结构，可以有效改善emi，提高电源的工作效率和转换效率，同时，还可以有效提升电源的可靠性和稳定性，延长电源的寿命。
42.具体的，如图1所示，该优化半桥谐振效率的电路包括：接口单元10、驱动单元20、开关单元30以及优化单元40。
43.接口单元10用于接收驱动信号。
44.驱动单元20与接口单元10连接，用于根据驱动信号驱动开关单元30。
45.开关单元30与驱动单元20连接，用于根据驱动单元20的驱动控制执行开关操作。
46.优化单元40与开关单元30并联设置，用于在开关单元30关断瞬间吸收尖峰电流，并在开关单元30工作的下一周期进行释放。
47.进一步地，一些实施例中，该优化半桥谐振效率的电路还包括：与开关单元30连接的谐振单元50。
48.其中，该谐振单元50用于基于开关单元30的开关操作执行谐振并进行能量转换。
49.可选的，一些实施例中，该接口单元10包括：第一接口模块11和第二接口模块12。驱动信号包括：第一驱动信号和第二驱动信号。如图2所示，dr-h为第一驱动信号，dr-l为第二驱动信号。
50.第一接口模块11用于接收第一驱动信号。
51.第二接口模块12用于接收第二驱动信号。
52.一些实施例中，如图1所示，该驱动单元20包括：第一驱动模块211、第一泄放模块212和第二泄放模块213。
53.第一驱动模块211的输入端与第一接口模块11连接，第一驱动模块211的输出端与开关单元30的第一输入端连接，第一泄放模块212与第一驱动模块211并联设置，第二泄放模块213与第一驱动模块211的输出端和开关单元30连接。
54.可选的，在一个具体实施例中，如图2所示，第一驱动模块211包括：第一电阻r1；第
一泄放模块212包括：第一二极管d1和第二电阻r2；第二泄放模块213包括：第三电阻r3。
55.第一电阻r1的第一端作为第一驱动模块211的输入端连接第一接口模块11，第一电阻r1的第二端作为第一驱动模块211的输出端连接开关单元30的第一输入端。
56.第一二极管d1的阴极连接第一电阻r1的第一端，第一二极管d1的阳极连接第二电阻r2的第一端，第二电阻r2的第二端连接第一电阻r1的第二端。
57.第三电阻r3的第一端连接开关单元30的第一输入端，第三电阻r3的第二端连接至开关单元30。
58.可选的，一些实施例中，如图1所示，该驱动单元20还包括：第二驱动模块221、第三泄放模块222和第四泄放模块223。
59.第二驱动模块221的输入端与第二接口模块12连接，第二驱动模块221的输出端与开关单元30的第二输入端连接，第三泄放模块222与第二驱动模块221并联设置，第四泄放模块223与第二驱动模块221的输出端和开关单元30连接。
60.可选的，在一个具体实施例中，如图2所示，第二驱动模块221包括：第四电阻r4；第三泄放模块222包括：第二二极管d2和第五电阻r5；第四泄放模块223包括：第六电阻r6。
61.第四电阻r4的第一端作为第二驱动模块221的输入端连接第二接口模块12，第四电阻r4的第二端作为第二驱动模块221的输出端连接开关单元30的第二输入端。
62.第二二极管d2的阴极连接第四电阻r4的第一端，第二二极管d2的阳极连接第五电阻r5的第一端，第五电阻r5的第二端连接第四电阻r4的第二端。
63.第六电阻r6的第一端连接第四电阻r4的第二端和开关单元30的第二输入端，第六电阻r6的第二端接地。
64.可选的，在一个具体实施例中，如图2所示，开关单元30包括：第一mos管q1和第二mos管q2；优化单元40包括：第二电容c2和第三电容c3。
65.第一mos管q1的栅极作为开关单元30的第一输入端连接第一电阻r1的第二端和第三电阻r3的第一端，第一mos管q1的漏极连接高电平，第一mos管q1的源极连接第三电阻r3的第二端并连接至谐振单元50。
66.第二电容c2并联在第一mos管q1的源极和漏极之间。
67.第二mos管q2的栅极作为开关单元30的第二输入端连接第四电阻r4的第二端和第六电阻r6的第一端，第二mos管q2的漏极连接第一mos管q1的源极并连接至谐振单元50，第二mos管q2的源极接地；第三电容c3并联在第二mos管q2的源极和漏极之间。
68.可选的，在一个具体实施例中，如图2所示，谐振单元50包括：第一电容c1和谐振变压器t1-a。
69.谐振变压器t1-a的初级绕组的输入端连接第一mos管q1的源极和第二mos管q2的漏极，谐振变压器t1-a的初级绕组的输出端通过第一电容c1接地，谐振变压器t1-a的次级绕组连接后级电路。
70.具体的，如图2所示，dr-h是半桥谐振电路的高端驱动信号，dr-l是半桥谐振电路的低端驱动信号。第一mos管q1为上半桥开关mos管，第二mos管q2为下半桥开关mos管。谐振变压器t1-a为半桥谐振拓扑集成变压器t1-a。其中，第一电容c1为谐振电容。
71.本实用新型通过增设第二电容c2和第三电容c3，可以达到改善emi，提升效率的目的。即在增加第二电容c2和第三电容c3后，第二电容c2和第三电容c3参与了谐振。当第一
mos管q1关断时，尖峰电流被第二电容c2吸收储存，并在下一个周期进行释，有效发送emi；当谐振时，第二电容c2参与谐振，进而使得电流流过第二电容c2，避免大电流流过第一mos管q1的体二极管而消耗能量，从而提高效率，提高电路的稳定性和可靠性，延长使用寿命。
72.同时，第二mos管q2关断时，尖峰电流被第三电容c3吸收储存，并在下一个周期进行释，有效发送emi；当谐振时，第三电容c3参与谐振，进而使得电流流过第三电容c3，避免大电流流过第二mos管q2的体二极管而消耗能量，从而提高效率，提高电路的稳定性和可靠性，延长使用寿命。
73.进一步地，如图2所示，第一电阻r1起限流作用，其目的是限流驱动第一mos管q1，同时，在第一mos管q1关断的瞬间第一二极管d1和第二电阻r2与第一电阻r1组成的并联电路，可以将第一mos管q1的ds电容储存的电量快速的通过第一电阻r1、第二电阻r2和第一二极管d1返回电源的驱动芯片内部，由电源的驱动芯片泄放到地。
74.如图2所示，第三电阻r3起防误触发的作用。具体的，如图2所示，在第一mos管q1关断之后的一段时间，高电平(hv)可能会第一mos管q1的体内寄生电容充电，因此，通过该第三电阻r3可以将该充电电量泄放掉，从而避免第一mos管q1被误触发。
75.同理，如图2所示，第四电阻r4起限流作用，其目的是限流驱动第二mos管q2，同时，在第二mos管q2关断的瞬间第二二极管d2和第五电阻r5与第四电阻r4组成的并联电路，可以将第二mos管q2的ds电容储存的电量快速的通过第四电阻r4、第五电阻r5和第二二极管d2返回电源的驱动芯片内部，由电源的驱动芯片泄放到地。
76.如图2所示，第六电阻r6起防误触发的作用。具体的，如图2所示，在第二mos管q2关断之后的一段时间，第二mos管q2的漏极会产生高电平对其体内寄生电容充电，因此，通过该第六电阻r6可以将该充电电量泄放掉，从而避免第二mos管q2被误触发。
77.如图2所示，第二电容c2和第三电容c3分别与第一mos管q1和第二mos管q2并联，在其他一些实施例中，第二电容c2和第三电容c3也可以分别集成在第一mos管q1和第二mos管q2内部，以使得第一mos管q1和第二mos管q2的ds之间的电容变大，进一步节省外部电路布局。可选的，本实用新型实施例中，第二电容c2和第三电容c3可以为贴片电容。
78.进一步地，在一些实施例中，本实用新型还提供一种led电源，该led电源可以包括：本实用新型实施例公开的优化半桥谐振效率的电路。
79.以上实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据此实施，并不能限制本实用新型的保护范围。凡跟本实用新型权利要求范围所做的均等变化与修饰，均应属于本实用新型权利要求的涵盖范围。