半晶圆级封装方法与流程

技术特征：
1.一种用于制造多个晶圆级芯片级半导体封装的方法，该方法包括以下步骤：提供一个晶圆，晶圆包括正面和与正面相对的背面；研磨晶圆的背面，形成一个外围环；将一个金属化层沉积到研磨表面；移除外围环；将金属化层粘合到第一胶带；应用切割工艺，形成多个切割器件部分和多个切割金属化部分；将所述的多个切割器件部分粘合到第二胶带上；移除第一胶带；将一个支撑结构粘合到多个切割金属化部分上；将第三胶带粘合到支撑结构上；移除第二胶带；并且应用切割工艺。2.权利要求1所述的方法，其中粘合支撑结构的步骤包括以下子步骤提供一个金属层，该金属层包括一个第一表面和与一个与第一表面相对的第二表面；提供一个薄膜层压板，该薄膜层压板包括一个第一表面和一个与第一表面相对的第二表面；将薄膜层压板的第一表面附着到金属层的第二表面，以形成支撑结构；并且通过将薄膜层压板的第二表面连接到多个切割金属化部分，将支撑结构连接到多个切割金属化部分。3.权利要求2所述的方法，其中粘合支撑结构的步骤还包括：在将薄膜层压板的第一表面附着到金属层的第二表面的子步骤之前，将标记膜涂层附着到金属层的第一表面。4.权利要求3所述的方法，其中晶圆是一个硅晶圆，以及其中金属层中含有铜。5.权利要求4所述的方法，其中切割过程切割硅晶圆；其中切割过程切割金属化层；并且其中切割过程切割第一条胶带的深度为第一条胶带厚度的5％至15％。6.权利要求5所述的方法，其中分离过程穿过支撑结构，形成多个切割支撑结构部分；并且其中分离过程切割第三条胶带的深度为第三条胶带厚度的5％到15％。7.权利要求6所述的方法，其中每个切割支撑结构部分的第一宽度大于多个切割器件部分中每个切割器件部分的第二宽度。8.权利要求3所述的方法，其中金属层厚度的范围为十微米至一百微米。9.一种用于制造多个晶圆级芯片级半导体封装的方法，该方法包括以下步骤：制备一个晶圆，该晶圆包括一个正面和一个与正面相对的背面；将一个载体晶圆连接到晶圆的正面；研磨晶圆的背面，形成一个减薄的晶圆；在研磨后的表面上，形成一个金属化层；
应用切割工艺，形成多个切割的金属化部分和多个切割器件部分；将一个支撑结构粘合到多个切割的金属化部分；移除载体晶圆；将一个胶带粘合到支撑结构上；并且应用一种分离工艺。10.权利要求9所述的方法，其中粘合支撑结构的步骤包括以下子步骤制备一个金属层，该金属层包括一个第一表面以及一个与第一表面相对的第二表面；制备一个薄膜层压板，该薄膜层压板包括一个第一表面和一个与第一表面相对的第二表面；将薄膜层压板的第一表面连接到金属层的第二表面上，从而形成支撑结构，并且通过将薄膜层压板的第二表面连接到多个切割后的金属化部分，将支撑结构连接到多个切割后的金属化部分。11.权利要求10所述的方法，其中支撑结构还包括在将薄膜层压板的第一表面连接到金属层的第二表面的子步骤之前，将一个标记膜涂层附着到金属层的第一表面。12.权利要求11所述的方法，其中晶圆是一个硅晶圆；并且其中金属层中含有铜。13.权利要求12所述的方法，其中切割过程切割硅片；并且其中切割过程穿过金属化层。14.权利要求13所述的方法，其中分离过程穿过支撑结构，形成多个切割支撑结构部分；并且其中分离过程切割胶带的深度为胶带厚度的5％至15％。15.权利要求14所述的方法，其中每个切割支撑结构部分的第一宽度大于多个切割器件部分的第二宽度。16.权利要求11所述的方法，其中金属层的厚度范围为十微米至一百微米。17.一种晶圆级芯片级半导体封装，包括：一个器件半导体层，包括设置在所述器件半导体的前表面上的多个金属电极；一个背面金属化层，连接到所述器件半导体层的背面；以及一个金属层，通过薄膜层压层附着到背面金属化层；其中所述背面金属化层的每个侧面与所述器件半导体层的对应侧面共面；其中所述金属层的每个侧表面与所述薄膜层压层的对应侧表面共面；并且其中所述背面金属化层的后表面的表面积小于所述金属层的前表面的表面积。18.权利要求17所述的晶圆级芯片级半导体封装，还包括：一个覆盖金属层的标记膜涂层。19.权利要求18所述的晶圆级芯片级半导体封装，其中金属层的每个侧面与标记膜涂层的相应侧面共面。20.权利要求19所述的晶圆级芯片级半导体封装，其中金属层的前表面的表面积延伸到器件半导体层的所有边缘之外。

技术总结
一种半晶圆级封装方法，包括以下步骤：制备一个晶圆；研磨晶圆的背面；形成一个金属化层；移除一个外围环；粘合一个第一胶带；应用切割工艺；粘合一个第二胶带；移除第一胶带；粘合一个支撑结构；粘合一个第三条胶带；移除第二胶带；以及应用一个分离过程。一种半晶圆级封装方法，包括以下步骤：制备一个晶圆；将一个载体晶片连接到晶片；研磨晶圆的背面；形成一个金属化层；应用切割工艺；粘合一个支撑结构；移除载体晶片；粘合一个胶带；以及应用分离过程。以及应用分离过程。以及应用分离过程。


技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：万国半导体国际有限合伙公司
技术研发日：2021.12.15
技术公布日：2022/7/1