基于处理器调试架构的指令可编程缓冲区设计系统的制作方法

技术特征：
1.一种基于处理器调试架构的指令可编程缓冲区设计系统，所述设计系统中搭建的处理器核系统为本申请基本框架，服务于指令可编程缓冲区，其特征在于，所述的处理器核系统包括调试接口模块、接口转换模块、调试模块，其中在调试模块的硬件设计中增加指令可编程缓冲区设计，为软件调试人员提供调试模式下下载指令至处理器核执行的途径；所述的调试接口模块包括串行的输入数据接口信号、输出数据接口信号和内部寄存器组，用于接收处理器外部调试器的串行数据序列，并按照协议约定将其转换成寄存器访问操作；所述接口转换模块内设有的寄存器组中包含一个操作access寄存器，该寄存器的位域分为三部分：地址、数据和读写类型；接口转换模块将操作access寄存器值按照约定的格式转换成并行总线访问，并行总线访问操作的地址、数据和读写类型均由操作access寄存器值来决定；所述的调试模块中设有并行总线接口，其中的并行总线接口实现与接口转换模块的并行总线通信。2.根据权利要求1所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述的调试接口模块中内部寄存器组的选择由状态机的跳转实现，串行的输入数据接口信号包含了写入该寄存器的数据，串行的输出数据接口信号包含了对外返回的该寄存器数据。3.根据权利要求1所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述的调试模块实现了处理器调试相关的寄存器组，与处理器核之间通过硬件控制和数据信号直接相连，这些控制和数据信号可以实现调试模块对处理器核的全部调试功能；提供了三种在调试模式下通过硬件调试模块控制处理器运行指令的方法，调试模式下，指令可编程缓冲区中的指令或者程序，可以直接下载至处理器流水线的取指缓存队列并执行。4.根据权利要求1所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述调试模块内还设有的指令传输寄存器可存储最多一条32位指令，向该寄存器写入想要执行的指令，调试模块会直接将该指令下载至处理器流水线的取指缓存队列，然后通过流水线执行该指令。5.根据权利要求1所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述调试模块内还设有的程序缓冲寄存器组可以最多存储16条32位指令，预先将想要执行的一段程序且不超过16条指令，写入该寄存器组，然后配置指令长度位通知硬件想要执行的指令数，最后配置执行位，调试模块会按照配置的指令数逐条将程序缓冲寄存器组中的指令下载至流水线执行。6.根据权利要求1所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述的调试模块内还包括抽象命令cmd和抽象数据data[0:n]寄存器组，抽象命令实际上是通过配置上述寄存器，让调试模块自动产生处理器可执行的固定格式指令，然后下载至处理器流水线的取指缓存队列，并通过流水线执行该指令。7.根据权利要求6所述的基于处理器调试架构的指令可编程缓冲区设计系统，其特征在于：所述的指令分为两种类型：访问处理器的寄存器和访问内存空间，抽象命令类型通过抽象命令寄存器配置，抽象指令访问处理器寄存器时，寄存器索引值通过抽象命令寄存器
配置，寄存器数据通过抽象数据寄存器配置或者返回，抽象指令访问内存空间时，地址和数据均通过不同的抽象数据寄存器配置或者返回。

技术总结
本发明涉及一种基于处理器调试架构的指令可编程缓冲区设计系统，处理器调试架构通常由调试接口模块、接口转换模块、调试模块和处理器核组成，调试接口模块接收外部串行输入的调试信号，接口转换模块将串行数据转换成并行数据并实现对调试模块的访问，软件调试人员通过调试模块控制处理器核的调试过程。本发明通过在调试模块的硬件设计中实现指令可编程缓冲区的设计，使软件调试人员可以快速便捷的将指令下载至处理器核运行。提供了三种不同的指令可编程缓冲区设计，针对不同的使用场景，可单独进行调试，也可以相互配合，更高效地实现对处理器核的调试。对处理器核的调试。对处理器核的调试。


技术研发人员：孙维东 邵健 胡鹏 孙诚
受保护的技术使用者：中电科申泰信息科技有限公司
技术研发日：2022.04.15
技术公布日：2022/7/1