半导体结构与其形成方法与流程

1.本技术实施例是有关于一种半导体结构与其形成方法，且特别是有关于一种包含iii-v族化合物半导体层的半导体结构与其形成方法。


背景技术：

2.iii-v族化合物半导体材料以其宽能隙(bandgap)特性(例如，氮化镓(gan)的能隙可高达3.4ev)和高崩溃电压而著称。因此，iii-v族化合物半导体材料已成为用于高温和/或高功率应用的有利材料。近来，包含iii-v族化合物半导体材料的半导体已被用于制造高功率和高频装置，例如氮化镓高电子迁移率晶体管(high-electron-mobility transistor,hemt)。
3.然而，当在传统的氮化镓高电子迁移率晶体管中形成背面通孔(back-side via hole)时，应执行蚀刻工艺并停止于氮化镓层。另外，还需要对基板内部的背面通孔进行一清洁工艺。接着，应执行另一蚀刻工艺以将背面通孔的下方的氮化镓层移除，并且需要对氮化镓蚀刻之后的背面通孔进行另一清洁工艺。此多步骤工艺的主要目的是为了防止在工艺的期间损坏正面金属，例如钛(ti)。然而，多步骤工艺是复杂、费时且昂贵的。


技术实现要素：

4.根据本技术一些实施例的半导体结构包含背面通孔。背面通孔穿透基板与基板上的iii-v族化合物半导体层。背面通孔的底部是由iii-v族化合物半导体层之上的第一接触金属层所定义。第一接触金属层在形成背面通孔的期间可作为蚀刻停止层，因而在形成背面通孔的期间，可在减轻设置于第一接触金属层之上的金属层的损坏的情况下，以较高的蚀刻速率对基板和iii-v族化合物半导体层进行蚀刻。
5.本技术的一些实施例包含一种半导体结构。半导体结构包含基板，基板具有正面和与正面相对的背面。半导体结构也包含第一接触金属层，第一接触金属层设置于基板的正面之上。半导体结构更包含iii-v族化合物半导体层，iii-v族化合物半导体层设置于基板与第一接触金属层之间。此外，半导体结构包含通孔，通孔从基板的背面穿透基板与iii-v族化合物半导体层。通孔的底部是由第一接触金属层所定义，且第一接触金属层包含如下之一或组合：钼、钨、铱、钯、铂、钴、钌、锇、铑、铼。
6.本技术的一些实施例包含一种半导体结构的形成方法。此方法包含在基板的正面之上形成iii-v族化合物半导体层。此方法也包含在iii-v族化合物半导体层之上形成第一接触金属层。第一接触金属层包含如下之一或组合：钼、钨、铱、钯、铂、钴、钌、锇、铑、铼。此方法更包含形成通孔。通孔从基板的背面穿透基板与iii-v族化合物半导体层，并曝露第一接触金属层的一部分。
7.本技术实施例提供一种半导体结构，半导体结构包含基板、第一接触金属层以及在基板与第一接触金属层之间的iii-v族化合物半导体层。第一接触金属层可包含如下之一或组合：钼、钨、铱、钯、铂、钴、钌、锇、铑、铼。第一接触金属层相对于基板和iii-v族化合
物半导体层可具有高蚀刻选择性。因此，可在减轻位于第一接触金属层下方的其他金属层的损坏的情况下，提升用于形成穿透基板和iii-v族化合物半导体层的通孔的蚀刻工艺的效率。
附图说明
8.可从以下的详细描述中配合所附图式理解本技术实施例的各种态样。应注意的是，根据本产业的一般作业，各种元件并未必按照比例绘制。事实上，可能任意的放大或缩小各种元件的尺寸，以做清楚的说明。
9.图1是根据一些实施例绘示在制造半导体结构的一个阶段的部分剖面图。
10.图2是根据一些实施例绘示在制造半导体结构的一个阶段的部分剖面图。
11.图3是根据一些实施例绘示在制造半导体结构的一个阶段的部分剖面图。
12.图4是根据一些实施例绘示在制造半导体结构的一个阶段的部分剖面图。
13.图5是根据一些实施例绘示半导体结构的部分剖面图。
14.附图标记
15.100,102:半导体结构
16.10:基板
17.10b:背面
18.10f:正面
19.10h,10h’:通孔
20.10hs,10hs’:侧壁
21.20:iii-v族化合物半导体层
22.25s,25s’:接触面
23.30:第一接触金属层
24.30s,30s’:表面
25.41:第二接触金属层
26.43:第三接触金属层
27.51:钛层
28.53:金层
29.55:遮罩层
30.60:背面金属层
31.t30:厚度
具体实施方式
32.以下的揭露内容提供许多不同的实施例或范例以实施本案的不同特征。以下的揭露内容叙述各个部件及其排列方式的特定范例，以简化说明。当然，这些仅是范例并非用以限定。例如，若是本技术实施例叙述了第一特征部件形成于第二特征部件之上，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有其他的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。此外，本技术在各种范例中可能重复使用相同的
参考符号和/或标记。此重复是为了简化与清晰的目的，其本身并非指示所讨论的各种实施例和/或配置之间的关系。
33.应理解的是，额外的操作步骤可实施于所述方法之前、期间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
34.此外，其中可能用到与空间相关用词，例如“在
…
之下”、“下方”、“较低的”、“在
…
之上”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图式中一个(些)元件或特征部件与另一个(些)元件或特征部件之间的关系，除了图式中所描述的方位之外，这些空间相关用词还意图涵盖装置在使用或操作中的不同方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
35.在本技术中，用语“约”、“大约”、“大致上”通常表示在一给定值或范围的20％之内，或10％之内，或5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。本技术的给定值为大约的值。亦即，在没有特定描述用与“约”、“大约”、“大致上”的情况下，给定值隐含“约”、“大约”、“大致上”的含义。
36.除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本领域技术人员所通常理解的相同涵义。应理解的是，这些用语(例如在通常使用的字典中定义的用语)应被解读成具有与相关技术及本技术的背景或上下文一致的意思，而不应以理想化或过度正式的方式解读，除非在本技术实施例明确地如此定义。
37.以下所揭露的不同实施例可能重复使用相同的参考符号和/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例和/或结构之间有特定的关系。
38.本技术实施例中的半导体结构可用于例如功率放大器的射频装置中，但本技术实施例并非以此为限。本技术实施例中所示的半导体结构也可依据需求应用于其他合适的装置。
39.本技术实施例提供一种半导体结构，半导体结构包含基板、第一接触金属层以及在基板与第一接触金属层之间的iii-v族化合物半导体层。第一接触金属层可包含如下之一或组合：钼(molybdenum)、钨(tungsten)、铱(iridium)、钯(palladium)、铂(platinum)、钴(cobalt)、钌(ruthenium)、锇(osmium)、铑(rhodium)、铼(rhenium)。第一接触金属层相对于基板和iii-v族化合物半导体层可具有高蚀刻选择性。因此，可在减轻位于第一接触金属层下方的其他金属层的损坏的情况下，提升用于形成穿透基板和iii-v族化合物半导体层的通孔的蚀刻工艺的效率。
40.图1至图4是根据一些实施例绘示在制造半导体结构100的各阶段的部分剖面图。应注意的是，为了简便起见，图1至图4中可能省略一些部件。
41.参照图1，在一些实施例中，提供基板10。基板10可包含如下之一或组合：元素半导体(例如，硅或锗)、化合物半导体(例如，碳化钽(tac)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp))、合金半导体(例如，硅锗(sige)、碳化硅锗(sigec)、磷砷化镓(gaasp)或磷化铟镓(gainp))、其他合适的半导体，但本技术实施例并非以此为限。
42.在一些实施例中，基板10可为绝缘层上半导体(semiconductor-on-insulator,soi)基板。举例来说，基板10可为绝缘层上硅(silicon-on-insulator)基板。在一些实施例中，基板10可为半导体晶片(例如，硅晶片或其他合适的半导体晶片)。在一些实施例中，基
板10可包含如下之一或组合：碳化硅(sic)基板、氮化铝基板、蓝宝石基板、类似的基板，但本技术实施例并非以此为限。
43.参照图1，在一些实施例中，可在基板10的正面10f之上形成iii-v族化合物半导体层20。在一些实施例中，iii-v族化合物半导体层20可包含如下之一或组合：氮化镓(gan)、氮化铝(aln)、氮化铝镓(algan)、氮化铝铟(alinn)、氮化铝铟镓(alingan)、类似的材料，但本技术实施例并非以此为限。此外，iii-v族化合物半导体层20可通过沉积工艺所形成，例如化学气相沉积(cvd)、原子层沉积(ald)、分子束外延(mbe)、液相外延(lpe)、类似的工艺或前述之组合。
44.在一些实施例中，半导体结构100可包含电子元件，例如高电子迁移率晶体管(hemt)。iii-v族化合物半导体层20可为电子元件(例如，高电子迁移率晶体管)或电子元件的至少一部分。换句话说，电子元件(例如，高电子迁移率晶体管)的至少一部分可由iii-v族化合物半导体层的一部分所制成。举例来说，电子元件可为氮化镓高电子迁移率晶体管(gan hemt)。
45.接着，参照图1，在一些实施例中，在iii-v族化合物半导体层20之上形成第一接触金属层30。在一些实施例中，第一接触金属层30与iii-v族化合物半导体层20直接接触。在一些实施例中，第一接触金属层30包含如下之一或组合：钼(mo)、钨(w)、铱(ir)、钯(pd)、铂(pt)、钴(co)、钌(ru)、锇(os)、铑(rh)、铼(re)、类似的材料。在一些实施例中，第一接触金属层30可包含如下之一或组合：硅化物，例如硅化钼、硅化钨、硅化铱、硅化钯、硅化铂、硅化钴、硅化钌、硅化锇、硅化铑、硅化铼。第一接触金属层30可具有良好的扩散能力。因此，在一些实施例中，可通过热退火工艺提升第一接触金属层30和iii-v族化合物半导体层20之间的附着力(adhesion)。
46.举例来说，第一接触金属层30可通过物理气相沉积(pvd)、化学气相沉积、原子层沉积、蒸发(evaporation)、溅射(sputtering)、类似的工艺或前述之组合所形成。
47.在一些实施例中，第一接触金属层30的厚度t30可大于或等于500埃在一些实施例中，厚度t30可介于约500埃与约2,500埃之间。在一些实施例中，厚度t30可介于约2,500埃与约5,000埃之间。在一些实施例中，厚度t30可介于约5,000埃与约7,500埃之间。在一些实施例中，厚度t30可介于约7,500埃与约10,000埃之间。可调整第一接触金属层30的厚度t30以提升用于形成穿透基板10和iii-v族化合物半导体层20的通孔的蚀刻工艺的效率。
48.在一些实施例中，在将第一接触金属层30形成于iii-v族化合物半导体层20之上后，可执行热退火工艺，使得第一接触金属层30可与iii-v族化合物半导体层20(的表面)具有良好的附着力。
49.接着，参照图1，在一些实施例中，可在第一接触金属层30之上形成第二接触金属层41。在一些实施例中，第二接触金属层41可包含如下之一或组合：钛(ti)、金(au)、铂(pt)、类似的材料。在一些实施例中，可在第二接触金属层41之上形成第三接触金属层43。在一些实施例中，第三接触金属层43可包含如下之一或组合：钛(ti)、金(au)、铂(pt)、类似的材料。
50.在一些实施例中，第一接触金属层30可为铂层，第二接触金属层41可为钛层，而第三接触金属层43可为金层。在用于形成穿透基板10和iii-v族化合物半导体层20的通孔的
蚀刻工艺期间，第一接触金属层30可保护第二接触金属层41和第三接触金属层43以减轻损坏。此外，在用于通孔的清洁工艺期间，第一接触金属层30也可保护第二接触金属层41和第三接触金属层43以减轻损坏。
51.举例来说，第二接触金属层41和第三接触金属层43可通过沉积工艺所形成。沉积工艺可包含如下之一或组合：物理气相沉积、化学气相沉积、原子层沉积、蒸发、溅射、电镀、类似的工艺。
52.接着，如图2所示，在一些实施例中，通过沉积工艺在基板10的背面10b(其与正面10f相对)形成至少一金属层。沉积工艺的范例如前所述，在此将不再重复。在一些实施例中，如图2所示，可在基板10的背面10b涂镀钛层51，并在钛层51之上形成金层53。钛层51可与基板10具有更好的附着力。
53.接着，在一些实施例中，如图2所示，可在金属层(例如，金层53)之上形成遮罩层55。遮罩层55可包含镍(ni)，但本技术实施例并非以此为限。可通过沉积工艺、光刻工艺、其他合适的工艺或前述之组合形成遮罩层55。沉积工艺的范例如前所述，在此将不再重复。举例来说，光刻工艺可包含如下之一或组合：光阻涂布(例如，旋转涂布)、软烘烤(soft baking)、光罩对准(mask aligning)、曝光(exposure)、曝光后烘烤(post-exposure baking,peb)、显影(developing)、清洗(rinsing)、干燥(例如，硬烘烤)、其他合适的工艺。
54.接着，如图3所示，通过使用遮罩层55作为蚀刻遮罩，可执行蚀刻工艺以形成通孔10h。在一些实施例中，通过遮罩层55蚀刻基板10和iii-v族化合物半导体层20。在一些实施例中，蚀刻工艺可包含干式蚀刻工艺。举例来说，干式蚀刻工艺可包含如下之一或组合：反应性离子蚀刻(reactive ion etch,rie)、感应耦合式等离子体(inductively-coupled plasma,icp)蚀刻、中子束蚀刻(neutral beam etch,nbe)、电子回旋共振式(electron cyclotron resonance,erc)蚀刻、类似的蚀刻工艺。在一些实施例中，执行感应耦合式等离子体(icp)蚀刻以蚀刻金层53、钛层51、iii-v族化合物半导体层20和基板10。
55.参照图2与图3，在一些实施例中，可从基板10的背面10b将基板10和iii-v族化合物半导体层20图案化以形成通孔10h，且通孔10h可曝露第一接触金属层30(的表面30s)的一部分。在一些实施例中，通孔10h可穿透基板10与iii-v族化合物半导体层20，且通孔10h的底部是由第一接触金属层30所定义。在一些实施例中，由于在用于形成通孔10h的蚀刻工艺期间，通孔10h的底部是由相对于基板10和iii-v族化合物半导体层20具有高蚀刻选择性的第一接触金属层30所定义，因而可使用高蚀刻速率以蚀刻基板10和iii-v族化合物半导体层20，从而提升用于形成通孔10h的蚀刻工艺的效率。在一些实施例中，在形成通孔10h的期间，第一接触金属层30可减轻第二接触金属层41和第三接触金属层43所受到的损坏，从而提升半导体结构的可靠性。在一些实施例中，第一接触金属层30可在用于形成通孔10h的蚀刻工艺中作为蚀刻停止层。
56.接着，如图4所示，在一些实施例中，将钛层51、金层53和遮罩层55移除。接着，在一些实施例中，使用溶液清洁通孔10h。举例来说，用于清洁通孔10h的溶液可包含如下之一或组合：硝酸(hno3)、碘化钾(ki)、碘(i2)、硫酸(h2so4)、过氧化氢(h2o2)。或者，用于清洁通孔10h的溶液可包含例如氢氟酸(hf)、氢氧化铵(nh4oh)或任何合适的溶液。第一接触金属层30可不受将钛层51、金层53和遮罩层55移除的步骤所影响。此外，在清洁通孔10h的步骤期间，第一接触金属层30可保护第二接触金属层41和第三接触金属层43而减轻其所受的损
坏。
57.如图4所示，在一些实施例中，可在通孔10h中形成背面金属层(back-side metal layer)60，以形成半导体结构100。在一些实施例中，背面金属层60可包含如下之一或组合：金、镍、铂、钯、铱、钛、铬、钨、铝、铜、类似的材料、前述之合金。举例来说，如图4所示，可通过沉积工艺在基板10的背面10b、通孔10h的侧壁10hs和第一接触金属层30的表面30s之上形成背面金属层60。沉积工艺的范例如前所述，在此将不再重复。
58.在一些实施例中，通孔10h的侧壁10hs可大致上与iii-v族化合物半导体层20和第一接触金属层30的接触面25s垂直，但本技术实施例并非以此为限。
59.图5是根据一些实施例绘示半导体结构102的部分剖面图。参照图5，在一些实施例中，半导体结构102的通孔10h’可具有倾斜的侧壁10hs’。通孔10h’的倾斜的侧壁10hs’可以不与iii-v族化合物半导体层20和第一接触金属层30的接触面25s’垂直。
60.在一些实施例中，如图5所示，第一接触金属层30被部分地蚀刻，使得通孔10h’进一步穿透第一接触金属层30的一部分。如图5所示，第一接触金属层30的表面30s’可低于iii-v族化合物半导体层20和第一接触金属层30的接触面25s’。因此，在一些实施例中，第一接触金属层30可为背面金属层60提供更大的接触面，以增强导电性。
61.综上所述，根据本技术实施例的半导体结构包含第一接触金属层。第一接触金属层在用于形成背面通孔的蚀刻工艺的期间可作为蚀刻停止层，背面通孔可穿透基板和iii-v族化合物半导体层，iii-v族化合物半导体层在第一接触金属层与基板之间。第一接触金属层在用于形成背面通孔的蚀刻工艺的期间相对于基板和iii-v族化合物半导体层可具有高蚀刻选择性。因此，可减少工艺时间和成本，且/或可提升半导体结构的可靠性。
62.以上概述数个实施例的部件，以便在本领域相关技术人员可以更理解本技术实施例的观点。在本领域相关技术人员应该理解，他们能以本技术实施例为基础，设计或修改其他工艺和结构以达到与在此介绍的实施例相同的目的和/或优势。在本领域相关技术人员也应该理解到，此类等效的结构并无悖离本技术的精神与范围，且他们能在不违背本技术的精神和范围之下，做各式各样的改变、取代和替换。因此，本技术的保护范围当视所附的权利要求的范围。另外，虽然本技术已以数个实施例揭露如上，然其并非用以限定本技术的范围。
63.整份说明书对特征、优点或类似语言的引用，并非意味可以利用本技术实现的所有特征和优点应该或者可以在本技术的任何单个实施例中实现。相对地，涉及特征和优点的语言被理解为其意味着结合实施例描述的特定特征、优点或特性包含在本技术的至少一个实施例中。因而，在整份说明书中对特征和优点以及类似语言的讨论可以但不一定代表相同的实施例。
64.再者，在一个或多个实施例中，可以任何合适的方式组合本技术的所描述的特征、优点和特性。根据本文的描述，相关领域的技术人员将意识到，可在没有特定实施例的一个或多个特定特征或优点的情况下实现本技术。在其他情况下，在某些实施例中可辨识附加的特征和优点，这些特征和优点可能不存在于本技术的所有实施例中。