显示面板、显示装置及绑定阻值测试方法与流程

1.本技术涉及显示技术领域，尤其涉及一种显示面板、显示装置及绑定阻值测试方法。


背景技术：

2.在虚拟现实(vr)及增强现实(ar)显示技术领域，当前技术越来越多的利用硅基oled(micro-oled)显示面板进行画面的显示。但是当前硅基oled受限于绑定(bonding)工艺的不成熟，需要持续监控柔性电路板元器件组装(fpca，flexible printed circuit assembly)的绑定阻抗。
3.但是，当前测试fpca的绑定阻抗的方式及芯片结构会导致柔性电路板(fpc，flexible printedcircuit)翘曲，影响测试结果使检测结果不准确；并且易受静电放电(esd)影响，导致衬底基板(bp)受损。


技术实现要素：

4.有鉴于此，本技术提出一种显示面板、显示装置及绑定阻值测试方法，以此有效监控绑定阻抗并减少静电放电问题，保护衬底基板的同时提高测试准确性。
5.基于上述目的，本技术提供了一种显示面板，包括：衬底基板及柔性电路板，所述衬底基板包括设置在非显示区域的第一绑定区，所述柔性电路板上设置有与所述第一绑定区对应的第二绑定区；
6.所述第一绑定区设置有第一测试电极及第二测试电极；
7.所述第二绑定区设置有与所述第一测试电极绑定连接的第一测试衬垫，及与所述第二测试电极绑定连接的第二测试衬垫；
8.所述第一测试衬垫与所述第二测试衬垫通过走线连接；
9.所述第一测试电极及所述第二测试电极连接有绑定阻抗测试单元，所述绑定阻抗测试单元用于测试所述第一测试电极与所述第一测试衬垫之间的绑定阻抗，以及所述第二测试电极与所述第二测试衬垫之间的绑定阻抗。
10.在一些实施方式中，所述第一绑定区设置有并排设置的多个功能电极，所述第一测试电极及所述第二测试电极设置于所述功能电极的一侧。
11.在一些实施方式中，所述绑定阻抗测试单元，包括：
12.测试输入电路，用于根据绑定阻抗生成测试电压；
13.对照输入电路，用于生成对照电压；
14.比较电路，用于对所述测试电压与所述对照电压进行电压比对，根据比对结果生成控制信号；
15.输出电路，用于在所述控制信号的控制下，生成并输出结果电位信号。
16.在一些实施方式中，所述测试输入电路与所述第一测试电极及所述第二测试电极连接；
17.所述第一测试电极与电压输入端连接，所述第二测试电极接地；所述测试输入电路被配置为所述第一测试电极与所述电压输入端连接处的电压为所述测试电压。
18.在一些实施方式中，所述对照输入电路设置有对照电阻；
19.所述对照电阻的一端与电压输入端连接，另一端接地；所述对照输入电路被配置为所述对照电阻与所述电压输入端连接的一端的电压为所述对照电压；
20.所述对照电阻为可调节电阻。
21.在一些实施方式中，所述绑定阻抗测试单元，还包括：
22.放大电路，用于接收所述测试电压、所述对照电压及外部稳定电源，根据所述测试电压及所述对照电压分别对所述外部稳定电源进行等比例放大。
23.在一些实施方式中，所述放大电路，包括：
24.第一晶体管，其第一极与所述外部稳定电源连接，其控制极与所述测试输入电路连接，其第二极与所述比较电路连接，用于输出放大后的测试电压；
25.第二晶体管，其第一极与所述外部稳定电源连接，其控制极与所述对照输入电路连接，其第二极与所述比较电路连接，用于输出放大后的对照电压。
26.在一些实施方式中，所述放大电路，还包括：
27.第三晶体管，其第一极与所述第一晶体管的控制极连接，其控制极与所述测试输入电路连接，其第二极接地；
28.第四晶体管，其第一极与所述第二晶体管的控制极连接，其控制极与所述对照输入电路连接，其第二极接地。
29.在一些实施方式中，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管为pnp三极管。
30.在一些实施方式中，所述比较电路，包括：
31.第五晶体管，其第二极与控制极用于接收所述测试电压，其第一极接地；
32.第六晶体管，其第二极用于接收所述对照电压，其控制极与所述第五晶体管的控制极连接，其第一极接地。
33.在一些实施方式中，所述输出电路，包括：
34.第七晶体管，其第二极与外部稳定电源连接，其控制极与所述第六晶体管的第二极连接，其第一极接地；
35.第八晶体管，其第二极用于生成并输出所述结果电位信号，其控制极与所述第七晶体管的第二极连接，其第一极接地。
36.在一些实施方式中，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管为npn三极管。
37.在一些实施方式中，所述测试输入电路及所述对照输入电路，还包括：
38.保护电阻，用于对输入电压进行控制，保护所述述测试输入电路或所述对照输入电路。
39.基于同一构思，本技术还提供了一种显示装置，包括如上所述的显示面板。
40.基于同一构思，本技术还提供了一种绑定阻值测试方法，包括：
41.对绑定阻抗测试单元输入启动电压，以生成对照电压及与绑定阻抗对应的测试电压；所述绑定阻抗为第一测试电极与第一测试衬垫之间的绑定阻抗，以及第二测试电极与
第二测试衬垫之间的绑定阻抗；
42.通过所述绑定阻抗测试单元对所述测试电压与所述对照电压进行电压比对，生成控制信号；
43.所述绑定阻抗测试单元根据所述控制信号生成并输出结果电位信号。
44.从上面所述可以看出，本技术提供的一种显示面板、显示装置及绑定阻值测试方法，包括：衬底基板及柔性电路板，衬底基板包括设置在非显示区域的第一绑定区，柔性电路板上设置有与第一绑定区对应的第二绑定区；第一绑定区设置有第一测试电极及第二测试电极；第二绑定区设置有与第一测试电极绑定连接的第一测试衬垫，及与第二测试电极绑定连接的第二测试衬垫；第一测试衬垫与第二测试衬垫通过走线连接；第一测试电极及第二测试电极连接有绑定阻抗测试单元，绑定阻抗测试单元用于测试第一测试电极与第一测试衬垫之间的绑定阻抗，以及第二测试电极与第二测试衬垫之间的绑定阻抗。以此通过绑定阻抗测试单元可以在需要快速进行绑定阻值的测试，实现即时监控，同时，由于两衬垫直接短接，减少了金属测试点等结果，从而减少了静电从衬垫处进入的形式，进而减少了静电放电的影响。
附图说明
45.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1为本技术实施例提供的一种当前显示面板绑定区域的结构示意图；
47.图2为本技术实施例提供的一种显示面板绑定区域的结构示意图；
48.图3为本技术实施例提供的一种绑定阻抗测试单元的结构示意图；
49.图4为本技术实施例提供的一种绑定阻抗测试单元的电路结构示意图；
50.图5为本技术实施例提供的第二种绑定阻抗测试单元的结构示意图；
51.图6为本技术实施例提供的第二种绑定阻抗测试单元的电路结构示意图；
52.图7为本技术实施例提供的第二种绑定阻抗测试单元的另一种电路结构示意图；
53.图8为本技术实施例提供的一种绑定阻值测试方法的流程示意图。
具体实施方式
54.为使本说明书的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本说明书进一步详细说明。
55.需要说明的是，除非另外定义，本技术实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件、物件或者方法步骤涵盖出现在该词后面列举的元件、物件或者方法步骤及其等同，而不排除其他元件、物件或者方法步骤。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位
置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
56.如背景技术部分所述，随着显示技术的不断发展，显示屏或触摸屏已经广泛应用于人们的生活中，其中，液晶显示器(liquid crystal display，lcd)具有体积小、功耗低、无辐射等特点，有机电致发光器件(organic light-emitting diode，oled)具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点。
57.现有技术中，显示面板的绑定区域包括多个接触电极(pad)，柔性电路板上的绑定区域包括多个接触衬垫(pin)，显示屏或触摸屏的绑定(bonding)制程，一般需要通过各向异性的导电胶(anisotropic conductive film，acf)，将柔性电路板(flexible printedcircuit，fpc)上的接触衬垫(pin)与显示面板上的接触电极(pad)绑定到一起。目前受限于bonding工艺的不成熟，需要持续监控fpca的bonding阻抗，如图1所示，当前领域内比较通用的测试方法是测试fpca的两侧预留测试点阻抗大小，通过万用表扎柔性电路板上的两侧预留的测试点以判断绑定效果。但是，这种方法测试方法带来的缺陷有：(1)长时间老化(aging)信赖性测试过程中，由于fpc的涨缩率大于硅基衬底的涨缩率，从而会导致fpc逐渐翘曲，使bonding阻抗逐渐增大，然而此时无法及时监控，无法及时观测到bonding阻抗的增大，在需要测量时需要再重新走产线测试流程或者手动利用万用表进行测试；(2)预留的测试点为金属材质，从而使bonding阻抗多了一处静电(esd)进入的渠道，从而使其更易受esd影响导致衬底基板(bp)受损。
58.结合上述实际情况，本技术实施例提出了一种显示面板，通过绑定阻抗测试单元可以在需要快速进行绑定阻值的测试，实现即时监控，同时，由于两衬垫直接短接，减少了金属测试点等结果，从而减少了静电从衬垫处进入的形式，进而减少了静电放电的影响。
59.如图2所示，为一种显示面板的结构示意图，包括：
60.衬底基板1及柔性电路板2，所述衬底基板1包括设置在非显示区域的第一绑定区11，所述柔性电路板2上设置有与所述第一绑定区11对应的第二绑定区21；
61.所述第一绑定区11设置有第一测试电极12及第二测试电极13；
62.所述第二绑定区21设置有与所述第一测试电极12绑定连接的第一测试衬垫22，及与所述第二测试电极13绑定连接的第二测试衬垫23；
63.所述第一测试衬垫22与所述第二测试衬垫23通过走线连接；
64.所述第一测试电极12及所述第二测试电极13连接有绑定阻抗测试单元3，所述绑定阻抗测试单元3用于测试所述第一测试电极12与所述第一测试衬垫22之间的绑定阻抗，以及所述第二测试电极13与所述第二测试衬垫23之间的绑定阻抗。
65.在本实施例中，如图1及图2所示，在当前显示面板的设计中，一般在衬底基板1的非显示区域或扇出区设置用于绑定的绑定区即第一绑定区11，而对应的柔性电路板2上会设置相对应的绑定区即第二绑定区21。之后，在具体实施例中，在第一绑定区11内包含多个接触电极，在第二绑定区21内包含多个接触衬垫，接触电极与接触衬垫可以通过各向异性的导电胶(acf)绑定在一起的，即bonding过程，而bonding处产生的阻值即为bonding阻抗。之后，位于第一绑定区11边缘一端的两个接触电极与位于第二绑定区21边缘一端的两个接触衬垫一般是进行各种测试用的，即第一测试电极12、第二测试电极13、第一测试衬垫22与第二测试衬垫23。在具体实施例中，接触电极与接触衬垫一般可以为金属材质的矩形或椭圆形等片状结构。
66.之后，在本实施例中，将第一测试衬垫22与第二测试衬垫23通过走线进行短接，从而在结构上去除了如图1所示的现有技术中在fpc上的测试点等结构，进而减少了一个esd进入显示面板的途径。之后为了完成对绑定阻抗的测试，如图1、图2所示，本实施例中，将现有方案中第一测试电极12与第二测试电极13之间的短接部分断开，并接入绑定阻抗测试单元3，以此通过绑定阻抗测试单元3对第一测试电极12与第一测试衬垫22之间的绑定阻抗，及第二测试电极13与第二测试衬垫23之间的绑定阻抗进行测试。通过绑定阻抗测试单元3可以直接对电阻值进行测量，或是通过比较电路等，对绑定阻抗与对照电阻之间的大小进行比对来进行绑定阻抗是否在合理范围的确定。其中直接测量电阻值的电路可以与电阻测量仪等的电路相类似，之后由于并不需要绑定阻抗的具体大小，而是要使绑定阻抗在一定的范围内即可，从而为了节约空间，并减少电路成本也可以利用比对电路去衡量当前绑定阻抗是否超过阈值电阻大小来判断是否合格。在具体实施例中，由于添加了绑定阻抗测试单元3，其仅需要进行通电即可输出结果，进而在进行一般的显示面板的检测的同时，可以同步进行绑定阻抗的实时或即时检测，例如在显示面板的阻抗测试工段、品质检测工段、ra检测工段均可利用绑定阻抗测试单元3进行绑定阻抗的测试，在工段测试时，在点灯的同时可以同步下发绑定阻抗测试指令，可以进行实时测试，也可以进行间隔测试，通过比对或测量结果确定绑定阻抗是否在合理范围之内。
67.从上面所述可以看出，本技术提供的一种显示面板，包括：衬底基板及柔性电路板，衬底基板包括设置在非显示区域的第一绑定区，柔性电路板上设置有与第一绑定区对应的第二绑定区；第一绑定区设置有第一测试电极及第二测试电极；第二绑定区设置有与第一测试电极绑定连接的第一测试衬垫，及与第二测试电极绑定连接的第二测试衬垫；第一测试衬垫与第二测试衬垫通过走线连接；第一测试电极及第二测试电极连接有绑定阻抗测试单元，绑定阻抗测试单元用于测试第一测试电极与第一测试衬垫之间的绑定阻抗，以及第二测试电极与第二测试衬垫之间的绑定阻抗。以此通过绑定阻抗测试单元可以在需要快速进行绑定阻值的测试，实现即时监控，同时，由于两衬垫直接短接，减少了金属测试点等结果，从而减少了静电从衬垫处进入的形式，进而减少了静电放电的影响。
68.在一个可选的实施例中，如图2所示，所述第一绑定区11设置有并排设置的多个功能电极14，所述第一测试电极12及所述第二测试电极13设置于所述功能电极14的一侧。
69.在本实施例中，功能电极14为用于实现显示面板具体功能，而设置于第一绑定区11的将显示面板显示区各功能模块与非显示区的各功能模块进行连接的导电结构，其可以进行信号的传输。在本实施例中，为了方便或不影响显示面板中其他各功能模块的设置，同时方便电路的走线，将第一测试电极12及第二测试电极13设置在功能电极14的一侧，从整体看，第一测试电极12及第二测试电极13可以设置于第一绑定区11的边缘两侧，而功能电极14集中于第一绑定区11的中部。
70.在一个可选的实施例中，如图3所示，所述绑定阻抗测试单元3，包括：测试输入电路31，用于根据绑定阻抗生成测试电压；对照输入电路32，用于生成对照电压；比较电路33，用于对所述测试电压与所述对照电压进行电压比对，根据比对结果生成控制信号；输出电路34，用于在所述控制信号的控制下，生成并输出结果电位信号。
71.其中，测试输入电路31与对照输入电路32分别与vin进行连接，用于获取初始电压，输出电路34与外部稳定电源(vcc)连接，用于提供稳定电压，以保证输出电路34的输出
端vout输出的信号稳定。
72.如图4所示，在一些实施例中，测试输入电路31与第一测试电极12及第二测试电极13连接，由于绑定阻抗实质可以看做一个电阻，在图4所示的示意图中，利用r
bonding
表示，r
bonding
一端接地，另一端可以直接与启动电压的电压输入端vin连接，也可以先接入一个保护电阻r0对电路进行保护，之后测试电压为r
bonding
与接地一端相对的另一端的电位所表示的电压，即u1节点的电压。相类似的r
trimming
表示对照电阻，在具体应用场景中r
trimming
的值可以动态条件，可以根据用户的需要进行具体设定，其可以根据绑定阻抗的预估值而定，对照电压即为u
trim
节点的电压。之后，比较电路33和输出电路34每个都可以利用如图4所示的两个三端子晶体管完成，其中，晶体管(transistor)是一种固体半导体器件(可以包括二极管、三极管、场效应管、晶闸管等，有时特指双极型器件)，具有检波、整流、放大、开关、稳压、信号调制等多种功能。晶体管作为一种可变电流开关，能够基于输入电压控制输出电流。在具体实施例中，三端子晶体管主要分为两大类：双极性晶体管(bjt)和场效应晶体管(fet，单极性)。晶体管有三个极(端子)；双极性晶体管的三个极(端子)，分别是由n型、p型半导体组成的发射极(emitter)、基极(base)和集电极(collector)；场效应晶体管的三个极(端子)，分别是源极(source)、栅极(gate)和漏极(drain)。
73.需要说明的是，本技术实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，薄膜晶体管可以是氧化物半导体晶体管。根据在电路中的作用，本技术实施例所采用的晶体管主要为开关晶体管。由于开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的，本文将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极，将栅极称为控制极。如若晶体管为三极管，则将发射极称为第一极，集电极称为第二极，将基极称为控制极。
74.利用如图4所示的比较电路，当u1节点的电位小于u
trim
节点时，即绑定阻抗小于对照电阻，从晶体管t6第二极往晶体管t7控制极输出的电流为正值，从而使输出电路的晶体管t7处在导通状态，而晶体管t8处在截止状态，最终使vout输出的电位为高电位或高阻态(hi-z)状态，即表示绑定阻抗正常。相对应的，当u1节点的电位大于u
trim
节点时，即绑定阻抗大于对照电阻，从晶体管t6第二极往晶体管t7控制极输出的电流为负值，从而使输出电路的晶体管t7处在截止状态，而晶体管t8处在导通状态，最终使vout输出的电位为低电位，即表示绑定阻抗异常。其中gnd表示接地。进而可以看出，在本实施例中控制信号即为晶体管t6第二极往晶体管t7控制极输出的电流的电流信号，通过该电流信号表示的电流正负流向来对输出电路进行控制。同时，结果电位信号即为vout输出的电位信号，根据电位信号的高低即可确定绑定阻抗与对照电阻的大小关系，从而最终确定绑定阻抗是否在正常值以内。
75.在一个可选的实施例中，如图2至图4所示，所述测试输入电路31与所述第一测试电极12及所述第二测试电极13连接；
76.所述第一测试电极12与电压输入端连接，所述第二测试电极13接地；所述测试输入电路31被配置为所述第一测试电极12与所述电压输入端连接处的电压为所述测试电压。
77.在本实施例中，第一测试电极12、第二测试电极13以及与第一测试电极12、第二测试电极13绑定的第一测试衬垫22及第二测试衬垫23，可以看成图4中的电阻r
bonding
，可以看出的r
bonding
一端接地，另一端可以直接与启动电压的电压输入端vin连接。在具体实施例中，可以是第一测试电极12接地，第二测试电极13与电压输入端vin连接，也可以是第二测
试电极13接地，第一测试电极12与电压输入端vin连接等等。之后，r
bonding
与电压输入端vin连接的一端的电压即为测试电压，即u1节点的电压为测试电压。
78.在一个可选的实施例中，如图4所示，所述对照输入电路32设置有对照电阻r
trimming
；
79.所述对照电阻r
trimming
的一端与电压输入端连接，另一端接地；所述对照输入电路32被配置为所述对照电阻r
trimming
与所述电压输入端连接的一端的电压为所述对照电压；
80.所述对照电阻r
trimming
为可调节电阻。
81.在本实施例中，对照电阻r
trimming
为电阻r
bonding
的对照，其电阻值可以为电阻r
bonding
的最大允许阈值。而在具体实施例中，根据不同的场景需求，电阻r
bonding
的最大允许阈值可能并不相同，从而r
trimming
可以设置成可调节的电阻，其电阻值可以根据用户的需要进行具体设定。之后，r
trimming
与电压输入端vin连接的一端的电压即为对照电压，即u
trim
节点的电压为测试电压。
82.在一个可选的实施例中，如图5所示，所述绑定阻抗测试单元3，还包括：放大电路35，用于接收所述测试电压、所述对照电压及外部稳定电源，根据所述测试电压及所述对照电压分别对所述外部稳定电源进行等比例放大。
83.在本实施例中，虽然可以将测试电压与对照电压直接输入值比较电路33，但是由于这样直接输入的方式对两个电压的精度要求过高，较难以实现，从而可以利用晶体管(如三极管等)对电压的放大作用，来降低精度要求，提高整体容错及适应性。在具体实施例中，可以将测试电压与对照电压作为控制极的电压对晶体管进行控制，晶体管的第一极通过接入外部稳定电源来实现稳定电压的输出，为之后的比较提高容错及适应性。
84.在一个可选的实施例中，如图6所示，所述放大电路35，包括：第一晶体管t1，其第一极与所述外部稳定电源连接，其控制极与所述测试输入电路31连接，其第二极与所述比较电路33连接，用于输出放大后的测试电压；第二晶体管t2，其第一极与所述外部稳定电源连接，其控制极与所述对照输入电路32连接，其第二极与所述比较电路33连接，用于输出放大后的对照电压。
85.在本实施例中，通过控制极对第一极流向第二极的电流进行控制，从而实现放大作用。将u1节点与第一晶体管t1的控制极连接，将u
trim
节点与第二晶体管t2的控制极连接。从而实现对外部稳定电源的电流控制，实现对u1节点与u
trim
节点的电位放大及稳定。在本实施例中，当u1节点的电位小于u
trim
节点时，第一晶体管t1第二极输出的电位比第二晶体管t2第二极输出的电位低；相对的，当u1节点的电位大于u
trim
节点时，第一晶体管t1第二极输出的电位比第二晶体管t2第二极输出的电位高。
86.在一个可选的实施例中，如图7所示，所述放大电路35，还包括：第三晶体管t3，其第一极与所述第一晶体管t1的控制极连接，其控制极与所述测试输入电路连接，其第二极接地；第四晶体管t4，其第一极与所述第二晶体管t2的控制极连接，其控制极与所述对照输入电路连接，其第二极接地。
87.在本实施例中，为了进一步的保护及稳定电压。在第一晶体管t1和第二晶体管t2之外还可以再分别接入第三晶体管t3和第四晶体管t4用以对电压进行进一步稳定。在本实施例中，当u1节点的电位小于u
trim
节点时，第三晶体管t3第一极的电位比第四晶体管t4第一极的电位低；相对的，当u1节点的电位大于u
trim
节点时，第三晶体管t3第一极的电位比第四晶
体管t4第一极的电位高。
88.在一个可选的实施例中，所述第一晶体管t1、所述第二晶体管t2、所述第三晶体管t3及所述第四晶体管t4为可以为pnp三极管。
89.三极管是半导体基本元器件之一，具有电流放大作用，是电子电路的核心元件。三极管是在一块半导体基片上制作两个相距很近的pn结，两个pn结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有pnp和npn两种。
90.在一个可选的实施例中，如图4、图6或图7所示，所述比较电路33，包括：第五晶体管t5，其第二极与控制极用于接收所述测试电压，其第一极接地；第六晶体管t6，其第二极用于接收所述对照电压，其控制极与所述第五晶体管t5的控制极连接，其第一极接地。
91.在一个可选的实施例中，如图4、图6或图7所示，所述输出电路34，包括：第七晶体管t7，其第二极与外部稳定电源连接，其控制极与所述第六晶体管t6的第二极连接，其第一极接地；第八晶体管t8，其第二极用于生成并输出所述结果电位信号，其控制极与所述第七晶体管t7的第二极连接，其第一极接地。
92.结合前述两个实施例，当u1节点的电位小于u
trim
节点时，从第六晶体管t6第二极往第七晶体管t7控制极输出的电流为正值，从而使输出电路的第七晶体管t7处在导通状态，而第八晶体管t8处在截止状态，最终使vout输出的电位为高电位或高阻态(hi-z)状态，即表示绑定阻抗正常。相对应的，当u1节点的电位大于u
trim
节点时，从第六晶体管t6第二极往第七晶体管t7控制极输出的电流为负值，从而使输出电路的第七晶体管t7处在截止状态，而第八晶体管t8处在导通状态，最终使vout输出的电位为低电位，即表示绑定阻抗异常。
93.在一个可选的实施例中，所述第五晶体管t5、所述第六晶体管t6、所述第七晶体管t7及所述第八晶体管t8为npn三极管。
94.在一个可选的实施例中，如图4、图6或图7所示，所述测试输入电路31及所述对照输入电路32，还包括：保护电阻r0，用于对输入电压进行控制，保护所述测试输入电路31或所述对照输入电路32。
95.在本实施例中，在u1节点和u
trim
节点之前还可以设置一个保护电阻r0，用以对输入的电压进行控制，使u1节点和u
trim
节点的电位不至于过高，从而对整个电路起到一个保护作用。
96.基于同一构思，本技术还提供了一种显示装置，包括如前述任一实施例所述的显示面板。
97.上述实施例的显示装置用于应用前述实施例中相应的显示面板，并且具有相应的显示面板的实施例的有益效果，在此不再赘述。
98.基于同一构思，本技术还提供了一种绑定阻值测试方法，如图8所示，包括：
99.步骤101，对绑定阻抗测试单元输入启动电压，以生成对照电压及与绑定阻抗对应的测试电压；所述绑定阻抗为第一测试电极与第一测试衬垫之间的绑定阻抗，以及第二测试电极与第二测试衬垫之间的绑定阻抗。
100.步骤102，通过所述绑定阻抗测试单元对所述测试电压与所述对照电压进行电压比对，生成控制信号。
101.步骤103，所述绑定阻抗测试单元根据所述控制信号生成并输出结果电位信号。
102.在具体实施例中，绑定阻抗测试单元与衬底基板(bp)上的其他驱动模块可通过开
关器件隔离开，保证在显示面板正常点灯时，此模块可以自由控制工作状态，不影响驱动负载及视效。
103.上述实施例的方法应用于前述实施例中相应的显示面板，在前述显示面板的实施例中已经涉及了上述各步骤包括的具体内容的说明以及相应的有益效果，故在本实施例中不再赘述。
104.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
105.另外，为简化说明和讨论，并且为了不会使本技术实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(ic)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本技术实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本技术实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本技术的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本技术实施例。因此，这些描述应被认为是说明性的而不是限制性的。
106.尽管已经结合了本技术的具体实施例对本技术进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态ram(dram))可以使用所讨论的实施例。
107.本技术实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本技术实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。