选通驱动器电路和包括其的显示装置的制作方法

技术特征：
1.一种用于显示装置的选通驱动器电路，其中，所述选通驱动器电路包括多个级电路，其中，每个级电路向每条选通线提供选通信号，并且包括q节点和qb节点，其中，每个级电路包括：q节点控制器，所述q节点控制器被配置为：响应于前进位信号的输入而操作以将所述q节点充电至第一高电位电压电平；以及响应于后进位信号的输入而操作以将所述q节点放电至第三低电位电压电平；qb节点稳定器，所述qb节点稳定器被配置为响应于所述前进位信号的输入而操作以将所述qb节点放电至所述第三低电位电压电平；进位信号输出模块，所述进位信号输出模块被配置为基于所述q节点的电压电平或所述qb节点的电压电平来操作以输出基于进位时钟信号或第三低电位电压的进位信号；以及选通信号输出模块，所述选通信号输出模块被配置为基于所述q节点的电压电平或所述qb节点的电压电平来操作以输出基于第一扫描时钟信号至第j扫描时钟信号或者第一低电位电压的第一选通信号至第j选通信号，其中j是正整数，并且其中，所述进位时钟信号的高电压电平时段被设置为不与所述第一扫描时钟信号的高电压电平时段交叠。2.根据权利要求1所述的选通驱动器电路，其中，每个级电路还包括m节点和qh节点，其中，每个级电路还包括：线选择器，所述线选择器被配置为：响应于线感测准备信号的输入而操作以基于所述前进位信号对所述m节点进行充电；以及响应于重置信号的输入而操作以将所述q节点充电至所述第一高电位电压电平；或者响应于面板开启信号的输入而操作以将所述q节点放电至所述第三低电位电压电平；q节点和qh节点稳定器，所述q节点和qh节点稳定器被配置为当所述qb节点已被充电至第二高电位电压电平时将所述q节点和所述qh节点中的每一个放电至所述第三低电位电压电平；以及反相器，所述反相器被配置为基于所述q节点的电压电平来改变所述qb节点的电压电平，并且其中，所述qb节点稳定器还被配置为响应于所述重置信号的输入和所述m节点的充电电压而操作以将所述qb节点放电至所述第三低电位电压电平。3.根据权利要求1所述的选通驱动器电路，其中，所述进位信号输出模块包括连接在所述q节点与所述进位信号的输出节点之间的升压电容器，并且其中，所述选通信号输出模块包括分别连接在所述q节点与所述第一选通信号至所述第j选通信号的输出节点之间的j个升压电容器。4.根据权利要求1所述的选通驱动器电路，其中，所述前进位信号的高电压电平时段被设置为不与所述第一扫描时钟信号的高电压电平时段交叠。5.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的高电压电平时段被设置为不与所述后进位信号的高电压电平时段交叠。6.根据权利要求2所述的选通驱动器电路，其中，所述第一高电位电压电平和所述第二
高电位电压电平被设置为不同的电平，并且其中，第一低电位电压电平和所述第三低电位电压电平被设置为不同的电平。7.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的上升沿定时被设置为与所述第一扫描时钟信号的下降沿定时相同或晚于所述第一扫描时钟信号的下降沿定时。8.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的上升沿定时被设置为晚于所述第j扫描时钟信号的上升沿定时。9.根据权利要求8所述的选通驱动器电路，其中，所述进位时钟信号的下降沿定时被设置为晚于所述第j扫描时钟信号的下降沿定时。10.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的高电压电平时段被设置为与所述第j扫描时钟信号的高电压电平时段交叠。11.一种显示装置，所述显示装置包括：显示面板，所述显示面板包括分别设置在选通线和数据线的交叉处的子像素；根据权利要求1至10中的任一项所述的选通驱动器电路；数据驱动器电路，所述数据驱动器电路被配置为向每条数据线提供数据电压；以及定时控制器，所述定时控制器被配置为控制所述选通驱动器电路和所述数据驱动器电路中的每一个的操作。

技术总结
本申请涉及选通驱动器电路和包括其的显示装置。选通驱动器电路包括多个级电路。每个级电路向布置在显示面板中的每条选通线提供选通信号，并且包括M节点、Q节点、QH节点和QB节点。每个级电路包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块和选通信号输出模块。进位时钟信号的高电压电平时段被设置为不与第一扫描时钟信号的高电压电平时段交叠。钟信号的高电压电平时段交叠。钟信号的高电压电平时段交叠。


技术研发人员：金匡洙 金龙镐 张旼揆
受保护的技术使用者：乐金显示有限公司
技术研发日：2021.12.23
技术公布日：2022/6/28