显示装置及其驱动方法与流程

显示装置及其驱动方法
1.相关申请的交叉引用
2.本技术要求享有于2020年12月24日提交的韩国专利申请no.10-2020-0183972的优先权，其通过引用的方式结合于此，用于所有目的，如同在本文完全阐述一样。
技术领域
3.本公开内容涉及显示图像的显示装置和显示装置的驱动方法。


背景技术：

4.随着信息化社会的发展，对用于显示图像的显示装置的各种需求也在增加。最近，已经利用了各种类型的显示装置，例如液晶显示(lcd)装置、等离子体显示面板(pdp)装置和有机发光显示装置。
5.显示装置包括驱动电路，该驱动电路包括驱动晶体管。通过使用一个栅电极将数据电压施加到驱动晶体管的沟道层的顶部或底部来驱动晶体管。


技术实现要素：

6.如上所述，相关技术中的各种方法涉及使用包括一个栅电极的驱动晶体管。然而，本发明的发明人已经认识并理解，由于使用一个栅电极的驱动晶体管仅使用栅电极和沟道层中的单个沟道，所以在同时执行两个或更多个操作(例如采样和写入数据)方面存在限制。
7.考虑到上述技术问题以及相关技术中的其他问题，发明人提出了本公开内容的一个或多个实施例，其提供了一种在采样操作期间执行快速采样并在数据写入操作期间改善数据电压裕度的显示装置及其驱动方法。
8.在一个方面，本公开内容的实施例可以使用快速模式来执行用于感测采样电压的采样，在该快速模式中驱动晶体管通过存储在一个存储电容器中的采样电压来操作；并且使用慢速模式来执行数据写入，在该慢速模式中，驱动晶体管通过存储在另一存储电容器中的数据电压来操作。
9.本公开内容的一方面可以提供一种显示装置，包括：有机发光二极管；驱动晶体管，电连接在有机发光二极管的第一电极和驱动电压线之间，并包括第一栅极节点和第二栅极节点；第一晶体管，电连接在驱动晶体管的第一栅极节点和数据线之间；第二晶体管，电连接到感测线；第一存储电容器，电连接在驱动晶体管的第一栅极节点与第二节点之间；第三晶体管，电连接在驱动电压线和驱动晶体管之间；第四晶体管，电连接在第三晶体管和驱动晶体管的第二栅极节点之间；以及第二存储电容器，电连接在驱动晶体管的第二栅极节点与第二节点之间。
10.本公开内容的另一方面可以提供一种用于驱动驱动电路的驱动方法，所述驱动电路包括有机发光二极管；驱动晶体管，驱动有机发光二极管并包括第一栅电极和第二栅电极；第一存储电容器，电连接在有机发光二极管、驱动晶体管的特定节点、以及第一栅电极
之间；以及第二存储电容器，电连接在特定节点和第二栅电极之间：将参考电压和初始化电压之间的差值存储在第一存储电容器中，并将驱动电压和初始化电压之间的差值存储在第二存储电容器中以进行初始化；使用快速模式执行用于感测采样电压的采样，在该快速模式中驱动晶体管通过存储在第二存储电容器中的采样电压来操作；使用慢速模式执行数据写入，在该慢速模式中驱动晶体管通过存储在第一存储电容器中的数据电压来操作；以及通过驱动晶体管的驱动电流从有机发光二极管发光。
11.根据本公开内容的实施例，显示装置及其驱动方法可在采样操作期间执行快速采样，并在数据写入操作期间改善数据电压裕度。
附图说明
12.图1示出了根据本公开内容实施例的显示装置100的示意性配置。
13.图2是根据实施例的子像素的电路图。
14.图3是图2的区域a中的驱动晶体管和第四晶体管的部分截面图。
15.图4是驱动图2的子像素的时序图。
16.图5和图6示出了图2的驱动晶体管的阈值电压的偏移特性。
17.图7a和图8a示出了当使用顶部驱动通道在s模式下操作时和使用采样通道在f模式下操作时具有不同阈值电压的两个驱动晶体管的节点的电压。
18.图7b和图8b是仿真图7a与图8a中具有不同阈值电压的两个驱动晶体管的补偿过程的结果。
19.图9a是在图4的子像素中的采样步骤中感测阈值电压的状态的电路图。
20.图9b示出了当图4的子像素在采样步骤中使用采样通道在f模式下操作时驱动晶体管drt_1和drt_2的节点的电压。
21.图9c示出了仿真驱动晶体管drt_1和drt_2的补偿过程的结果。
22.图10a是图4的子像素中的数据写入步骤的电路图。
23.图10b示出了当使用顶部驱动通道在s模式下操作时，驱动晶体管drt_1与drt_2的节点的电压。
24.图10c是模拟晶体管drt_1和drt_2的补偿过程的结果。
25.图11a是图4的子像素中的发光步骤的电路图。
26.图11b示出了图4的子像素中的发光步骤中的驱动晶体管drt_1和drt_2的节点的电压。
27.图11c是根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
28.图12是作为对照例的具有一般性4t1c结构的子像素的电路图。
29.图13a是通过图12的一般性4t1c结构的子像素的一般性补偿过程、根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
30.图13b是通过根据图2的实施例的子像素的补偿过程、根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
31.图14是根据另一实施例的子像素sp1的电路图。
32.图15示出了驱动图14的子像素sp1的方法的示例。
33.图16是根据另一实施例的子像素sp2的电路图。
34.图17示出了驱动图16的子像素sp2的方法的示例。
35.图18是根据另一实施例的子像素sp3的电路图。
36.图19示出了驱动图18的子像素sp3的方法的示例。
具体实施方式
37.在以下对本公开内容的示例或实施例的描述中，将参考附图，其中通过图示的方式示出了可以实现的具体示例或实施例，并且其中相同的附图标记和标志可以用于标明相同或相似的部件，即使它们在彼此不同的附图中示出。此外，在以下对本公开内容的示例或实施例的描述中，当确定对本文包含的公知功能和部件的详细描述可能使得本公开内容的一些实施例中的主题反而不清楚时，将省略该描述。本文使用的诸如“包括”、“具有”、“包含”、“构成”、“由
……
组成”和“由
……
形成”之类的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所使用的，除非上下文另有明确说明，否则单数形式旨在包括复数形式。
38.本文可以使用诸如“第一”、“第二”、“a”、“b”、“(a)”或“(b)”的术语来描述本公开内容的元件。这些术语中的每一个都不用于定义元件的本质、顺序、次序或数量等，而仅用于将相对应的元件与其他元件区分开。
39.当提到第一元件“连接或耦接到”、“接触或重叠”等第二元件时，应该解释为第一元件不仅可以“直接连接或耦接到”或“直接接触或重叠”第二元件，而且第三元件也可以“插入”在第一和第二元件之间，或者第一和第二元件可以通过第四元件彼此“连接或耦接”、“接触或重叠”等。此处，第二元件可以包括在彼此“连接或耦接”、“接触或重叠”等的两个或多个元件中的至少一个中。
40.当时间相对术语(诸如“之后”、“随后”、“下一个”、“之前”等)用于描述元件或配置的过程或操作，或操作、处理、制造方法中的流程或步骤时，这些术语可用于描述非连续或非顺序的过程或操作，除非一起使用术语“直接”或“紧接着”。
41.此外，当提到任何尺寸、相对尺寸等时，应该考虑元件或特征的数值或相对应的信息(例如，水平、范围等)包括可能由各种因素(例如，过程因素、内部或外部影响、噪声等)引起的公差或误差范围，即使未指明相关描述。此外，术语“可以”完全包含术语“能够”的所有含义。
42.图1示出了根据本公开内容实施例的显示装置100的示意性配置。
43.参照图1，根据实施例的显示装置100包括其中布置有包括发光元件的多个子像素sp的显示面板110、以及用于驱动显示面板110的栅极驱动电路120、数据驱动电路130和控制器140。
44.在显示面板110中，设置有多条栅极线gl和多条数据线dl。在栅极线gl和数据线dl交叉或彼此重叠的区域中相邻地设置子像素sp。这些子像素sp中的每一个可以包括发光元件，并且两个或更多个子像素sp可以构成一个像素。
45.栅极驱动电路120由控制器140控制，并依次将扫描信号输出到设置在显示面板110上的多条栅极线gl，以控制子像素sp的驱动定时。
46.栅极驱动电路120可以包括一个或多个栅极驱动器集成电路(gdic)，并且根据驱动方法可以仅位于显示面板110的一侧或两侧。
47.数据驱动电路130从控制器140接收图像数据，并将图像数据转换为模拟数据电压。另外，根据通过栅极线gl施加扫描信号的定时，将数据电压输出到每条数据线dl，使得每个子像素sp根据图像数据表示亮度。
48.数据驱动电路130可以包括一个或多个源极驱动器集成电路(sdcic)。
49.控制器140将各种控制信号提供给栅极驱动电路120和数据驱动电路130，并控制栅极驱动电路120和数据驱动电路130的操作。
50.控制器140允许栅极驱动电路120根据在每一帧中实现的定时输出扫描信号。控制器140根据数据驱动电路130使用的数据信号格式转换从外部接收的图像数据，并将经转换的图像数据输出到数据驱动电路130。
51.控制器140从外部(例如，主机系统)接收各种定时信号(包括垂直同步信号vsync、水平同步信号hsync、输入数据使能信号de、时钟信号clk等)以及图像数据。
52.控制器140可以使用从外部接收的各种定时信号生成各种控制信号，并将它们输出到栅极驱动电路120和数据驱动电路130。
53.例如，为了控制栅极驱动电路120，控制器140输出各种栅极控制信号，包括栅极起始脉冲gsp、栅极移位时钟gsc、栅极输出使能信号goe等。
54.此处，栅极起始脉冲gsp控制构成栅极驱动电路120的一个或多个栅极驱动器集成电路的操作起始定时。栅极移位时钟gsc是共同输入到一个或多个栅极驱动器集成电路的时钟信号，并且控制扫描信号的移位定时。栅极输出使能信号goe指定一个或多个栅极驱动器集成电路的定时信息。
55.此外，为了控制数据驱动电路130，控制器140输出包括源起始脉冲(source start pulse)ssp、源采样时钟(source sampling clock)ssc、源输出使能信号(source output enable signal)soe等的各种数据控制信号。
56.此处，源起始脉冲ssp控制构成数据驱动电路130的一个或多个源驱动器集成电路的数据采样起始定时。源采样时钟ssc是控制每个源驱动器集成电路中的数据的采样定时的时钟信号。源输出使能信号soe控制数据驱动电路130的输出定时。
57.这样的显示装置100向显示面板110、栅极驱动电路120、数据驱动电路130等提供各种电压或电流。显示装置100还可以包括用于控制要提供的各种电压或电流的电源管理集成电路。
58.在显示面板110中，除了栅极线gl和数据线dl之外，可以设置向其提供各种信号或电压的电压线。发光元件、驱动发光元件的晶体管等可以设置在每个子像素sp中。
59.以下，将通过示例描述根据实施例的显示装置100的显示面板110上的子像素sp的电路结构。
60.图2是根据实施例的子像素的电路图。
61.参照图2，根据实施例的子像素sp包括有机发光二极管oled和驱动电路。驱动电路包括用于驱动有机发光二极管oled的驱动晶体管drt、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一存储电容器cst、第二存储电容器cb等。驱动电路可以具有包括五个晶体管和两个电容器的5t2c结构。然而，5t2c结构仅是示例，并可以利用各种数量的晶体管和电容器来执行与图2中描述的电路相同或相似的功能。
62.此外，设置栅极线gl和数据线dl，并且向其施加驱动电压vdd的驱动电压线dvl和
向其施加初始化电压vini的感测线rvl可以设置在子像素sp中。驱动电压线dvl和感测线rvl可以针对两个或更多个子像素sp中的每一个逐一设置。
63.驱动晶体管drt电连接在有机发光二极管oled的第一电极和驱动电压线dvl之间。驱动晶体管drt包括作为第一节点的第一栅极节点n1、作为第二节点的源极节点n2、作为第三节点的漏极节点n3和作为第四节点的第二栅极节点n4。在一些实施例中，驱动晶体管drt可以被称为第四端子驱动晶体管。
64.驱动晶体管drt由施加到第一栅极节点n1的数据电压vdata导通，并根据数据电压vdata控制将被施加到有机发光二极管oled的驱动电压vdd。驱动晶体管drt保持第一栅极节点n1和源极电压vs恒定，并且执行根据第二栅电极电压的波动在第二栅极节点n4和源极节点n2之间形成采样电压的采样操作和根据第一栅极节点n1的数据电压vdata写入灰度数据的数据写入操作。
65.第一晶体管t1电连接在数据线dl和驱动晶体管drt的第一栅极节点n1之间。此外，第一晶体管t1的栅极节点可电连接到栅极线gl或与栅极线gl一体地形成。
66.第一晶体管t1通过施加到栅极线gl的扫描信号scan导通和截止，并控制通过数据线dl提供的数据电压vdata以施加到驱动晶体管drt的第一栅极节点n1。在一些实施例中，该第一晶体管t1也被称为开关晶体管。
67.第二晶体管t2电连接在感测线rvl与驱动晶体管drt的第二节点n2之间。此外，第二晶体管t2的栅极节点可电连接到感测线sl或与感测线sl一体地形成。
68.第二晶体管t2通过施加至感测线sl的感测信号sen导通和截止，并控制通过感测线rvl提供的初始化电压vini以施加到驱动晶体管drt的第二节点n2。
69.第一存储电容器cst电连接在驱动晶体管drt的第一节点n1和第二节点n2之间。第一存储电容器cst可将施加到驱动晶体管drt的第一栅极节点n1的数据电压vdata保持一帧。
70.有机发光二极管oled根据由驱动晶体管drt施加到第一电极的电压与基础电压vss之间的差来表示亮度。
71.第三晶体管t3电连接在提供驱动电压vdd的驱动电压线dvl和驱动晶体管drt之间。第三晶体管t3是将驱动电压vdd提供给驱动晶体管drt的使能晶体管，并且根据使能信号em导通和截止。
72.第四晶体管t4电连接在第三晶体管t3与驱动晶体管drt的第二栅电极n4之间。第四晶体管t4根据控制信号smp导通和截止。
73.第二存储电容器cb电连接在驱动晶体管drt的第二栅极节点n4和第二节点n2之间。如稍后将描述的，在一些实施例中，第二存储电容器cb可以被内置到驱动晶体管drt中，或者可以被单独地外部配置。
74.在初始化操作期间，第三晶体管t3和第四晶体管t4导通以将驱动电压vdd施加到节点n3和n4。第二晶体管t2导通以将初始化电压vini施加到第二节点n2。因此，在驱动晶体管drt的第二栅极节点n4和第二节点n2之间的第二存储电容器cb中形成预定电压(vbs＝vdd-vini)。
75.在采样操作期间，第二存储电容器cb可以在所选择的时段内保持施加到驱动晶体管drt的第二栅极节点n4的驱动电压vdd。当第三晶体管t3截止时，在第二存储电容器cb中
形成与驱动晶体管drt的阈值电压vth相关的采样电压vsen。
76.在数据写入操作期间，第一晶体管t1导通，而第三晶体管t3截止，并且数据电压vdata施加到驱动晶体管drt的第一栅极节点n1，并且该数据电压vdata存储在第一存储电容器cst中。
77.当第三晶体管t3导通而第一晶体管t1和第二晶体管t2截止时，根据存储在第一存储电容器cst中的数据电压vdata的电压被施加到有机发光二极管oled的第一电极，有机发光二极管oled发光。
78.在根据上述实施例的子像素sp中，驱动晶体管drt利用四端子晶体管，其中通过沟道层和第一栅极节点n1的数据写入通道与通过同一沟道层和第二栅极节点n4的采样通道紧密耦接，从而在数据写入操作和采样操作中选择性地使用具有不同电导率的数据写入通道和采样通道中的一个。
79.下面，将参照图2的区域a中的驱动晶体管drt和第四晶体管t4的部分截面图，描述使用4端子氧化物晶体管和驱动的驱动晶体管drt的截面结构以及晶体管drt和第四晶体管t4之间的连接关系。
80.图3是图2的区域a中的驱动晶体管和第四晶体管的部分截面图。
81.参照图3，第一绝缘层212设置在基板210上，并且在第一绝缘层212上与驱动晶体管drt对应的位置处图案化第二栅电极214。第二栅电极214对应于图2的第二栅极节点n4。
82.第二绝缘层216设置在图案化有第二栅电极214的第一绝缘层212上，并且氧化物半导体层218和220设置在第二绝缘层216上与驱动晶体管drt和第四晶体管t4对应的位置处。氧化物半导体层218和220构成驱动晶体管drt和第四晶体管t4的沟道层。氧化物半导体层218和220作为示例被描述为沟道层，但是可以是其他类型的半导体层。
83.栅极绝缘层222设置在其上图案化有氧化物半导体层218和220的第二绝缘层216上，并且在与驱动晶体管drt和第四晶体管t4对应的位置处图案化驱动晶体管的第一栅电极224和第四晶体管t4的栅电极226。第一栅电极224对应于图2的第一栅极节点n1。
84.层间绝缘层228设置在栅极绝缘层222上，在栅极绝缘层222中图案化驱动晶体管drt的第一栅电极224和第四晶体管t4的栅电极226。驱动晶体管drt的源电极230和漏电极232以及第四晶体管t4的源电极234和漏电极236设置在层间绝缘层228上。
85.驱动晶体管drt的源电极230和漏电极232通过穿过层间绝缘层228和栅极绝缘层222的第一接触孔238和第二接触孔240与氧化物半导体层218的源极区和漏极区接触。
86.第四晶体管t4的源电极234和漏电极236中的一个通过穿过层间绝缘层228、栅极绝缘层222和第二绝缘层216的第三接触孔242与第二栅电极224接触。结果，第二栅极节点n4通过第三接触孔242电连接到第四晶体管t4。
87.第四晶体管t4的源电极234和漏电极236通过穿过层间绝缘层228和栅极绝缘层222的第四接触孔244和第五接触孔246与氧化物半导体层220的源极区和漏极区接触。
88.平坦化层248设置在层间绝缘层228上。形成有机发光二极管oled(未示出)的层设置在平坦化层248上。
89.如图3所示，仅栅电极226设置在第四晶体管t4的氧化物半导体层220上。在驱动晶体管drt中，第一栅电极224和第二栅电极214设置在氧化物半导体层218的上方和下方。此外，驱动晶体管drt的第二栅电极214通过第三接触孔242电连接到第四晶体管t4的源电极
234和漏电极236中的一个。
90.在驱动晶体管drt中，氧化物半导体层218与第二栅电极214之间的第二绝缘层216的电容可小于氧化物半导体层218与第一栅电极224之间的栅极绝缘层222的电容。电容与电介质的介电常数成正比，并与电介质的厚度成反比。
91.作为示例，驱动晶体管drt中的氧化物半导体层218与第二栅电极214之间的第二绝缘层216的厚度可以比氧化物半导体层218与第一栅电极224之间的栅极绝缘层222的厚度薄。
92.作为另一示例，驱动晶体管drt中的氧化物半导体层218与第二栅电极214之间的第二绝缘层216的介电常数可以小于氧化物半导体层218与第一栅电极224之间的栅极绝缘层222的介电常数。即，用作第二绝缘层216的材料的介电常数可以小于用作栅极绝缘层222的材料的介电常数。
93.如参照图3所述的，作为第一栅极节点的第一栅电极224位于作为驱动晶体管drt的沟道层的氧化物半导体层218上，并且作为第二栅极节点的第二栅电极214位于作为驱动晶体管的沟道层的氧化物半导体层218下方。第二栅电极214通过第三接触孔242电连接到第四晶体管t4的第二节点。在这种情况下，氧化物半导体层218和第二栅电极224构成作为数据写入通道的顶部驱动通道，并且氧化物半导体层218和第一栅电极214构成作为采样通道的底部驱动通道。
94.作为另一示例，作为第一栅极节点的第一栅电极224位于作为驱动晶体管drt的沟道层的氧化物半导体层218下方，并且作为第二栅极节点的第二栅电极214位于作为驱动晶体管的沟道层的氧化物半导体层218上。在这种情况下，氧化物半导体层218和第二栅电极224构成作为数据写入通道的底部驱动通道，并且氧化物半导体层218和第一栅电极214构成作为采样通道的顶部驱动通道。
95.在这种情况下，栅极绝缘层222位于驱动晶体管drt中的氧化物半导体层218和第二栅电极214之间，并且第二绝缘层216位于氧化物半导体层218和第一栅电极224之间。因此，氧化物半导体层218与第二栅电极214之间的栅极绝缘层222的电容可以小于氧化物半导体层218与第一栅电极224之间的第二绝缘层216的电容。如上所提及，电容与电介质的介电常数成正比，并与厚度成反比。
96.作为示例，驱动晶体管drt中的氧化物半导体层218与第二栅电极214之间的栅极绝缘层222的厚度可以比氧化物半导体层218和第一栅电极224之间的第二绝缘层216的厚度薄。
97.作为另一示例，驱动晶体管drt中的氧化物半导体层218与第二栅电极214之间的栅极绝缘层222的介电常数可以小于氧化物半导体层218与第一栅电极224之间的第二绝缘层216的介电常数。用作栅极绝缘层222的材料的介电常数可以小于用作第二绝缘层216的材料的介电常数。
98.通常，如果仅第一栅电极224设置在氧化物半导体层218的上方或下方而没有第二栅电极214，则驱动晶体管drt具有小的s因子，使得用于显示灰度区域的数据电压裕度可能较小。此时，如果驱动晶体管drt的第一栅电极224与氧化物半导体层218之间的层的电容减小，则作为电流相对于电压变化的变化率的电导率增大，使得数据电压裕度可以增大。然而，存在的缺点在于，由于在这种情况下驱动晶体管drt的驱动电流减小，所以采样时间延
长。
99.通常，在源极跟随器方法的采样中，采样后的驱动晶体管drt的源极电压对于每个子像素取决于阈值电压vth而不同，并且在二极管连接方法中，驱动晶体管drt的阈值电压vth具有相反的极性，存在采样误差增大的缺点。
100.上述驱动晶体管drt利用四端子晶体管，其中，通过氧化物半导体层218和第一栅电极224的数据写入通道与通过氧化物半导体层218和第二栅电极214的采样通道紧密耦接，从而在数据写入操作和采样操作中选择性地使用具有不同电导率的数据写入通道和采样通道中的一个。因此，可以改善采样时间延长或采样误差增大的缺点。
101.在下文中，将描述驱动子像素的方法，该方法在驱动晶体管drt的采样步骤和数据写入步骤中选择性地使用具有不同电导率的数据写入通道和采样通道。
102.图4是驱动图2的子像素的时序图。
103.参照图4，驱动图2的子像素sp的驱动方法包括：将用于驱动的所选择电压施加到第一存储电容器cst的两端中的至少一端的初始化步骤s110；感测驱动晶体管drt的特性值(例如，阈值电压)的采样步骤s120；输入数据的数据写入步骤s130；以及使有机发光二极管oled发光的发光步骤s140。
104.1.在初始化步骤s110中，由于施加导通(on)信号作为使能信号em和控制信号smp，所以第三晶体管t3导通，并且将驱动电压vdd施加到第二栅极节点n4。由于施加导通信号作为感测信号sen，所以第二晶体管t2导通，并且将初始化电压vini施加到第二节点n2。因此，在驱动晶体管drt的第二栅极节点n4和第二节点n2之间的第二存储电容器cb中形成所选择的电压(vbs＝vdd-vini)。
105.此时，由于将导通信号也施加到扫描信号scan，并且将参考电压vref提供到数据线dl，所以驱动晶体管drt的栅-源电压(vgs＝vref-vini)充入第一存储电容器cst中。
106.使能信号em的截止(off)点在第二存储电容器cb的充电之后，并且使能信号em的导通点在数据的写入之后。
107.2.在采样步骤s120中，感测信号sen与控制信号smp保持导通，而使能信号em改变为截止状态，使得第三晶体管t3截止。因此，在第二存储电容器cb中形成与驱动晶体管drt的阈值电压vth相关的采样电压vsen。
108.驱动晶体管drt的第一栅极节点n1保持在参考电压vref，并且第二节点保持在初始化电压vini。在这种情况下，即使当阈值电压vth为负时，即，当参考电压vref小于初始化电压vini(verf＜vini)时，也可以进行采样。
109.在初始化步骤s110中，第一栅极节点n1和第二栅极节点n2保持在参考电压vref和初始化电压vini，并且在采样步骤s120中，使用快速模式或f模式执行快速采样，在该快速模式或f模式中，驱动晶体管drt通过形成在第二存储电容器cb中的采样电压vsen进行操作。
110.3.在数据写入步骤s130中使能信号em截止使得没有电流流过驱动晶体管drt的状态下，在将导通信号施加到扫描信号scan并且第一晶体管t1导通时，将数据电压vdata施加到第一栅极节点n1。在第一存储电容器cst中形成灰度显示信号电压vdata-vini，其是数据电压vdata和初始化电压vini之间的差。数据写入步骤s130可以使用具有小电导率的慢速模式或s模式来增加屏幕上显示的灰度电压裕度。
111.4.当在发光步骤s140中驱动电流流过驱动晶体管drt时，驱动晶体管drt的第二节点n2的电压增加。此时，有机发光二极管oled发出具有与充入第一存储电容器cst中的灰度显示信号电压vdata-vini相对应的灰度亮度的光。
112.根据上述实施例的驱动晶体管drt将通过氧化物半导体层和第一栅极节点n1的数据写入通道与通过氧化物半导体层和第二栅电极n2的数据写入通道分离。因此，在采样步骤s120中，使用具有大电导率的f模式对驱动晶体管drt执行快速采样，在f模式中，驱动晶体管drt通过在第二存储电容器cb中形成的采样电压来操作。数据写入步骤s130可通过使用具有小电导率的s模式来增加屏幕上显示的灰度电压裕度。
113.图5和图6示出了图2的驱动晶体管的阈值电压的偏移特性。
114.为了检查参照图3描述的驱动晶体管drt的阈值电压的偏移特性，当导通信号被施加到驱动晶体管drt的第一栅极节点224以使用顶部驱动通道时，如图5所示，通过0v、-1v和1v的第二栅极节点电压或反向偏置电压测量根据驱动晶体管drt的源-栅电压vgs的驱动电流ids。
115.当导通信号被施加到驱动晶体管drt的第二栅极节点214以使用采样通道时，如图6所示，通过0v、-1v和1v的第一栅极节点n1的电压测量根据驱动晶体管drt的源-栅电压vgs的驱动电流ids。
116.如图5所示，当使用顶部驱动通道时，它在s模式下操作，从而表现出高s因子和相对低的驱动电流特性。相反，如图6所示，当使用采样通道时，它在f模式下操作，从而表现出低s因子和相对高的驱动电流特性。s因子或亚阈值摆幅表示通过施加低于阈值电压vth的电压而产生泄漏电流的特性，并且影响晶体管的器件性能(例如，迁移率、导通电流特性等)以及沟道长度。
117.如图5和图6所示，由于使用第二栅极节点n4的反向偏置而引起的阈值电压vth平行移动，而s因子几乎没有变化。
118.图7a和图8a示出了当使用顶部驱动通道在s模式下操作时和使用采样通道在f模式下操作时具有不同阈值电压的两个驱动晶体管的节点的电压。图7b与图8b是仿真图7a与图8a中具有不同阈值电压的两个驱动晶体管的补偿过程的结果。
119.如图7a和图8a所示，在对于具有不同阈值电压的两个驱动晶体管drt_1和drt_2，源-漏电压vds分别被设置为0.1v和5v的状态下，如图7b和图8b所示，测量当如图7a所示使用顶部驱动通道在s模式下操作时和如图8a所示使用采样通道在f模式下操作时，根据具有不同阈值电压vth的两个驱动晶体管drt_1和drt_2的源-栅电压vgs的驱动电流ids。
120.如图7a和图8a所示，为了将两个驱动晶体管drt_1和drt_2的源-漏电压vds分别设置为0.1v和5v，对于两个不同的驱动晶体管drt_1和drt_2，将0v施加到图3中的源电极232，并且将0.1v和5v分别施加到图3中的漏电极230。
121.如图7a所示，在对于具有不同阈值电压的两个驱动晶体管drt_1和drt_2将源-漏电压vds设置为0.1v和5v的状态下，当通过使用顶部驱动通道在s模式下操作时，两个驱动晶体管drt_1和drt_2的阈值电压如图7b和表1所示。
122.表1
123.5navth_0.1vvth_5vdrt_12.07v1.82v
drt_21.85v1.59v
124.如图8a所示，在对于具有不同阈值电压的两个驱动晶体管drt_1和drt_2将源-漏电压vds分别设置为0.1v和5v的状态下，当通过使用采样通道在f模式下操作时，两个驱动晶体管drt_1和drt_2的阈值电压如图8b和表2所示。
125.表2
126.5navth_0.1vvth_5vdrt_11.24v1.07vdrt_21.27v1.15v
127.图9a是在图4的子像素中的采样步骤中感测阈值电压的状态的电路图。图9b示出了当图4的子像素在采样步骤中使用采样通道在f模式下操作时驱动晶体管drt_1和drt_2的节点的电压。图9c示出了仿真驱动晶体管drt_1和drt_2的补偿过程的结果。
128.如图9a所示，在初始化步骤s110中，第一栅极节点n1和第二节点n2保持在参考电压vref和初始化电压vini，并且在采样步骤s120中，使用f模式对驱动晶体管drt执行快速采样，在f模式中，驱动晶体管drt通过形成在第二存储电容器cb中的采样电压vsen来操作。
129.如上所述，在采样步骤s120中，当感测信号sen和控制信号smp保持导通，并且使能信号em改变为截止状态时，如表3所示，第三晶体管t3截止，使得在第二存储电容器cb中形成采样电压vsen。
130.表3
131.晶体管是否操作？t1截止t3截止t4导通t2导通
132.例如，当初始化电压vini为5v时，驱动晶体管drt_1和drt_2的驱动电流流动，使得第二节点的电压可从初始化电压vini的5v下降到阈值电压，如图9b和图9c所示。由于第二晶体管t2导通，因此图9c与图4示出了通过第二晶体管t2所感测的采样电压vsen。
133.表4
134.5navsendrt_11.11vdrt_21.19v
135.图10a是图4的子像素中的数据写入步骤的电路图。图10b示出了当使用顶部驱动通道在s模式下操作时，驱动晶体管drt_1与drt_2的节点的电压。图10c是模拟晶体管drt_1和drt_2的补偿过程的结果。
136.如图10a所示，在数据写入步骤s130中采样电压vsen存储在第二存储电容器cb中的状态下，第三晶体管t3截止，如表5所示，并且在没有电流流过驱动晶体管drt的状态下，扫描信号scan导通，以将数据电压vdata施加到第一栅极节点n1。
137.表5
138.晶体管是否操作？
t1导通t3截止t4截止t2导通
139.结果，驱动晶体管drt可以通过使用具有小电导率的s模式来增加在屏幕上显示的灰度电压裕度。
140.由于第三晶体管t3保持截止，同时将采样电压vsen充入第二存储电容器cb中，第四节点n4的电压继续降低并达到0v。
141.例如，当数据电压vdata为1.5v时，将vgs＝1.15v存储在第一存储电容器cst中，如图10b和表6所示。
142.表6
143.50navth目标drt_11.15vdrt_21.15v
144.如图10c所示，当使用顶部驱动通道在s模式下操作时，可以确认与初始顶部驱动通道相比阈值电压vth被反向偏置补偿的曲线，并且可以检查顶部驱动通道的s因子的特性。
145.图11a是图4的子像素中的发光步骤的电路图。图11b示出了图4的子像素中的发光步骤中的驱动晶体管drt_1和drt_2的节点的电压。图11c是根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
146.如图11a和图11b所示，在发光步骤s140中将数据电压vdata存储在第一存储电容器cst中的状态下，第三晶体管t3导通，如表7所示，所以电流流过驱动晶体管drt。如图11c所示，目标电流最终流动，并且驱动晶体管drt的第二节点n2的电压增大以达到饱和区。在到达饱和区同时固定较低的反向偏置电压之后，没有由于漏-源电压vds的波动或增加而引起的电流波动。
147.表7
148.晶体管是否操作？t1截止t3导通t4截止t2截止
149.图12是作为对照例的具有一般性4t1c结构的子像素的电路图。
150.参照图12，作为对照例的具有一般性4t1c结构的子像素sp与根据参照图2描述的实施例的子像素sp的不同之处在于，其包括有机发光二极管oled、用于驱动有机发光二极管oled的驱动晶体管drt、以及第一晶体管t1、第二晶体管t2、第三晶体管t3、第一存储电容器cst，并且驱动晶体管的栅极节点仅为一个。
151.图13a是通过图12的一般性4t1c结构的子像素的一般性补偿过程、根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
152.将驱动晶体管drt的阈值电压vth存储在第一存储电容器cst中。数据电压vdata另
外施加到存储在第一存储电容器cst中的源-栅电压vgs。
153.因此，如图13a所示，根据基于驱动晶体管的阈值电压vth，在存储电容器中存储不同的电压(例如，1.8v vdata或1.6v vdata)，如表8所示。
154.表8
[0155][0156]
图13b是通过根据图2的实施例的子像素的补偿过程、根据驱动晶体管drt_1和drt_2的源-栅电压vgs测量驱动电流ids的结果。
[0157]
参照图13b，不直接补偿驱动晶体管drt_1和drt_2的阈值电压vth，而是使用第二存储电容器cb通过反向偏置来补偿。因此，由于驱动晶体管drt_1和drt_2通过反向偏置补偿进行自补偿，所以不管阈值电压vth如何，都可以将相同的数据电压vdata施加到第一存储电容器cst。
[0158]
表9
[0159][0160]
以上已经参考附图描述了根据图2中示出的实施例的子像素的电路结构、驱动方法和效果。在下文中，将描述根据另一实施例的子像素。
[0161]
图14是根据另一实施例的子像素的电路图。
[0162]
参照图14，根据另一实施例的子像素sp1与根据上述实施例的子像素sp的相同之处在于，其包括有机发光二极管oled、用于驱动有机发光二极管oled的驱动晶体管drt、以及第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一存储电容器cst、第二存储电容器cb等。
[0163]
根据另一实施例的子像素sp1与根据参照图2描述的实施例的子像素sp的电路结构基本相同，除了其还包括在驱动晶体管drt的第二节点n2与不同的电压源(例如，驱动电压vdd)之间的第三存储电容器ca，并且共同形成第二晶体管t2和第四晶体管t4的栅极以通过单条信号线施加控制信号。
[0164]
即，它可以具有包括五个晶体管和三个电容器的5t3c结构。
[0165]
图15示出了驱动图14的子像素sp的方法的示例。
[0166]
参照图15，驱动图14的子像素sp的驱动方法包括初始化步骤s210、采样步骤s220、数据写入步骤s230和发光步骤s240。
[0167]
初始化步骤s210和采样步骤s220与参照图4描述的初始化步骤s110和采样步骤s120相同。
[0168]
在数据写入步骤s230中，在第三晶体管t3截止并且电流不流过驱动晶体管drt的状态下，当第一晶体管t1导通并且将数据电压vdata施加到驱动晶体管drt的第一节点n1时，驱动晶体管drt的第二节点n2浮置，并且具有传送率(vdata-vini)的电压被添加到第一
存储电容器cst。
[0169]
当在发光步骤s240中电流流过驱动晶体管drt时，驱动晶体管drt的第二节点n2的电压增加。此时，发光二极管oled发出具有与充入第一存储电容器cst中的灰度显示信号电压vdata-vini相对应的灰度亮度的光。
[0170]
图16是根据另一实施例的子像素的电路图。
[0171]
参照图16，根据另一实施例的子像素sp2与根据参照图2描述的实施例的子像素sp的基本相同之处在于，其包括有机发光二极管oled、用于驱动有机发光二极管oled的驱动晶体管drt、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一存储电容器cst和第二存储电容器cb。
[0172]
根据另一实施例的子像素sp2与根据参照图2描述的实施例的子像素sp的电路结构基本相同，除了其还包括在驱动晶体管drt的第二节点n2与有机发光二极管oled的第一电极之间的第五晶体管t5。
[0173]
即，它可以具有包括六个晶体管和两个电容器的6t2c结构。
[0174]
即，通过使用第五晶体管t5，可以将第二节点n2的初始化电压设置为大于或等于基础电压vss的导通电压。可以设置单独的信号，或者可以一起使用诸如感测信号sen或控制信号smp之类的信号作为第五晶体管t5的控制信号ctr。第五晶体管t5可以在发光步骤中导通，但是其他时段可以根据需要被选择性地中断。
[0175]
图17示出了驱动图16的子像素sp的方法的示例。
[0176]
参照图17，驱动图16的子像素sp2的驱动方法包括初始化步骤s310、采样步骤s320、数据写入步骤s330和发光步骤s340。
[0177]
初始化步骤s310、采样步骤s320、数据写入步骤s330和发光步骤s340与参照图4描述的初始化步骤s110和采样步骤s120、以及数据写入步骤s130和发光步骤s140基本相同。
[0178]
在发光步骤s340中，驱动晶体管drt和有机发光二极管oled被电分离，然后在有机发光二极管oled发光的发光步骤s340中被电连接。即，由于第五晶体管t5在发光步骤s340中导通，所以可将第二节点n2的初始化电压vini设置为等于或大于基础电压vss的导通电压。
[0179]
图18是根据另一实施例的子像素sp的电路图。
[0180]
参照图18，根据另一实施例的子像素sp3与根据参照图2描述的实施例的子像素sp的基本相同之处在于，其包括有机发光二极管oled、用于驱动有机发光二极管oled的驱动晶体管drt、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第一存储电容器cst和第二存储电容器cb。
[0181]
根据另一实施例的子像素sp3与根据参照图16描述的实施例的子像素sp2的电路结构相同，除了其还包括在驱动晶体管drt的第二节点n2与数据线dl之间的第六晶体管t6，并且晶体管t6的栅极节点电连接到第一晶体管t1的栅极节点。
[0182]
即，它可以具有包括七个晶体管和两个电容器的7t2c结构。
[0183]
即，在采样的f模式期间，将数据电压vdata施加到第一节点n1和第二节点n2，并且通过第二节点n2的电压的波动将采样电压vsen充入第二存储电容器cb中。
[0184]
即使数据电压vdata在采样期间波动，它也不影响采样，因此对采样时间没有限制。
[0185]
图19示出了驱动图18的子像素sp的方法的示例。
[0186]
参照图19，驱动图18的子像素sp3的驱动方法包括初始化步骤s410、采样步骤s420、数据写入步骤s430和发光步骤s440。
[0187]
初始化步骤s410、采样步骤s420、数据写入步骤s430和发光步骤s440与参照图4描述的初始化步骤s110、采样步骤s120、数据写入步骤s130和发光步骤s140基本相同。
[0188]
然而，由于第五晶体管t5在发光步骤s440中导通，所以将驱动晶体管drt的第二节点n2的初始化电压设置为大于或等于基础电压vss的导通电压。在采样步骤s420的f模式期间，将参考电压vref和初始化电压vini施加到第一节点n1和第二节点n2，并且可通过第二节点n2的电压的波动而在第二存储电容器cb中形成采样电压vsen。
[0189]
根据上述实施例的子像素sp、sp1、sp2和sp3具有以下效果。
[0190]
1.如上所述，根据实施例的子像素sp、sp1、sp2和sp3将数据写入通道和采样通道分开。因此，在采样步骤中，使用具有大电导率的f模式执行快速采样，在f模式中驱动晶体管drt通过在第二存储电容器cb中形成的采样电压来操作。在数据写入步骤中，通过使用具有小电导率的s模式，可以增加屏幕上显示的灰度电压裕度。
[0191]
2.当在采样步骤中通过扩展驱动晶体管drt的阈值电压vth的裕度而得到的参考电压vref和初始化电压vref-vini之间的差为负使得阈值电压vth可为负时，可以对其进行采样。
[0192]
3.由于在采样步骤期间驱动晶体管drt的源极电压固定，所以可以消除由于采样之后源极电压或电势的差异而引起的稳定偏差。
[0193]
4.如图4等所示，在采样操作期间，第一栅极节点可以暂时与数据电压分离，使得采样时间可以增加到1h(一个水平时段)或更多。
[0194]
已经呈现了以上描述以使得本领域的任何技术人员能够做出和使用本公开内容的技术构思，并且已经在特定应用及其要求的上下文中提供了以上描述。对所描述的实施例的各种修改、添加和替换对于本领域技术人员将是显而易见的，并且在不脱离本公开内容的精神和范围的情况下，本文所定义的一般性原理可以应用于其他实施例和应用。上述描述和附图仅出于说明的目的提供了本公开内容的技术构思的示例。即，所公开的实施例旨在说明本公开内容的技术构思的范围。因此，本公开内容的范围不限于所示的实施例，而是应被赋予与权利要求一致的最宽范围。本公开内容的保护范围应当基于所附权利要求来解释，并且在其等同方案的范围内的所有技术构思应当被解释为包括在本公开内容的范围内。
[0195]
上述各种实施例可以组合以提供另外的实施例。本说明书中提及的和/或申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物均以其全文通过引用的方式并入本文。如果需要，可以修改实施例的各方面以采用各种专利、申请和出版物的概念来提供另外的实施例。
[0196]
根据以上详细描述，可以对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求中公开的具体实施例，而应被解释为包括所有可能的实施例以及这些权利要求享有权利的等同方案的全部范围。因此，权利要求不受本公开内容的限制。