一种带隙基准核心电路、带隙基准源和半导体存储器的制作方法

1.本公开涉及但不限于一种带隙基准核心电路、带隙基准源和半导体存储器。


背景技术：

2.带隙基准(bandgap voltage reference)，常简称为bandgap，是利用一个具有正温度系数的电压与具有负温度系数的电压按一定比例相加，使二者温度系数相互抵消，得到与温度无关的基准电压，约为1.25v。因为该基准电压与硅的带隙电压差不多，因而称为带隙基准。
3.传统的带隙基准源，其输出的基准电压不可调，限制了其使用范围；并且，其电流镜存在匹配误差，影响其性能。


技术实现要素：

4.有鉴于此，本公开实施例提供了一种带隙基准核心电路、带隙基准源和半导体存储器，能够调整输出的基准电压，扩大使用范围。
5.本公开实施例的技术方案是这样实现的：
6.本公开实施例提供一种带隙基准核心电路，其特征在于，所述带隙基准核心电路包括：生成单元、第一分压单元和第二分压单元；其中，
7.所述生成单元，用于生成正温度系数电压和负温度系数电压；以及，基于所述正温度系数电压和所述负温度系数电压，得到正温度系数电流和负温度系数电流；
8.所述第一分压单元，分别连接所述生成单元和所述第二分压单元，用于基于所述正温度系数电流和所述负温度系数电流，生成初始电流；
9.所述第二分压单元，用于基于所述初始电流确定基准电压；所述第一分压单元和所述第二分压单元影响所述基准电压的分压比例；所述基准电压具有一阶零温漂系数。
10.上述方案中，所述第一分压单元包括：第一电阻和第二电阻；
11.所述第一电阻的第一端连接所述第二电阻的第一端；
12.所述第一电阻的第二端和所述第二电阻的第二端分别连接所述生成单元。
13.上述方案中，所述第一电阻的阻值与所述第二电阻的阻值之比为1:1。
14.上述方案中，所述第一分压单元还包括：mos管；
15.所述mos管的栅极连接所述生成单元；
16.所述mos管的第一源漏极连接电源端；
17.所述第一电阻的第一端和所述第二电阻的第一端，通过所述第二分压单元连接到所述mos管的第二源漏极。
18.上述方案中，所述第二分压单元包括：第三电阻；
19.所述第三电阻的第一端连接所述mos管的第二源漏极；
20.所述第一电阻的第一端和所述第二电阻的第一端均连接所述第三电阻的第二端。
21.上述方案中，所述生成单元包括：限压子单元、电压生成子单元和分流子单元；
22.所述电压生成子单元和所述分流子单元均连接所述限压子单元；其中，
23.所述限压子单元，用于提供第一钳位电压和第二钳位电压；所述第一钳位电压与所述第二钳位电压相等；
24.所述电压生成子单元，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压和所述负温度系数电压；以及，基于所述正温度系数电压得到所述正温度系数电流；
25.所述分流子单元，用于基于所述负温度系数电压得到所述负温度系数电流。
26.上述方案中，所述限压子单元包括：运算放大器；
27.所述运算放大器的反相输入端提供所述第一钳位电压；
28.所述运算放大器的同相输入端提供所述第二钳位电压。
29.上述方案中，所述分流子单元包括：第四电阻和第五电阻；
30.所述第四电阻的第一端连接所述运算放大器的反相输入端；
31.所述第五电阻的第一端连接所述运算放大器的同相输入端；
32.所述第四电阻的第二端和所述第五电阻的第二端均连接接地端。
33.上述方案中，所述电压生成子单元包括：第六电阻；
34.所述第六电阻的第一端连接所述运算放大器的同相输入端。
35.上述方案中，所述电压生成子单元还包括：第一bjt管和至少一个第二bjt管；
36.所述第一bjt管和所述至少一个第二bjt管，用于基于所述第一钳位电压和所述第二钳位电压生成所述正温度系数电压；所述正温度系数电压施加于所述第六电阻的两端；
37.所述第一bjt管，还用于基于所述第一钳位电压生成所述负温度系数电压。
38.上述方案中，所述第一bjt管的第一极连接所述运算放大器的反相输入端，接收所述第一钳位电压；所述至少一个第二bjt管的第一极通过所述第六电阻连接到所述运算放大器的同相输入端，接收所述第二钳位电压；所述第一极为发射极或集电极；
39.所述第一bjt管的基极和第二极，以及所述至少一个第二bjt管的基极和第二极均连接接地端；所述第二极为集电极或发射极。
40.上述方案中，所述第一bjt管的个数与所述至少一个第二bjt管的个数之比为1:n；n大于等于1。
41.上述方案中，所述至少一个第二bjt管的个数为1；所述第一bjt管的发射极截面积与所述至少一个第二bjt管的发射极截面积之比为1:n；n大于等于1。
42.本公开实施例还提供一种带隙基准源，所述带隙基准源包括上述方案中的带隙基准核心电路。
43.本公开实施例还提供一种半导体存储器，包括上述方案中的半导体结构。
44.上述方案中，所述半导体存储器至少包括动态随机存取存储器dram。
45.由此可见，本公开实施例提供了一种带隙基准核心电路、带隙基准源和半导体存储器，包括了：生成单元、第一分压单元和第二分压单元；其中，生成单元用于生成正温度系数电压和负温度系数电压；以及，基于正温度系数电压和负温度系数电压，得到正温度系数电流和负温度系数电流；第一分压单元分别连接生成单元和第二分压单元，用于基于正温度系数电流和负温度系数电流，生成初始电流；第二分压单元则影响基准电压的分压比例，用于基于初始电流确定基准电压；基准电压具有一阶零温漂系数。由于第一分压单元和第
二分压单元影响基准电压的分压比例，因此，通过调节第一分压单元和第二分压单元，可以调节基准电压，使基准电压vref不仅限于1.2v。相比于传统带隙基准源，本公开实施例输出的基准电压大于1.2v，扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
附图说明
46.图1是本公开实施例提供的一种带隙基准核心电路的结构示意图一；
47.图2是本公开实施例提供的一种带隙基准核心电路的结构示意图二；
48.图3是本公开实施例提供的一种带隙基准核心电路的结构示意图三；
49.图4是本公开实施例提供的一种带隙基准核心电路的结构示意图四；
50.图5是本公开实施例提供的一种带隙基准核心电路的结构示意图五；
51.图6是本公开实施例提供的一种带隙基准核心电路的分析示意图一；
52.图7是本公开实施例提供的一种带隙基准核心电路的分析示意图二；
53.图8是本公开实施例提供的一种带隙基准核心电路的结构示意图六；
54.图9是本公开实施例提供的一种带隙基准源的结构示意图；
55.图10是本公开实施例提供的一种半导体存储器的结构示意图。
具体实施方式
56.为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
57.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
58.如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
59.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
60.传统的带隙基准源，其输出电压只能为1.2v，输入电压必须高于1.4v，其输出电压不可调，因此，不适合在需要输出低于或高于1.2v的情况下使用。同时，传统的带隙基准源的电流镜由晶体管构成，然而，晶体管的结构较为复杂，在制造过程中难以精确控制电特性，因此，传统的带隙基准源的电流镜容易存在匹配误差，影响其性能。
61.图1是本公开实施例提供的一种带隙基准核心电路的结构示意图，如图1所示，本公开实施例提供了一种带隙基准核心电路10，包括：生成单元101、第一分压单元102和第二分压单元103；其中：
62.生成单元101，用于生成正温度系数电压和负温度系数电压；以及，基于正温度系
数电压和负温度系数电压，得到正温度系数电流和负温度系数电流；
63.第一分压单元102，分别连接生成单元101和第二分压单元103，用于基于正温度系数电流和负温度系数电流，生成初始电流i1；
64.第二分压单元103，用于基于初始电流i1确定基准电压vref；第一分压单元102和第二分压单元103影响基准电压vref的分压比例；基准电压vref具有一阶零温漂系数。
65.本公开实施例中，第一分压单元102还连接电源端vdd，生产单元101还连接接地端gnd。
66.生成单元101所生成的正温度系数电流与温度正相关，温度越高，其数值越大；生成单元101所生成的负温度系数电流与温度负相关，温度越高，其数值越小。基准电压vref则抵消了正负温度系数，具有一阶零温漂系数，即基准电压-温度函数的一阶项系数为零。
67.第二分压单元103连接于基准电压vref的输出端。第一分压单元102和第二分压单元103能够影响基准电压vref的分压比例。因此，通过调节第一分压单元102和第二分压单元103，可以调节基准电压vref。
68.可以理解的是，由于第二分压单元103影响基准电压vref的分压比例，因此，通过调节第一分压单元102和第二分压单元103，可以调节基准电压vref，使基准电压vref不仅限于1.2v。相比于传统带隙基准源，本公开实施例输出的基准电压大于1.2v，扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
69.在本公开的一些实施例中，如图2所示，第一分压单元102包括：第一电阻r1和第二电阻r2；带隙基准核心电路10还包括电流源104；电流源104包括：mos管(metal-oxide-semiconductor field-effect transistor，金属-氧化物-半导体场效应晶体管)m1；其中：
70.mos管m1的栅极连接生成单元101，mos管m1的第一源漏极连接电源端vdd。第一电阻r1的第一端连接第二电阻r2的第一端，并通过第二分压单元103连接到mos管m1的第二源漏极。第一电阻r1的第二端和第二电阻r2的第二端分别连接生成单元101。
71.本公开实施例中，第一电阻r1的阻值与第二电阻r2的阻值之比可以为1:1，即r1＝r2；此时，由于第一电阻r1和第二电阻r2阻值相等，第一电阻r1上的电流i2与第二电阻r2上的电流i3相等，即i2＝i3。则初始电流i1满足：
72.i1＝i2 i3＝2i3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)。
73.需要说明的是，图2示例出的mos管m1为pmos管，其第一源漏极连接电源端vdd，栅极电压小于第一源漏极电压(在电路中，电源端vdd电压最高，其他位置均有不同程度的压降)，因此，其栅极-源极电压vgs小于0，且能够达到pmos管的开启电压。从而，mos管m1能够导通。
74.mos管也可以为nmos管，带隙基准核心电路可以进行对应的调整变换，如将pmos管第一源漏极所连接的对象由电源端vdd调整为接地端gnd。上述变换都应视为在本公开的保护范围之内。
75.可以理解的是，采用第一电阻r1和第二电阻r2来构成第一分压单元102，可以精确控制电特性，利用相等的电阻，使得第一电阻r1上的电流i2与第二电阻r2上的电流i3相等。从而能够消除传统带隙基准源中存在的镜像误差，提高性能。
76.在本公开的一些实施例中，如图3所示，第二分压单元103包括：第三电阻r3；其中：
77.第三电阻r3的第一端连接mos管m1的第二源漏极，第一电阻r1的第一端和第二电
阻r2的第一端均连接第三电阻r3的第二端。
78.本公开实施例中，基准电压vref可由第二电阻r2的第二端的电势v0，累加第二电阻r2两端的电压和第三电阻r3两端的电压而得到，也即，基准电压vref满足：
79.vref＝v0 i3*r2 i1*r3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)；
80.也就是说，第二电阻r2两端的电压和第三电阻r3两端的电压，可构成基准电压vref的一部分，从而对基准电压vref产生影响。
81.可以理解的是，由于第二电阻r2两端的电压和第三电阻r3两端的电压构成了基准电压vref的一部分，因此，通过调节第二电阻r2和第三电阻r3，可以调节基准电压vref，使基准电压vref不仅限于1.2v。相比于传统带隙基准源，本公开实施例输出的基准电压大于1.2v,扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
82.在本公开的一些实施例中，如图4所示，生成单元101包括：分流子单元105、限压子单元106和电压生成子单元107；电压生成子单元107和分流子单元105均连接限压子单元106；其中：
83.限压子单元106，用于提供第一钳位电压va和第二钳位电压vb；第一钳位电压va与第二钳位电压vb相等；
84.电压生成子单元107，用于基于第一钳位电压va和第二钳位电压vb生成正温度系数电压和负温度系数电压；以及，基于正温度系数电压得到正温度系数电流；
85.分流子单元105，用于基于负温度系数电压得到负温度系数电流。
86.本公开实施例中，限压子单元106提供固定的电压，即第一钳位电压va和第二钳位电压vb。电压生成子单元107则基于第一钳位电压va和第二钳位电压vb生成正温度系数电压和负温度系数电压。基于正温度系数电压，电压生成子单元107可以生成正温度系数电流i4。基于负温度系数电压，分流子单元105可以生成负温度系数电流i5。
87.正温度系数电流i4和负温度系数电流i5之和为电流i3，而电流i3与初始电流i1存在比例关系，该比例关系的大小可通过调整第一分压单元102来进行控制。因此，通过调整电压生成子单元107和分流子单元105，可以调节正温度系数电流i4和负温度系数电流i5、乃至初始电流i1，进而，可以调节基准电压vref。
88.可以理解的是，在限压子单元将钳位电压固定的情况下，通过电压生成子单元和分流子单元，可以调节输出的基准电压，使输出的基准电压不仅限于1.2v。相比于传统带隙基准源，本公开实施例扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
89.在本公开的一些实施例中，如图5所示，限压子单元106包括：运算放大器a；分流子单元105包括：第四电阻r4和第五电阻r5；电压生成子单元107包括：第一bjt管(bipolar junction transistor，双极结型晶体管)q1、至少一个第二bjt管q2和第六电阻r6；其中：
90.第四电阻r4的第一端连接运算放大器a的反相输入端，第五电阻r5的第一端连接运算放大器a的同相输入端，第四电阻r4的第二端和第五电阻r5的第二端均连接接地端gnd；
91.第一bjt管q1的发射极连接运算放大器a的反相输入端，至少一个第二bjt管q2的发射极通过第六电阻r6连接到运算放大器a的同相输入端；第一bjt管q1的基极和集电极，以及至少一个第二bjt管q2的基极和集电极均连接接地端gnd。
92.运算放大器的a反相输入端提供第一钳位电压va，运算放大器的a同相输入端提供
第二钳位电压vb。第一bjt管q1的发射极接收第一钳位电压va，至少一个第二bjt管q2的发射极接收第二钳位电压vb。第一bjt管q1和至少一个第二bjt管q2，可以基于第一钳位电压va和第二钳位电压vb生成正温度系数电压δv
be
；正温度系数电压δv
be
施加于第六电阻r6的两端。第一bjt管q1，还可以基于第一钳位电压va生成负温度系数电压v
be
；v
be
为第一bjt管q1的基极-发射极电压，施加于第四电阻r4的两端。
93.需要说明的是，图5示例出的第一bjt管q1和至少一个第二bjt管q2均为pnp型bjt管。第一bjt管和至少一个第二bjt管也可以均为npn型bjt管，带隙基准核心电路可以进行对应的调整变换，如将pnp型bjt管发射极所连接的对象连接在npn型bjt管的集电极，将pnp型bjt管集电极所连接的对象连接在npn型bjt管的发射极。上述变换都应视为在本公开的保护范围之内。
94.需要说明的是，bjt管可以生成与温度有关的电压。以单个bjt管为例，如图6所示，bjt管qa的发射极连接vcc，基极和集电极均接地。则对于bjt管qa，存在下式：
[0095][0096][0097][0098]
上式(3)、(4)和(5)中，v
be1
为bjt管qa的基极-发射极电压，t为环境温度，v
t
为正温度系数电压，ic为bjt管qa的集电极电流，is为bjt管qa的饱和电流，eg＝1.12ev为bjt管qa的禁带宽度，q为电荷量，其余各值为常数。其中，v
t
为正温度系数电压，其满足：
[0099][0100][0101]
根据不同的条件，v
be1
可以为正温度系数电压或者负温度系数电压。例如，当m＝-1.5，v
be1
＝750mv，t＝300k时，v
be1
的温度系数约为-1.5mv/k，即，此时v
be1
为负温度系数电压。
[0102]
而当多个bjt管共同作用时，如图7所示，bjt管qb和bjt管qc的发射极均连接vcc，基极和集电极均接地，δv
be1
为bjt管qb的发射极和bjt管qc的发射极之间的电压差。则存在下式：
[0103][0104]
上式(8)中，v
be2
和v
be3
分别为bjt管qb和bjt管qc的基极-发射极电压，t为环境温度，v
t
为正温度系数电压，i
c2
和i
c3
分别为bjt管qb和bjt管qc的集电极电流，i
es2
和i
es3
分别为
bjt管qb和bjt管qc的饱和电流。
[0105]
则可求得，δv
be1
与v
t
的系数α为：
[0106][0107]
由上式(9)可知，当时，α》0，此时，δv
be1
为正温度系数电压。也即是说，控制bjt管qb和bjt管qc的电特性，可以生成正温度系数电压δv
be1
。
[0108]
在本公开实施例中，结合上式(3)～(9)的推导过程，参考图5，控制第一bjt管q1和至少一个第二bjt管q2的电特性，使得其的发射极之间的电压差δv
be
为正温度系数电压。又由于va＝vb，因此，第六电阻r6两端的电压差同样是δv
be
，即正温度系数电压δv
be
施加于第六电阻r6的两端。
[0109]
同时，控制q1的相关条件，使得其基极-发射极电压v
be
为负温度系数电压。则负温度系数电压v
be
施加于第四电阻r4的两端。又由于va＝vb，则v
be
同样施加于第五电阻r5的两端。
[0110]
因此，i4＝δv
be
/r6，i5＝v
be
/r5，i3＝i4 i5＝(δv
be
/r6 v
be
/r5)。
[0111]
本公开实施例中，第一bjt管q1的个数与至少一个第二bjt管q2的个数之比可以为1:n，n大于等于1；n个至少一个第二bjt管q2的发射极均通过第六电阻r6连接到运算放大器a的同相输入端，n个至少一个第二bjt管q2的基极和集电极均连接接地端gnd。或者，至少一个第二bjt管q2的个数为1，而第一bjt管q1的发射极截面积与至少一个第二bjt管q2的发射极截面积之比为1:n，n大于等于1。这两种情况下，δv
be
可表示为inn*v
t
，其中，v
t
为正温度系数电压；则电流i3满足：
[0112][0113]
可以理解的是，通过控制第一bjt管q1、至少一个第二bjt管q2、第六电阻r6、第四电阻r4和第五电阻r5，可以控制正温度系数电压δv
be
和负温度系数电压v
be
，进而控制电流i3的大小。而i3影响初始电流i1，进而影响输出的基准电压vref。这样，可以调节输出的基准电压，使基准电压不仅限于1.2v。相比于传统带隙基准源，本公开实施例输出的基准电压大于1.2v,扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
[0114]
在本公开的一些实施例中，如图8所示，第一电阻r1的第二端连接运算放大器a的反相输入端，并连接到第四电阻r4的第一端和第一bjt管q1的发射极，以传输电流i2。第二电阻r2的第二端连接运算放大器a的同相输入端，并连接到第六电阻r6的第一端和第五电阻r5的第一端，以传输电流i3。mos管m1的第二源漏极连接第三电阻r3的第一端，以传输初始电流i1。第一电阻r1和第二电阻r2的电阻值相等。
[0115]
在本公开实施例中，参考上式(1)、(2)和(10)，则有：
[0116][0117]
对上式(11)化简后可得到：
[0118][0119]
上式(12)中，v
t
为正温度系数电压，v
be
为负温度系数电压，调节v
t
和v
be
的值，则可以相互抵消，得到一阶零温漂系数的vref。
[0120]
本公开实施例中，通过控制第一bjt管q1和至少一个第二bjt管q2，可以控制负温度系数电压v
be
和正温度系数电压inn*v
t
；通过控制第一电阻r1至第五电阻r5的阻值，则可以控制式中其他系数。这样，便完成了对基准电压vref的调节。
[0121]
可以理解的是，通过控制各个器件，将正负温度系数电压相互抵消，输出具有一阶零温漂系数的基准电压vref。同时，通过控制各个器件，可以调节输出的基准电压，使其不仅限于1.2v。相比于传统带隙基准源，本公开实施例输出的基准电压大于1.2v,扩大了所输出的基准电压的范围，即扩大了带隙基准源的使用范围。
[0122]
本公开实施例还提供了一种带隙基准源80，如图9所示，带隙基准源80包括了前述实施例的带隙基准核心电路10，从而输出的基准电压不仅限于1.2v。带隙基准源80相比于传统带隙基准源，输出的基准电压大于1.2v，具有更大的使用范围，可以在需要输出大于1.2v的情况下使用。
[0123]
本公开实施例还提供了一种半导体存储器90，如图10所示，半导体存储器90包括带隙基准源80。
[0124]
在本公开的一些实施例中，图10示出的半导体存储器90至少包括动态随机存取存储器dram。
[0125]
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0126]
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
[0127]
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。