一种能够防止工艺缺陷造成漏电的半导体器件的制作方法

1.本实用新型涉及一种半导体器件，尤其涉及一种能够防止工艺缺陷造成漏电的半导体器件。


背景技术：

2.现有的平面绝缘栅双极型晶体管中，芯片本体1元胞源区的多晶硅栅4上开设有用于连接发射极金属9与发射区的接触孔，接触孔的内壁设有绝缘介质层。芯片表面的发射极金属通过接触孔内的金属与芯片本体内的发射区连接。由于加工车间内工艺环境的不可控性，元胞在制备的过程中经常会出现缺陷掉落于晶圆表面的现象。当缺陷落在多晶硅版图的开孔中时，会造成对多晶硅刻蚀的失败。而后续接触孔版图的同一位置处正常开孔时，接触孔的底端便停留于作为栅极的多晶硅表面。此时发射极金属通过接触孔内的金属与多晶硅栅极短接，从而使得器件的栅源短路，造成器件失效。


技术实现要素：

3.为解决上述技术问题，本实用新型的目的是提供一种能够防止工艺缺陷造成漏电的半导体器件。
4.本实用新型的能够防止工艺缺陷造成漏电的半导体器件，包括元胞区及栅电极区，元胞区包括设置于芯片本体表面的场氧层，所述场氧层的表面开设有多个容纳槽，芯片本体的上方设有位于场氧层表面及容纳槽内壁的多晶硅栅，所述容纳槽内还设有位于多晶硅栅上方的阻止层。
5.本实用新型的能够防止工艺缺陷造成漏电的半导体器件，其芯片本体的表面设置有场氧层刻蚀形成的容纳槽，场氧层表面及容纳槽内壁上设置多晶硅栅，容纳槽内还设置有位于多晶硅栅上方的阻止层。当缺陷落入多晶硅版图的孔内导致多晶硅未被刻蚀时，其上方的阻止层与其同时保留。由于阻止层的存在，接触孔内与发射极金属连接的金属将不能与多晶硅栅连接，从而防止栅源短接造成的器件失效。
6.进一步的，本实用新型的能够防止工艺缺陷造成漏电的半导体器件，所述阻止层的中部设有从阻止层表面延伸至芯片本体表面的穿孔，多晶硅栅、阻止层的表面及穿孔的内壁上均设有绝缘介质层，穿孔内设有从绝缘绝缘介质层表面延伸至芯片本体内发射区的接触孔，绝缘介质层的上方设有与发射区连接的发射极金属。
7.进一步的，本实用新型的能够防止工艺缺陷造成漏电的半导体器件，所述阻止层由二氧化硅制成。
8.进一步的，本实用新型的能够防止工艺缺陷造成漏电的半导体器件，所述阻止层由氮化硅制成。
9.进一步的，本实用新型的能够防止工艺缺陷造成漏电的半导体器件，所述容纳槽为截面为矩形或圆形的槽。
10.进一步的，阻止层通过cmp工艺使其表面与场氧层上的多晶硅保持齐平。
11.将阻止层表面与场氧层上的多晶硅保持齐平以便与器件的栅极相连。
12.综上，该能够防止工艺缺陷造成漏电的半导体器件在多晶硅表面引入了阻止层。因为阻止层的存在，当发生多晶硅刻蚀孔缺陷时，开孔处的多晶硅与阻止层将同时保留下来，其能够阻止后续的发射极接触孔刻蚀深入到多晶硅上，这样就避免了可能的栅源短路，同时在元胞中保留的部分场氧，有利于改善多晶栅中心区域的高电场击穿问题，同时也有效的降低了器件的米勒电容。此外，该半导体器件的制备不会引入额外的光刻版及制程，很好的控制了工艺成本。
13.上述说明仅是本实用新型技术方案的概述，为了能够更清楚地了解本实用新型的技术手段，并依照说明书的内容予以具体实施，以下以本实用新型的实施例对其进行详细说明。
附图说明
14.图1是现有平面绝缘栅双极型晶体管元胞区的剖视图；
15.图2是现有的栅源短接的平面绝缘栅双极型晶体管的剖视图；
16.图3是半导体器件的剖视图；
17.图4是半导体器件中栅氧层及多晶硅栅的位置示意图；
18.图5是半导体器件中阻止层及其中穿孔位置的示意图；
19.图6是半导体器件中绝缘介质层位置示意图；
20.图7是半导体器件中接触孔位置示意图；
21.图8是半导体器件有源区的剖视图；
22.图9是制备过程中落入缺陷后的半导体器件剖视图。
23.其中，芯片本体1，场氧层2，容纳槽3，多晶硅栅4，阻止层5，穿孔6，绝缘介质层7，接触孔8，发射极金属9，发射区10。
具体实施方式
24.下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
25.实施例一：
26.参见图2至9，本实施例的能够防止工艺缺陷造成漏电的半导体器件，包括元胞区及栅电极区，元胞区包括设置于芯片本体1表面的场氧层2，场氧层的表面开设有多个容纳槽3，芯片本体的上方设有位于场氧层表面及容纳槽内壁的多晶硅栅4，容纳槽内还设有位于多晶硅栅上方的阻止层5。
27.本实用新型的能够防止工艺缺陷造成漏电的半导体器件，其芯片本体的表面设置有场氧层刻蚀形成的容纳槽，场氧层表面及容纳槽内壁上设置多晶硅栅，容纳槽内还设置有位于多晶硅栅上方的阻止层。当缺陷落入多晶硅版图的孔内导致多晶硅未被刻蚀时，其上方的阻止层与其同时保留。由于阻止层的存在，接触孔内与发射极金属连接的金属将不能与多晶硅栅连接，从而防止防止栅源短接造成的器件失效。
28.其中，阻止层可由二氧化硅或氮化硅制成，同时，加工时以多晶硅栅为停止层进行cmp工艺，保证位于场氧层上的多晶硅表面没有阻止层，以便与器件的栅极相连，以解决栅
极开路问题。
29.作为优选，本实施例的能够防止工艺缺陷造成漏电的半导体器件，阻止层的中部设有从阻止层表面延伸至芯片本体表面的穿孔6，多晶硅栅、阻止层的表面及穿孔的内壁上均设有绝缘介质层7，穿孔内设有从绝缘绝缘介质层表面延伸至芯片本体内发射区的接触孔8，绝缘介质层的上方设有与发射区10连接的发射极金属9。
30.作为优选，本实施例的能够防止工艺缺陷造成漏电的半导体器件，阻止层由二氧化硅制成。
31.作为优选，本实施例的能够防止工艺缺陷造成漏电的半导体器件，阻止层由氮化硅制成。
32.作为优选，本实施例的能够防止工艺缺陷造成漏电的半导体器件，容纳槽为截面为矩形或圆形的槽。
33.以下为该半导体器件的具体制备方法。
34.在芯片本体，即硅片表面生长厚度约1um的场氧层，利用有源区光刻版对
35.场氧层进行刻蚀，保留元胞中部分场氧，并刻蚀出容纳槽，本实施例中，容纳槽为矩形或圆形槽，以形成多晶硅台阶；
36.在容纳槽内生长约1um的阻止层，这个阻止层可以是二氧化硅或氮化
37.硅层，并以多晶硅为停止层进行cmp工艺；
38.正常刻蚀开多晶硅及其上方的阻止层，以在容纳槽的中部形成底部延伸至发射区的穿孔，并在阻止层上方生长绝缘介质层；
39.正常形成接触孔刻蚀，并在接触孔内填充金属，并刻蚀形成发射极金属pad。
40.如果缺陷颗粒的存在而导致多晶硅没有被刻蚀开即意味着阻止层也同时被保留，阻止层能够防止ct刻蚀后，发射极金属和栅极短接，即防止栅源短路。
41.该半导体器件的制备方法，通过在多晶硅表面引入阻止层解决了缺陷造成的栅源短路问题，具体来说，因为刻蚀阻止层的存在，当发生多晶硅刻蚀孔处具有缺陷时，开孔处的多晶硅与阻止层将同时保留下来，阻止层的能够阻止后续发射极接触孔刻蚀深入到多晶硅上，这样就避免了可能的栅源短路。
42.由于阻止层的存在同时也会阻止栅极接触孔深入到多晶硅上，这时候就会发生栅极的开路失效，本半导体器件用多晶硅作为停止层结合cmp工艺将场氧上的多晶硅表面的阻止层去除，很好的解决了这个问题，而且这一工艺不必引入多余的光刻步骤，节省了成本。
43.以上仅是本实用新型优选的实施方式，用于辅助本领域技术人员实现相应的技术方案，而并不用于限制本实用新型的保护范围，本实用新型的保护范围由所附权利要求限定。应当指出，对于本领域的普通技术人员来说，在本实用新型的技术方案基础上，可做出若干与其等同的改进和变型，这些改进和变型也应视为本实用新型的保护范围。同时，应当理解，虽然本说明书按照上述实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。