W波段大规模圆口径高效率SIW缝隙阵列天线

w波段大规模圆口径高效率siw缝隙阵列天线
技术领域
1.本发明属于毫米波阵列天线技术领域，具体为一种w波段大规模圆口径高效率siw 缝隙阵列天线。


背景技术：

2.毫米波段的电磁波在大气窗口(35ghz、94ghz、140ghz、220ghz)频点附近传播时具有反射小、衰减小、散射小等特点，并且面对频谱资源相对紧张的今天，目前对于相关频率的毫米波系统的研究就尤为重要，此类系统需要低成本、高效率、高增益的毫米波天线，对于一些特殊的应用往往还需要圆口径的天线阵面设计。
3.针对于94ghz即w波段的天线来说，如何实现高效率和低成本的设计至关重要。波导缝隙阵列天线因低损耗、效率高等优势是w波段天线设计的常用天线种类之一，但常规采用串馈结构的波导缝隙天线在设计大规模阵列时带宽过窄。与传统的波导缝隙阵列类似，间隙波导缝隙天线也具有效率高、损耗低的优点，且由于并馈网络的设计使其可以获得更宽的阻抗带宽，但间隙波导结构复杂，在毫米波段会导致加工难度大、成本高的缺点。反射阵天线无需馈电网络，具有成本低、损耗低、易于实现高增益的特点，但其体积过大，不适用于小型化的设计要求。微带天线具有低剖面、低成本的优点被广泛应用于各种天线设计中，但微带结构在毫米波段尤其是w波段的损耗太大，难以实现高效率。
4.siw结合了平面线结构和非平面波导的优点，siw低剖面、低成本、易于集成和低损耗的特点使其在毫米波段具有很大的应用前景。目前针对毫米波段siw阵列天线的研究多集中于利用并馈网络的结构设计siw阵列，这种结构可以很好地增加天线带宽，但在毫米波段随着阵列尺寸的增加损耗逐渐增大，导致天线效率降低，且不适用于圆口径的天线阵面设计。目前也有利用siw高次模的设计来减少馈电损耗提高效率，但这种方法随着模次越高带宽越窄，难以实现大规模阵列设计。
5.因此现有的w波段阵列天线技术在设计大规模阵列时难以同时实现高效率、圆口径、低成本及较宽的带宽，难以满足某些w波段毫米波系统的需求。


技术实现要素：

6.本发明的目的在于提供一种w波段大规模圆口径高效率siw缝隙阵列天线，用于解决现有技术在设计大规模w波段毫米波阵列天线时难以同时满足高效率、圆口径、低成本及较宽带宽的不足。
7.实现本发明目的的技术方案为：一种w波段大规模圆口径高效率siw缝隙阵列天线，包括pcb板以及设置在pcb板上的馈电波导，所述pcb板的上层为辐射缝隙层，所述辐射缝隙层为金属覆层，并在金属覆层蚀刻出若干个呈矩阵形式排布的辐射缝隙作为阵列天线的辐射单元，沿辐射缝隙延展方向作为行，在每行辐射缝隙两侧设置贯穿 pcb板的金属通孔，构成siw；pcb板的中间层为介质基板；pcb板的下层为耦合缝隙层，所述耦合缝隙层为金属覆层，并在金属覆层蚀刻出多个耦合缝隙将底部馈电波导的能量耦合进每行siw。
8.优选地，所述馈电波导以耦合缝隙层作为其上波导壁。
9.优选地，所述馈电波导为金属腔体结构。
10.优选地，每行siw的宽度相等，均等于耦合波导的波导波长。
11.优选地，天线阵面划分为4个关于阵面几何中心位置中心对称的区域，由馈电波导为每个区域进行馈电。
12.优选地，所述馈电波导包括波导弯角、多个一分二波导功分器，从波导弯角输入的能量经多个一分二波导功分器分路为4个末级并联波导，4个末级并联波导通过耦合缝隙层的耦合缝隙耦合到每个区域的每行siw中。
13.优选地，各行siw所获得的功率比等于各行siw上辐射缝隙的数量比，siw获得的功率大小由耦合缝隙沿其所在波导的纵向中轴线向外的旋转角度决定，所需获得的功率比越大，旋转角度越大，耦合缝隙的长度为在耦合缝隙旋转角度下的谐振长度。
14.优选地，每条耦合缝隙两侧分配的能量比等于左右两边辐射缝隙的数量比，通过在耦合缝隙的一侧加载偏置金属通孔的方式，实现耦合缝隙左右两边的能量的不等分配，功分比例的大小由偏置金属通孔的偏置距离决定，偏置距离越大，实现的功分比越大。
15.优选地，每个一分二波导功分器中间加载有功分隔片。
16.优选地，各区域最后一级波导分支之间错开一个波导波长的距离避免重叠并保证馈电相位相同。
17.本发明与现有技术相比，其显著优点：
18.1、将圆口径大规模阵列进行分区，各区域分别由底部并联馈电波导进行馈电，保证在进行大规模阵列设计时获得更宽的带宽。
19.2、利用在siw上加载偏置金属通孔的方法，设计了一种耦合不等功分器，可以将耦合缝隙馈入的能量通过偏置金属通孔的加载进行不等功分，解决了圆口径分区设计中siw上的功率分配问题，且这种设计不占用阵列空间，使天线可以获得更高的口径效率。
20.3、馈电波导的上金属壁共用siw底部的金属覆层，耦合缝隙蚀刻在金属覆层上，避免了波导金属开缝的精度限制和误差影响。
21.4、天线结构贴合圆口径的阵面设计且排布紧凑，可以实现较高的口径效率。
22.下面结合附图和具体实施方案对本发明作进一步的详细描述。
附图说明
23.图1是本发明一种w波段大规模圆口径高效率siw缝隙阵列天线整体结构示意图。
24.图2是本发明阵列天线的侧视图。
25.图3是本发明阵列天线的分层剖析图。
26.图4是本发明阵列天线的俯视图及区域划分示意图。
27.图5是图4中区域i的天线结构示意图。
28.图6是图4中区域ii的天线结构示意图。
29.图7是图1中的馈电波导结构示意图。
30.图8是图7中的波导功分器结构示意图。
31.图9是图7中的波导弯角结构示意图。
32.图10是实施例w波段大规模圆口径高效率siw缝隙阵列天线的反射参数s
11
曲线。
33.图11是实施列w波段大规模圆口径高效率siw缝隙阵列天线的e面辐射方向图。
34.图12是实施例w波段大规模圆口径高效率siw缝隙阵列天线的h面辐射方向图。
35.图13是实施例w波段大规模圆口径高效率siw缝隙阵列天线的增益和天线口径效率随频率变化图。
具体实施方式
36.如图1～3所示，一种w波段大规模圆口径高效率siw缝隙阵列天线，采用siw阵列形式，包括：pcb板以及设置在pcb板上的馈电波导4，所述pcb板的上层为辐射缝隙层1，所述辐射缝隙层1为金属覆层，并在金属覆层蚀刻出若干个呈矩阵形式排布的辐射缝隙11作为阵列天线的辐射单元，沿辐射缝隙11延展方向作为行，在每行辐射缝隙两侧设置贯穿pcb板的金属通孔，构成siw；pcb板的中间层为介质基板2；pcb 板的下层为耦合缝隙层3，所述耦合缝隙层为金属覆层，并在金属覆层蚀刻出多个耦合缝隙31将底部馈电波导4的能量耦合进每行siw。
37.进一步的实施例中，所述馈电波导4以耦合缝隙层3作为其上波导壁。外部能量通过馈电波导4进入天线阵列。
38.具体地，所述馈电波导4为金属腔体结构。
39.进一步的实施例中，每行siw的宽度aa相等，同时由于阵列采用底部耦合波导4 进行馈电，如果要使每行siw获得同相馈电，则每行siw的宽度等于底部耦合波导4 的波导波长。
40.在一实施例中，耦合波导4选取wr-10标准波导，其宽度和高度分别为2.54mm和 1.27mm，波导波长为2.05mm，因此可以确定纵向相邻的两条siw之间的距离为2.05mm。为保证所有辐射缝隙11的辐射同相，每行相邻的耦合缝隙11之间的横向距离lg为siw 的二分之一介质波长，得出lg＝1.32mm。
41.作为实施例，介质基板2采用厚度为0.787mm的rogers 5880，介电常数2.2，选定整个天线阵面的口径为100mm，根据口径尺寸确定siw和辐射缝隙31的排布和数量，辐射缝隙11的分布紧密贴合圆口径阵面以提高天线的口径利用率。
42.进一步的实施例中，由于天线尺寸较大，因此siw的数量较多，为解决阵列规模较大时引起的带宽窄的问题，如图4所示，将天线阵面划分为4个关于阵面几何中心位置中心对称的区域i、ii、iii和iv，由天线阵列底部的馈电波导4为每个区域进行馈电，图7是馈电波导4结构示意图，馈电波导4由波导弯角41、多个一分二波导功分器42 和相互并联的各级波导分支组成，各区域最后一级波导分支之间左右错开一个波导波长的距离避免重叠并保证馈电相位相同，其距离wg＝4.1mm。能量从波导弯角41输入经多个一分二波导功分器42及各级波导分支，通过耦合缝隙层3的耦合缝隙31耦合到每个区域的每行siw中，其中每个耦合缝隙31对应一行siw。
43.进一步的实施例中，为保证每条辐射缝隙11得到均匀馈电获得高效率，各行siw 所获得的功率比等于各行siw上辐射缝隙11的数量比，siw获得的功率大小由耦合缝隙31沿其所在波导的纵向中轴线向外的旋转角度决定，获得功率比例越大，旋转角度越大。所有耦合缝隙31的宽度ws为定值0.22mm，长度ls为缝隙在该旋转角度下的谐振长度，随旋转角度改变而改变。同时为避免能量耦合不均匀，最后一级波导并联分支对应的siw之间相互错开
距离wt＝0.6mm。
44.进一步的实施例中，如图5和图6所示，由于天线整体阵面口径为圆形，因此存在耦合缝隙31左右两边的辐射缝隙11数量不相等的情况，为保证所有辐射缝隙11辐射的能量大小相等，需要使耦合缝隙31左右两边分配的能量比等于左右两边辐射缝隙的数量比，在实施例中，通过在耦合缝隙31的一侧加载偏置金属通孔22的方式，可以实现耦合缝隙31左右两边的能量的不等分配，偏置金属通孔22交替偏置于各条siw侧边，耦合缝隙31两侧不等功分的比例等于两侧辐射缝隙11的数量比，功分比例的大小由偏置金属通孔22的偏置距离dy的变化而变化，纵向偏置距离dy越大，实现的功分比就越大。
45.本发明通过底部的耦合波导4进行馈电，能量由波导弯角41的端口处进入波导，并经过多个波导功分器42分路至最后一级波导，波导功分器42的分路位置加载功分隔片421来提高功分器的匹配程度。整个耦合波导4为无上金属壁的金属腔体结构，并以介质基板2的下金属覆层(耦合缝隙层3)作为其上波导壁，最后一级波导分支通过耦合缝隙层3上的耦合缝隙31将能量耦合至每行siw中，每个耦合缝隙31对应一行siw。进入到siw的能量在耦合缝隙31的左右两端进行功分，并通过辐射缝隙层1上的辐射缝隙11进行辐射。
46.作为一种实施例，一种w波段大规模圆口径高效率siw缝隙阵列天线，采用siw 阵列形式，包括：pcb板以及设置在pcb板上的馈电波导4，，所述pcb板的上层为辐射缝隙层1，所述辐射缝隙层1为金属覆层，并在金属覆层蚀刻出若干个呈矩阵形式排布的辐射缝隙11作为阵列天线的辐射单元，沿辐射缝隙11延展方向作为行，在每行辐射缝隙两侧设置贯穿pcb板的金属通孔，构成siw；pcb板的中间层为介质基板2； pcb板的下层为耦合缝隙层3，所述耦合缝隙层为金属覆层，并在金属覆层蚀刻出多个耦合缝隙31将底部馈电波导4的能量耦合进每行siw。
47.本实施例的介质基板2采用厚度为0.787mm的rogers 5880，介电常数2.2，整个天线阵面直径为100mm。
48.如图1～4所示，所有辐射缝隙11的排布贴合圆口径阵面以提高口径利用率，为解决传统siw阵列天线在进行大规模阵列设计时面临的带宽过窄的问题，将天线阵面划分为四个结构中心对称的区域i、ii、iii和iv并分别由底部相应馈电波导4进行馈电。区域i和区域iii的天线结构相同，区域ii和和区域iv的天线结构相同。
49.图7是馈电波导4结构示意图，所有波导功分器42均为一分二等分功分器，并在中间加载功分隔片421提高匹配程度，功分隔片421长度lp＝1.1mm，宽wp＝0.15mm，圆弧切角半径rp＝0.4mm。馈电波导4的端口位置有波导弯角41，弯角尺寸lw＝1mm。各区域中的末级波导之间错开一个波导波长的距离避免重叠并保证馈电相位相同，间隔距离wg＝4.1mm。波导采用wr-10标准波导，其宽度和高度分别为2.54mm和1.27mm。
50.图5和图6分别是区域i和区域ii的天线结构示意图，馈电波导4经最后一级功分后，在末级波导的上金属壁加载耦合缝隙31，每个耦合缝隙31对应一行siw。
51.进一步地，为保证阵元得到均匀馈电获得高效率，各级siw所获得的功率比等于各级siw上辐射缝隙11的数量比，siw获得的功率大小由耦合缝隙31的旋转角度决定，以区域i中的上端末级馈电波导为例，各级siw获得的功率比由下至上依次为32:32: 32:27:27:27:27:24:24:19:19，其他区域设计类似。因此各级耦合缝隙31的旋转角度由上述功分比确定，缝隙长度ls随旋转角度的改变而改变，宽度ws＝0.22mm。
52.如图5和图6所示，由于圆口径的阵面设计，耦合缝隙31左右两边的辐射缝隙11 数量并不均等，为保证馈电均匀，通过在耦合缝隙31的一侧加载偏置金属通孔22，实现了耦合到siw上的能量的不等分配，偏置金属通孔22上下交替偏置于各条siw侧边。各级耦合缝隙31左右两端不等功分的比例等于左右两端辐射缝隙11的数量比，功分比例的大小由偏置金属通孔22的纵向偏置距离dy决定，以区域i中的上端末级馈电波导为例，各级不等功分比由下至上依次为1：1，1：1，1：1，16：11，16：11，16：11， 16：11，16：8，16：8，16：3，16：3，其他区域设计类似。因此各偏置金属通孔22 的纵向偏置距离dy由上述功分比决定，横向偏置距离dx＝1mm。阵列中的所有siw金属通孔和偏置金属通孔均为中心对称排布。
53.实施例中，siw宽度aa＝2.05mm，末级波导错开距离wt＝0.6mm，辐射缝隙11的宽 ww＝0.2mm，其长度ll和相对siw中轴线偏移距离d随各级siw上的辐射缝隙11数量的不同而不同，各辐射缝隙11之间的横向距离lg＝1.32mm，辐射缝隙11与siw短路壁之间的横向距离tx＝0.76mm。耦合缝隙31与波导短路壁之间的垂直距离tw＝2.05mm。
54.图10是利用hfss仿真软件得到的本发明实施例的天线反射系数曲线，在 93.1～96.6ghz内s11＜-10db。
55.图11和12分别为天线在94ghz时e面和h面的辐射方向图，由仿真结果可知天线在该频点增益为38.2dbi，相应口径效率68.1％，e面副瓣-15.1db，h面副瓣-14db，交叉极化小于-70db，辐射性能良好。
56.图13是天线增益和天线口径效率随频率变化图，可知增益带宽大于3ghz，92.5ghz 至95.5ghz内对应的口径效率均高于40％，由结果可知本实施例可以获得较高的口径效率。