柱状电容器结构、柱状电容器的形成方法、DRAM和电子设备与流程

柱状电容器结构、柱状电容器的形成方法、dram和电子设备
技术领域
1.本发明涉及半导体技术领域，尤其涉及一种柱状电容器结构、柱状电容器的形成方法、dram和电子设备。


背景技术：

2.存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(ram)和只读存储器(rom)两大类。ram包括dram、pram、mram等，电容器是制造这些ram的关键部件之一。dram器件中的每个存储单元由1t1c(即1个晶体管和1个电容器)组成。
3.随着近年来产品集成度的提高，在半导体工艺中，提高dram的电容器特性的方法是，使用介电常数高的物质，或增大电容器表面积，但这两种方法都有困难。虽然使用介电常数高的物质是最容易的方法，但是发掘新物质和物质的应用有很多限制。
4.现有筒形或柱形电容器由底部电极、顶部电极和介于底部电极和顶部电极之间的介电膜质构成。电容器的现有形成工艺步骤包括：形成模制氧化物层，刻蚀模制氧化物层，形成底部电极、沉积介电膜质和形成顶部电极。后续工艺中会发生单元区域和外围区域的高度差异，若为了去除高度差异而进行hps(high planarity slurry，高平整度研磨液)化学机械平坦化(chemical mechanical planarization，cmp)，也会发生外围区域的凹进等问题。


技术实现要素：

5.鉴于上述的分析，本发明实施例旨在提供一种柱状电容器结构、柱状电容器的形成方法、dram和电子设备，通过增加电容面积，提升电容器容量。同时解决现有电容器单元和外围区域因存在较大高度差而导致后续化学机械平坦化造成的凹陷问题。
6.一方面，本发明实施例提供了一种柱状电容器结构，包括：介质层，位于半导体衬底上方，所述介质层中包括电容器孔，所述电容器孔与所述半导体衬底中的控制电容器的晶体管的存储节点相连，孔侧壁为凹凸交替形状；下电极，位于所述电容器孔的底部和内壁上方，具有与所述电容器孔内壁对应的凹凸交替形状；电介质层，位于所述下电极的内壁上；以及上电极，位于所述电介质层的内壁上，填充所述电容器孔；其中，所述电介质层的内壁有所述上电极的外壁共形以及所述电介质层的外壁与所述下电极的内壁共形。
7.上述技术方案的有益效果如下：本发明实施例所提供的柱状电容器结构中，在介质层中的电容器孔的整个侧壁形成为凹凸交替形状，增大了下电极与上电极的相对表面积，从而增大了电容器容量。
8.基于上述结构的进一步改进，所述介质层包括多个介质叠层，所述介质叠层包括氮化物层和位于所述氮化物层上方的氧化物层，所述电容器孔的在所述氧化物层处的第一宽度小于在所述氮化物层处的第二宽度。
9.基于上述结构的进一步改进，所述下电极和所述电介质层的厚度之和小于所述第
一宽度与所述第二宽度之差的1/2。
10.基于上述结构的进一步改进，所述下电极的顶面、所述电介质层的顶面和所述上电极的顶面均与顶部氧化物层的顶面齐平。
11.基于上述结构的进一步改进，所述下电极和所述上电极的材料包括tin、tan或w；以及所述电介质层为高k电介质层，其中，所述高k电介质层的材料包括hfo2、zro2、al2o3或ta2o5。
12.基于上述结构的进一步改进，所述氮化物层和所述氧化物层的厚度均介于0至1000埃之间。
13.基于上述结构的进一步改进，所述介质层的厚度之和在1微米至5微米之间。
14.基于上述结构的进一步改进，所述氧化物层的材料为sio2；以及所述氮化物层的材料为si3n4。
15.另一方面，本发明实施例提供了一种dram，包括单元区域和外围区域，其中，所述单元区域包括以上所述的多个柱状电容器。
16.又一方面，本发明实施例提供了一种电子设备，包括以上所述的dram，所述电子设备包括智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
17.又一方面，本发明实施例提供了一种柱状电容器的形成方法，包括：提供半导体衬底；在所述半导体衬底上方形成多个介质叠层，其中，所述介质叠层包括氮化物层和位于所述氮化物层上方的氧化物层；在所述多个介质叠层中形成多个穿透通孔；对所述多个穿透通孔中的氮化物层进行扩展刻蚀，以形成多个凹凸状电容器孔；在所述多个凹凸状电容器孔中顺序沉积下部电极层、电介质层和上部电极层；以及执行cmp工艺直到暴露顶部氧化物层的顶面停止所述cmp工艺。
18.基于上述方法的进一步改进，在所述半导体衬底上方形成多个介质叠层进一步包括：在所述半导体衬底上方交替地沉积所述氮化物层和所述氧化物层以形成所述多个介质叠层，其中，所述多个介质叠层包括所述顶部氧化物层和底部氮化物层。
19.基于上述方法的进一步改进，在所述多个介质叠层中形成多个穿透通孔进一步包括：在所述半导体衬底上方的外围区域处形成抗蚀层；以及在所述抗蚀层保护所述外围区域的情况下，在存储单元区域中所述电容器的形成位置处，通过刻蚀工艺在所述多个介质叠层中形成所述多个穿透通孔。
20.基于上述方法的进一步改进，对所述多个穿透通孔中的所述氮化物层进行扩展刻蚀，以形成凹凸状电容器孔进一步包括：使用磷酸溶液对所述多个穿透通孔进行扩展刻蚀，使得在所述多个穿透通孔中相对于所述氧化物侧壁使所述氮化物侧壁进一步凹进，以将所述多个穿透通孔形成为多个凹凸状电容器孔。
21.基于上述方法的进一步改进，在所述多个凹凸状电容器孔中顺序沉积下部电极层、电介质层和上部电极层进一步包括：在所述多个凹凸状电容器孔中的氧化物侧壁和凹进的氮化物侧壁上以及所述顶部氧化物层的顶面上方以原子层沉积ald的方式形成所述下部电极层；在所述多个凹凸状电容器孔中和所述顶部氧化物层的顶面上的所述下部电极层上方以所述原子层沉积ald的方式形成所述电介质层；以及在所述多个凹凸状电容器孔中和所述顶部氧化物层的顶面上的所述电介质层上方以所述原子层沉积ald的方式形成所述上部电极层。
22.基于上述方法的进一步改进，所述氮化物侧壁的凹进深度大于所述下部电极层的厚度和所述电介质层的厚度之和。
23.基于上述方法的进一步改进，执行cmp工艺直到暴露顶部氧化物层的顶面停止所述cmp工艺进一步包括：通过cmp工艺去除所述下部电极层、所述电介质层和所述上部电极层位于所述顶部氧化物层的顶面之上的部分，直到暴露所述顶部氧化物层的顶面停止所述cmp工艺，其中，所述顶部氧化物层的顶面与所述下部电极层的顶面、所述电介质层的顶面和所述上部电极层的顶面齐平。
24.基于上述方法的进一步改进，所述多个介质叠层的厚度之和在1微米至5微米之间。
25.与现有技术相比，本发明至少可实现如下有益效果之一：
26.1、电容器孔的整个侧壁形成为凹凸交替形状，最大程度地增大了下电极与上电极的相对表面积，从而增大了电容器容量。
27.2、在抗蚀层保护外围区域的情况下，对单元区域中的介质层进行刻蚀以形成多个穿透通孔，以及在多个穿透通孔中相对于氧化物层，氮化物层进一步凹进；并且不会导致外围区域和单元区域之间形成高度差，故不需要实施去除单元区域和外围区域之间的高度差的hps cmp工艺，避免了外围区域介质层形成凹陷。
28.3、在凹凸状电容器中通过原子层沉积(ald)工艺顺序能够均匀地形成下部电极层、介质层和上部电极层，使得凹凸状电容器孔中的电容器的下部电极层和上部电极层之间的相对距离均匀，从而导致电容器的性能稳定。
29.4、通过cmp工艺去除下部电极层、介质层和上部电极层的位于顶部氧化物层之上的部分，以将位于不同电容器孔中的整个柱状电容器结构分离为多个独立的柱状电容器。
30.本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
31.附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
32.图1为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
33.图2为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
34.图3为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
35.图4为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
36.图5为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
37.图6为根据本发明实施例的柱状电容器的形成方法的中间阶段的截面图。
38.图7为根据本发明实施例的柱状电容器结构的截面图。
39.附图标记：
40.102-半导体衬底；104、108、112、116、119-氮化物层；106、110、114、118和120-氧化物层；122-穿透通孔；124-氮化物层；126-氧化物层；128-凹凸状电容器孔；130-氧化物侧
壁；132-氮化物侧壁；134-氮化物层；136-下电极；138-电介质层；140-上电极；以及142-顶面
具体实施方式
41.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
42.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
43.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
44.本发明的一个具体实施例，公开了一种柱状电容器结构。参考图7，介质层位于半导体衬底上方，并且包括多个介质叠层，每个介质叠层包括氮化物层和位于氮化物层上方的氧化物层。在优选实施例中，介质叠层的数量可以为5个。例如，氮化物层134和氧化物层120的厚度均介于0至1000埃之间。根据电容器的特性(电容值)调整多个介质叠层的厚度之和。例如，介质层的厚度之和在1微米至5微米之间。介质层中包括电容器孔，其中，电容器孔与半导体衬底中控制电容器晶体管的存储节点相连，并且电容器孔侧壁(又称内壁)为凹凸交替形状。电容器孔的在氧化物层处的第一宽度小于在氮化物层处的第二宽度。在具体实施例中，氧化物层120的材料为sio2以及氮化物层134的材料为si3n4。
45.下电极136位于电容器孔的底部和侧壁上方，具有与电容器孔侧壁对应的凹凸交替形状。下电极136的材料可以包括tin、tan或w。电介质层138位于下电极136的内壁上。上电极140位于电介质层138的内壁上，完全填充电容器孔。上电极140的材料也可以包括tin、tan或w。电介质层138的内壁与上电极140的外壁共形以及电介质层138的外壁与下电极136的内壁共形。具体地，电介质层138的上表面具有与上电极140的外侧面对应的凹凸交替形状以及电介质层138的下表面具有与下电极136的上表面对应的凹凸交替形状。下电极136的顶面、电介质层138的顶面和上电极140的顶面均与顶部氧化物层120的顶面142齐平。电介质层138为高k电介质层，其中，高k电介质层的材料包括hfo2、zro2、al2o3或ta2o5。凹凸交替形状的柱状电容器结构，增大了电容器的上电极和下电极的相对表面积，并且可以通过调整氮化物层和氧化物层的厚度来调节下电极与上电极的相对表面积，进而能够调节后续生成的电容器的电容值。在具体实施例中，下电极136和电介质层138的厚度之和小于第一宽度与第二宽度之差的1/2。
46.本发明的另一个具体实施例，公开了一种dram。dram包括单元区域和外围区域，其中，单元区域包括位于半导体衬底上方的多个柱状电容器。字线位于半导体衬底中，并与晶体管的栅极电连接。凹凸状电容器孔与存储节点接触部相连，具体地，电容器的下电极经由
存储节点接触部与晶体管的存储节点电连接。
47.本发明的又一个具体实施例，公开了一种电子设备，包括以上所述的dram，电子设备包括智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
48.与现有技术相比，本实施例提供的柱状电容器结构，在介质层中的电容器孔的整个侧壁形成为凹凸交替形状，最大程度地增大了下电极与上电极的相对表面积，从而增大了电容器。
49.本发明的又一个具体实施例，公开了一种柱状电容器的形成方法。下文中，参考图1至图7，对柱状电容器的形成方法的各个步骤进行详细描述。
50.参考图1，提供半导体衬底102。半导体衬底102包括字线。为了简化的视图，仅在图1中示出了半导体衬底102，但是在图2至图7中省略该半导体衬底102。
51.参考图1，在半导体衬底102上方形成多个介质叠层。介质叠层包括氮化物层和位于氮化物层上方的氧化物层。具体地，进一步包括：在半导体衬底上方交替地沉积氮化物层和氧化物层以形成多个介质叠层，其中，多个介质叠层包括顶部氧化物层120和底部氮化物层104。参考图1，第一介质叠层包括氮化物层104和位于氮化物层104上方的氧化物层106。第二介质叠层包括氮化物层108和位于氮化物层108上方的氧化物层110。第三介质叠层包括氮化物层112和位于氮化物层112上方的氧化物层114。第四介质叠层包括氮化物层116和位于氮化物层116上方的氧化物层118。第五介质叠层包括氮化物层119和位于氮化物层119上方的氧化物层120。氧化物层的材料为sio2，以及氮化物层的材料为sin。在具体实施例中，氮化物层和氧化物层的厚度均介于0至1000埃之间。根据电容器的特性(电容值)调整多个介质叠层的厚度之和或者调整多个介质叠层的数量。例如，多个介质叠层的厚度之和在1微米至5微米之间。
52.参考图2，在多个介质叠层中形成多个穿透通孔122。具体地，进一步包括：在半导体衬底上方的外围区域处形成抗蚀层；以及在抗蚀层保护外围区域的情况下，在存储单元区域中电容器的形成位置处，通过刻蚀工艺在多个介质叠层中形成多个穿透通孔122。通过多个穿透通孔122将每个介质叠层分离为多个氧化物层126和多个氮化物层124。穿透通孔122在垂直方向上与位线对准，并且穿透通孔122具有垂直侧壁。
53.与现有技术相比，本实施例提供的柱状电容器的形成方法，在抗蚀层保护外围区域的情况下，对单元区域中的介质叠层进行刻蚀以形成多个穿透通孔，以及在多个穿透通孔中相对于氧化物层，氮化物层进一步凹进，不会导致外围区域和单元区域之间形成高度差。因此，不需要去除高度差的hps cmp工艺，进而避免了外围区域介质层凹陷。
54.参考图3，对多个穿透通孔中的氮化物层进行扩展刻蚀，以形成多个凹凸状电容器孔128。具体地，进一步包括：使用磷酸溶液对多个穿透通孔进行扩展刻蚀，使得在多个穿透通孔中相对于氧化物侧壁130使氮化物侧壁进一步凹进并形成凹进的氮化物侧壁132，即，将氮化物层124形成为凹进的氮化物层134，以将多个穿透通孔形成为多个凹凸状电容器孔128。
55.参考图4、图5和图6，在多个凹凸状电容器孔128中顺序沉积下部电极层136、电介质层138和上部电极层140。参考图4，具体地，进一步包括：在多个凹凸状电容器孔128中的氧化物侧壁130和凹进的氮化物侧壁132上以及顶部氧化物层的顶面上方以原子层沉积ald的方式形成下部电极层136。例如，下部电极层136的材料均为tin。参考图5，在多个凹凸状
电容器孔128中和顶部氧化物层的顶面上的下部电极层136上方以原子层沉积的方式形成电介质层138。例如，电介质层138为高k电介质层，其中，高k电介质层的材料包括hfo2、zro2、al2o3或ta2o5。参考图6，在多个凹凸状电容器孔128中和顶部氧化物层的顶面上的电介质层138上方以原子层沉积的方式形成上部电极层140。例如，上部电极层140的材料均为tin。通过调整氮化物层和氧化物层的厚度能够调节下电极与上电极的相对表面积，进而能够调节后续生成的电容器的电容值。具体地，氮化物侧壁132的凹进深度大于下部电极层136的厚度和电介质层138的厚度之和。
56.与现有技术相比，本实施例提供的柱状电容器的形成方法，在凹凸状电容器中通过原子层沉积(ald)工艺顺序能够均匀地形成下部电极层、高k电介质层和上部电极层，使得凹凸状电容器孔中的电容器的下部电极层和上部电极层之间的相对距离均匀，从而导致电容器的性能稳定。
57.参考图7，执行cmp(工艺直到暴露顶部氧化物层的顶面停止cmp工艺。具体地，进一步包括：通过cmp工艺去除下部电极层136、电介质层138和上部电极层140位于顶部氧化物层的顶面之上的部分，直到暴露顶部氧化物层的顶面停止cmp工艺，其中，顶部氧化物层的顶面与下部电极层136的顶面、电介质层138的顶面和上部电极层140的顶面齐平。具体地，通过去除下部电极层136、电介质层138和上部电极层140位于顶部氧化物层的顶面之上的部分，将位于多个凹凸状电容器孔128中的电连接的整体电容器分离为多个独立的电容器。也就是说，将连接在一起的整个下部电极层136、整个电介质层138和整个上部电极层140通过cmp工艺去除位于顶部氧化物层的顶面之上的部分下部电极层、部分电介质层和部分上部电极层以形成多个独立的电容器。
58.下文中，参考图1至图7，以具体实例的方式，对柱状电容器的形成方法进行详细描述。
59.电容器的特性可以以以下公式呈现:
60.c＝ea/d，即介电常识e越高，面积a越大，厚度d越薄，性能越高。
61.图1至图7是以此公式为基础，提出的能提高电容器性能的新电容器形成方法，按照以下工艺顺序进行。
62.本发明技术由于没有在要形成电容器的部位形成模制氧化物层(去除氧化物，外围区氧化物均去除，外围电路的高度没有损失)，所以不会发生cell和peri的高度差。因此也不会发生由hps cmp引起的peri领域dishing。
63.参考图1，氧化物层/氮化物层沉积：交替沉积氧化物层和氮化物层(最上层沉积氧化物层)。氧化物层和氮化物层的沉积厚度为0～1000埃。氧化物层和氮化物层的沉积厚度加总为1～5微米(可根据电容器特性调整)。
64.参考图2，刻蚀：对介质叠层中的电容器形成部位进行孔刻蚀，其他部分通过抗蚀层覆盖以保护外围电路。
65.参考图3，氮化物扩大刻蚀：利用对氮化物具刻蚀选择比的化学刻蚀剂进行电容器形成部位的扩大刻蚀。具刻蚀选择比的化学刻蚀剂为h3po4。
66.参考图4，底部电极沉积(tin)：利用ald(atomic layer deposition，原子层沉积)方式沉积tin，形成下部电极。
67.参考图5，电介质(高k)沉积：利用ald方式沉积高k电介质层。高k电介质层包含
hfo2、zro2、al2o3、或ta2o5。
68.参考图6，顶部电极沉积(tin)：利用ald方式沉积tin，形成上部电极。
69.参考图7，tin cmp(节点分离)：利用tin cmp进行底部电极节点分离，去除部分高k介质层和电容器区域之外的tin。tin cmp工艺使用的研磨液的tin/氧化物层选择比为1:1。
70.与现有技术相比，本实施例提供的柱状电容器的形成方法，通过cmp工艺去除下部电极层、高k电介质层和上部电极层的位于顶部氧化物层之上的部分，以将位于不同电容器孔中的整个柱状电容器结构分离为多个电容器。将电容器形成位置制造成凹凸状，增加表面积，提高电容器性能。
71.与现有技术相比，本发明至少可实现如下有益效果之一：
72.1、在介质层中的电容器孔的整个侧壁形成为凹凸交替形状，最大程度地增大了下电极与上电极的相对表面积，从而增大了电容器容量。
73.2、在抗蚀层保护外围区域的情况下，对单元区域中的介质层进行刻蚀以形成多个穿透通孔，以及在多个穿透通孔中相对于氧化物层，氮化物层进一步凹进；并且不会导致外围区域和单元区域之间形成高度差，故不需要实施去除单元区域和外围区域之间的高度差的hps cmp工艺，避免了外围区域介质层形成凹陷。
74.3、在凹凸状电容器中通过原子层沉积(ald)工艺顺序能够均匀地形成下部电极层、介质层和上部电极层，使得凹凸状电容器孔中的电容器的下部电极层和上部电极层之间的相对距离均匀，从而导致电容器的性能稳定。
75.4、通过cmp工艺去除下部电极层、介质层和上部电极层的位于顶部氧化物层之上的部分，以将位于不同电容器孔中的整个柱状电容器分离为多个独立电容器。
76.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
77.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。