基于FPGA的聚类算法的加速系统及其设计方法与流程

技术特征：
1.一种基于fpga的聚类算法的加速系统，其特征在于，该基于fpga的聚类算法的加速系统连接r语言处理设备，r语言处理设备是基于r语言处理大数据的软件；基于fpga的聚类算法的加速系统包括r语言/fpga专用接口模块和fpga处理模块，其中，r语言/fpga专用接口模块用于连接fpga处理模块以及r语言处理设备；用于在r语言处理设备和fpga处理模块之间执行数据处理或代码执行；r语言/fpga专用接口模块包括r语言接口单元、代码分析/数据分类单元和fpga接口单元，其中，r语言/fpga专用接口模块从r语言处理单元接收代码和数据，并且在由硬件组成的fpga处理模块中对要处理的代码和数据进行分类，并将其传送给fpga处理模块；r语言接口单元用于将从r语言处理设备接收的代码和数据发送到代码分析/数据分类单元；代码分析/数据分类单元用于分析从r语言接口单元输入的基于r语言的输入数据，对输入数据中要对其进行硬件计算的fpga分类数据进行分类获得fpga分类数据；代码分析/数据分类单元将fpga分类数据传送到fpga接口单元，fpga接口单元用于将fpga分类数据输出到fpga处理模块；fpga处理模块接收从fpga接口单元输出的fpga分类数据，并且执行fpga操作以处理fpga分类数据获得fpga处理数据；fpga处理模块将fpga处理数据输出到fpga接口单元，fpga接口单元接收fpga处理数据并将其传输到代码分析/数据分类单元；代码分析/数据分类单元接收与fpga分类数据的对应的fpga处理数据，并将接收到的fpga处理数据传送到r语言接口单元；r语言接口单元将fpga处理数据返回到r语言处理设备；所述fpga处理模块包括卷积处理fpga，该卷积处理fpga连接外部存储器，外部存储器用于存储输入特征谱、权重参数数据以及卷积处理fpga输出的图像处理结果；卷积处理fpga包括：片上存储器，其用于存储从外部存储器接收的输入特征谱以及权重参数数据，至少包括用于存储输入特征谱的图像存储模块以及用于存储权重参数数据的权重存储模块；选择单元，其用于从片上存储器选择待运算的输入特征谱以及权重参数数据，并将待运算的输入特征谱以及权重参数数据输入加速核进行运算；加速核，其包括一个以上的n个pe运算单元，每个pe运算单元包括一个特征缓存、一个权重缓存以及一个乘法器，特征缓存用于缓存从选择单元接收的输入特征；权重缓存用于缓存从选择单元接收的权重参数；乘法器用于对输入特征以及权重参数进行乘法运算；选择单元从片上存储器选择卷积运算所需的输入特征以及权重参数，并将输入特征以及权重参数分别输入n个pe运算单元；pe运算单元的乘法器分为一个以上的s个时段进行运算，在一个时段输入对应于卷积核一个位置上的通道维度上的权重参数以及对应于该卷积核的位置的输入特征谱上对应位置的通道维度上的输入特征。
2.根据权利要求1所述的基于fpga的聚类算法的加速系统，其特征在于，所述fpga处理模块包括统计处理fpga；统计处理fpga包括平均值计算单元、偏差计算单元、方差计算单元、解释性功率计算单元、四分位数计算单元和离群值计算单元，其中，平均值计算单元用于在fpga分类数据中计算需要统计处理的统计数据的平均值；偏差计算单元用于通过平均值计算单元的平均值计算偏差；方差计算单元用于通过平均值计算单元的平均值和偏差计算单元的偏差来计算方差；复相关系数计算单元用于通过平均值计算单元计算出的平均值和方差计算单元计算出的方差进行回归分析，以计算出复相关系数；四分位数计算单元用于对统计数据进行排序，以计算与对齐之后的25％，50％，75％和100％中的每个百分位数相对应的四分位数；离群值计算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的fpga处理数据。3.根据权利要求2所述的基于fpga的聚类算法的加速系统，其特征在于，所述复相关系数的值域[0,1]。4.根据权利要求2所述的基于fpga的聚类算法的加速系统，其特征在于，所述四分位数指的是按大小顺序排列数据并将累积百分比除以四而获得的每个点相对应的值，第一四分位数是与25％的累积百分比相对应的分数，第二四分位数是与50％的累积百分比相对应的分数，第三四分位数是75％，第四四分位数是100％的分数。5.根据权利要求2所述的基于fpga的聚类算法的加速系统，其特征在于，所述离群值计算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的fpga处理数据包括：计算离群值，最小离群值为q1-k(q3-q1)，其中，q1为第一四分位数，q3为第三四分位数；最大离群值为q3 k(q3-q1)，其中，q1为第一四分位数，q3为第三四分位数；k为1.5；保留最小离群值与最大离群值之间的统计数据作为fpga处理数据。6.根据权利要求2所述的基于fpga的聚类算法的加速系统，其特征在于，所述离群值计算单元用于使用统计数据和四分位值的四分位距来计算与离群值相对应的fpga处理数据包括：计算离群值，最小离群值为q1-k(q3-q1)，其中，q1为第一四分位数，q3为第三四分位数；最大离群值为q3 k(q3-q1)，其中，q1为第一四分位数，q3为第三四分位数；k为1.5；保留最小离群值与最大离群值之间的统计数据作为fpga处理数据。7.根据权利要求1所述的基于fpga的聚类算法的加速系统，其特征在于，所述fpga处理模块包括搜索处理fpga；所述搜索处理fpg包括搜索分布式处理单元和多个搜索单元，其中，搜索分配处理单元用于在fpg分类数据中分配并执行需要搜索处理的搜索数据；搜索
分配处理单元分别将搜索词分配给多个搜索单元；搜索分配处理单元用于在同一搜索单元中分配不同的搜索词，或者在不同的搜索单元中分配相同的搜索词；搜索单元用于搜索由搜索分布处理单元分配的搜索数据，并输出fpg处理数据。8.根据权利要求1所述的基于fpga的聚类算法的加速系统，其特征在于，所述fpga处理模块包括对齐处理fpga；所述对齐处理的fpga包括多个对齐单元a和一个最终对齐单元b，其中，多个对齐单元a用于针对fpga分类数据之中的关于需要对准处理的对准数据，根据给定的对准元件执行平行对准处理；最终对准单元b用于通过收集在多个对齐单元a中已经对其进行了并行对准处理的数据来执行最终对准处理，并输出fpga处理数据。9.一如权利要求1的一种基于fpga的聚类算法的加速系统的设计方法，其特征在于，包括以下步骤：步骤s1，r语言/fpga接口模块的r语言接口单元基于来自r语言处理设备的r语言来处理大数据，接收代码和数据，并且基于r语言的代码和数据被发送到r语言/fpga接口模块的代码分析/数据分类单元；步骤s2，r语言/fpga专用接口模块的代码分析/数据分类单元分析从r语言接口单元输入的基于r语言的输入数据，对输入数据中要对其进行硬件计算的fpga分类数据进行分类获得fpga分类数据；步骤s3，r语言/fpga专用接口模块的fpga接口单元将分类的fpga分类数据传送到fpga处理模块；步骤s4，fpga处理模块通过对从fpga接口单元接收的fpga分类数据执行fpga运算来计算fpga处理数据，并将计算出的fpga处理数据发送至fpga接口单元；步骤s5，fpga接口单元接收fpga处理数据，并将其发送至代码分析/数据分类单元；步骤s6，代码分析/数据分类单元接收fpga处理数据，并将接收到的fpga处理数据传送到r语言接口单元；步骤s7，r语言接口单元接收fpga处理数据，并将其输出到r语言处理设备。

技术总结
本发明公开了基于FPGA的聚类算法的加速系统，连接R语言处理设备，R语言处理设备是基于R语言处理大数据的软件；基于FPGA的聚类算法的加速系统包括R语言/FPGA专用接口模块和FPGA处理模块，其中，R语言/FPGA专用接口模块用于连接FPGA处理模块以及R语言处理设备；用于在R语言处理设备和FPGA处理模块之间执行数据处理或代码执行；本发明通过一起使用硬件和软件来提高大数据的处理速度并提高效率。对于经常引用的诸如搜索、统计和排序之类的变量并频繁执行相同的重复计算的过程通过FPGA处理模块执行这些重复处理，由于在FPGA处理模块中执行诸如重复搜索和排序之类的处理，有效的提高R语言处理设备的处理效率，降低数据处理的总耗时。总耗时。总耗时。


技术研发人员：罗斌
受保护的技术使用者：南京广捷智能科技有限公司
技术研发日：2022.03.29
技术公布日：2022/6/24