用于先进集成电路结构制造的具有锥变栅极或沟槽接触部的有源栅极上接触结构的制作方法

1.本公开的实施例属于先进集成电路结构制造领域，并且更特别地，属于具有锥变(tapered)栅极或沟槽接触部的有源栅极上接触(contact over active gate，coag)结构。


背景技术：

2.在过去的几十年里，集成电路中特征的缩放已经成为不断增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限占地面积上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。
3.常规和当前已知的制造工艺中的变化性可能会限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，未来技术节点所需的功能部件的制造可能要求在当前制造工艺中引入新方法或整合新技术，或者用其取代当前制造工艺。
4.在集成电路器件的制造中，随着器件尺寸持续按比例缩小，多栅极晶体管(例如，三栅极晶体管)已经变得更加普遍。三栅极晶体管一般地制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，优选体硅衬底，因为它们的成本较低并且与现有的高产量的体硅衬底基础设施兼容。
5.然而，缩放多栅极晶体管并非没有后果。随着微电子电路的这些基本构建块的尺寸减小，以及随着在给定区域中制造的基本构建块的绝对数量增加，对用于制造这些构建块的半导体工艺的约束已变得难以承受。
附图说明
6.图1a示出了具有设置在栅极电极的非有源部分之上的栅极接触部的半导体器件的平面图。
7.图1b示出了具有设置在栅极电极的非有源部分之上的栅极接触部的非平面半导体器件的截面图。
8.图2a示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的半导体器件的平面图。
9.图2b示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的非平面半导体器件的截面图。
10.图3a-图3j示出了截面图，其示出了根据本公开的实施例的制造具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构的方法中的各项操作。
11.图4示出了截面图，其示出了根据本公开的实施例的具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构。
12.图5示出了根据本公开的实施例的具有沟槽接触部和栅极接触部的集成电路结构
的平面图和对应截面图。
13.图6a-图6f示出了根据本公开的实施例的各种集成电路结构的截面图，每个集成电路结构具有包括上覆绝缘帽盖层的沟槽接触部并且具有包括上覆绝缘帽盖层的栅极堆叠体。
14.图7a示出了根据本公开的另一实施例的具有设置在栅极的有源部分之上的栅极接触过孔的另一半导体器件的平面图。
15.图7b示出了根据本公开的另一实施例的具有耦合一对沟槽接触部的沟槽接触过孔的另一半导体器件的平面图。
16.图8a-图8e示出了截面图，其表示根据本公开的实施例的制造具有栅极堆叠体的集成电路结构的方法中的各项操作，该栅极堆叠体具有上覆绝缘帽盖层。
17.图9示出了根据本公开的一种实施方式的计算设备。
18.图10示出了包括本公开的一个或多个实施例的中介层。
19.图11是根据本公开的实施例的移动计算平台的等距视图，该移动计算平台采用了根据本文所述的一种或多种工艺制造或包括本文所述的一个或多个特征的ic。
20.图12示出了根据本公开的实施例的倒装芯片式安装的管芯的截面图。
具体实施方式
21.描述了具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构以及制造具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构的方法。在下面的描述中，阐述了许多具体细节，例如具体集成及材料体系，以便提供对本公开的实施例的深入了解。对本领域的技术人员将显而易见的是可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，没有详细地描述诸如集成电路设计布局的公知特征，以避免不必要地使本公开的实施例难以理解。此外，应当认识到，在附图中示出的各种实施例是说明性的表示并且未必按比例绘制。
22.以下具体实施方式本质上仅是说明性的，并且并非旨在限制本主题的实施例或这种实施例的应用和用途。如本文所用，词语“示例性”意味着“用作示例、实例或说明”。本文描述为示例性的任何实施方式未必被理解为相比其他实施方式是优选的或有利的。此外，并非旨在受到前述技术领域、背景技术、

技术实现要素：
或以下具体实施方式中呈现的任何明示或暗示的理论的约束。
23.本说明书包括对“一个实施例”或“实施例”的引用。短语“在一个实施例中”或“在实施例中”的出现不一定是指同一实施例。特定特征、结构或特性可以以与本公开一致的任何合适的方式组合。
24.术语。以下段落提供在本公开(包括所附权利要求书)中发现的术语的定义或上下文：
[0025]“包括”。该术语是开放式的。如在所附权利要求书中所使用的，该术语并不排除另外的结构或操作。
[0026]“被配置为”。各种单元或部件可以被描述或主张为“被配置为”执行一项或多项任务。在这种上下文中，“被配置为”用于通过指示该单元或部件包括在操作期间执行一项或多项那些任务的结构而隐含结构。这样，即使当指定的单元或部件目前不在操作(例如，未
开启或活动)时，也可以将该单元或部件说成是被配置为执行任务。详述单元或电路或部件“被配置为”执行一项或多项任务明确地旨在不为该单元或部件援引35u.s.c.
§
112第六段。
[0027]“第一”、“第二”等。如本文所用，这些术语用作其之后的名词的标记，而并不暗示任何类型的顺序(例如，空间、时间、逻辑等)。
[0028]“耦合”——以下描述是指“耦合”在一起的元件或节点或特征。如本文所用，除非另外明确指明，否则“耦合”意味着一个元件或节点或特征直接或间接连接到另一个元件或节点或特征(或直接或间接与其通信)，并且不一定是机械方式。
[0029]
另外，某些术语在以下描述中也仅用于参考的目的，并且因此这些术语并非旨在进行限制。例如，诸如“上部”、“下部”、“上方”和“下方”等术语是指附图中提供参考的方向。诸如“正面”、“背面”、“后面”、“侧面”、“外侧”和“内侧”等术语描述在一致但任意的参照系内部件的部分的取向或位置或两者，其通过参考描述所讨论部件的文字和相关联附图而被清楚地了解。这种术语可以包括上面具体提及的词语、它们的衍生词语以及类似意义的词语。
[0030]“抑制”——如本文所用，抑制用于描述减小影响或使影响最小化。当部件或特征被描述为抑制行为、运动或条件时，它可以完全防止结果或后果或未来的状态。另外，“抑制”还可以指减小或降低在其他情况下可能会发生的后果、性能或效应。因此，当部件、元件或特征被称为抑制结果或状态时，它不一定完全防止或消除所述结果或状态。
[0031]
本文描述的实施例可以涉及前段工艺(feol)半导体处理和结构。feol是集成电路(ic)制造的第一部分，其中在半导体衬底或层中图案化出各个器件(例如，晶体管、电容器、电阻器等)。feol一般地覆盖了直到(但不包括)金属互连层的沉积的每项内容。在最后的feol操作之后，结果通常是具有隔离的晶体管(例如，没有任何线路)的晶圆。
[0032]
本文描述的实施例可以涉及后段工艺(beol)半导体处理和结构。beol是ic制造的第二部分，其中利用晶圆上的例如一个或多个金属化层的线路将各个器件(例如，晶体管、电容器、电阻器等)互连。beol包括接触部、绝缘层(电介质)、金属层级、以及用于芯片到封装连接的接合部位。在制造阶段的beol部分中，形成接触部(焊盘)、互连线、过孔和电介质结构。对于现代ic工艺而言，可以在beol中添加超过10个金属层。
[0033]
下文描述的实施例可以适用于feol处理和结构、beol处理和结构或者feol和beol处理和结构两者。特别地，尽管可以使用feol处理情形示出示例性处理方案，但这样的方法也可以适用于beol处理。同样，尽管可以使用beol处理情形示出示例性处理方案，但这样的方法也可以适用于feol处理。
[0034]
根据本公开的实施例，描述了有源栅极上接触(coag)结构和工艺。本公开的一个或多个实施例涉及半导体结构或器件，该半导体结构或器件具有设置在该半导体结构或器件的栅极电极的有源部分之上的一个或多个栅极接触结构(例如，作为栅极接触过孔)。本公开的一个或多个实施例涉及制造半导体结构或器件的方法，该半导体结构或器件具有形成在该半导体结构或器件的栅极电极的有源部分之上的一个或多个栅极接触结构。本文所述的方法可以用于通过在有源栅极区之上实现栅极接触部形成来减小标准单元面积。根据一个或多个实施例，实施锥变栅极和沟槽接触部，以实现coag制造。可以实施实施例以能够以紧密的间距进行图案化。
[0035]
为了提供上下文，有源栅极上接触的一些实施方式需要选择性(“颜色”)蚀刻。用
于蚀刻的相关联的工艺窗口可能是不够的。例如，开路和短路的缺陷模式可能持续地降低制造产量。开路缺陷也可能归因于不能填充到深且紧密的空间中的镶嵌金属化。例如，使栅极凹陷并且用sin再填充，随后使沟槽接触部(tcn)凹陷并且用sic或siox替代以建立两种材料之间的蚀刻选择性可能要求突出的蚀刻选择性，这在缩放的尺寸下可能难以实现。另一选择涉及使栅极相对于tcn凹陷。高度偏移可以实现足够的边缘放置误差容限，从而使接触部落在有源栅极之上而不会短路。然而，这种方法可能需要复杂的衬底和盔件(helmet)流程以及多次抛光操作。
[0036]
为了提供用于coag处理方案的重要性的进一步背景，在空间和布局约束与当前一代空间和布局约束相比有些宽松的技术中，可以通过形成到设置在隔离区之上的栅极电极的一部分的接触部来制造到栅极结构的接触部。作为示例，图1a示出了具有设置在栅极电极的非有源部分之上的栅极接触部的半导体器件的平面图。
[0037]
参考图1a，半导体结构或器件100a包括设置在衬底102中并且在隔离区106内的扩散或有源区104。一条或多条栅极线(又称为多晶硅线)(例如，栅极线108a、108b和108c)设置在扩散或有源区104之上以及隔离区106的一部分之上。源极或漏极接触部(又称为沟槽接触部)(例如，接触部110a和110b)设置在半导体结构或器件100a的源极区和漏极区之上。沟槽接触过孔112a和112b分别提供到沟槽接触部110a和110b的接触。单独的栅极接触部114和上覆栅极接触过孔116提供到栅极线108b的接触。与源极沟槽接触部110a或漏极沟槽接触部110b相对比，栅极接触部114从平面图角度设置在隔离区106之上而非扩散或有源区104之上。此外，栅极接触部114和栅极接触过孔116两者均未设置在源极沟槽接触部110a或漏极沟槽接触部110b之间。
[0038]
图1b示出了具有设置在栅极电极的非有源部分之上的栅极接触部的非平面半导体器件的截面图。参考图1b，半导体结构或器件100b(例如，图1a的器件100a的非平面版本)包括由衬底102形成的并且在隔离区106内的非平面扩散或有源区104b(例如，鳍状物结构)。栅极线108b设置在该非平面扩散或有源区104b之上以及隔离区106的一部分之上。如图所示，栅极线108b包括栅极电极150和栅极电介质层152，以及电介质帽盖层154。从这一角度还可以看到栅极接触部114和上覆栅极接触过孔116，以及上覆金属互连160，它们全部设置在层间电介质堆叠体或层170中。从图1b的角度还可以看出，栅极接触部114设置在隔离区106之上，而非设置在非平面扩散或有源区104b之上。
[0039]
再次参考图1a和图1b，半导体结构或器件100a和100b的布置分别将栅极接触部置于隔离区之上。这样的布置浪费了布局空间。然而，将栅极接触部置于有源区之上将需要极严格的配准预算，或者必须增加栅极尺寸以提供足够的空间来着陆栅极接触部。此外，历史上，由于钻孔穿过其他栅极材料(例如，多晶硅)并且接触下覆有源区的风险，已经避免了扩散区之上的到栅极的接触部。本文所述的一个或多个实施例通过提供可行的方法和所得结构来制造接触在扩散区或有源区之上形成的栅极电极的部分的接触结构，从而解决上述问题。
[0040]
作为示例，图2a示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的半导体器件的平面图。参考图2a，半导体结构或器件200a包括设置在衬底202中并且在隔离区206内的扩散或有源区204。一条或多条栅极线(例如，栅极线208a、208b和208c)设置在扩散或有源区204之上以及隔离区206的一部分之上。源极或漏极沟槽
接触部(例如，沟槽接触部210a和210b)设置在半导体结构或器件200a的源极区和漏极区之上。沟槽接触过孔212a和212b分别提供到沟槽接触部210a和210b的接触。没有中间的单独栅极接触层的栅极接触过孔216提供到栅极线208b的接触。与图1a相对比，栅极接触部216从平面图的角度设置在扩散或有源区204之上并且在源极接触部210a与漏极接触部210b之间。
[0041]
图2b示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的非平面半导体器件的截面图。参考图2b，半导体结构或器件200b(例如，图2a的器件200a的非平面版本)包括由衬底202形成的并且在隔离区206内的非平面扩散或有源区204b(例如，鳍状物结构)。栅极线208b设置在该非平面扩散或有源区204b之上以及隔离区206的一部分之上。如图所示，栅极线208b包括栅极电极250和栅极电介质层252，以及电介质帽盖层254。从这一角度还可以看到栅极接触过孔216以及上覆金属互连260，这两者均设置在层间电介质堆叠体或层270中。从图2b的角度还可以看出，栅极接触过孔216设置在非平面扩散或有源区204b之上。
[0042]
因此，再次参考图2a和图2b，在实施例中，沟槽接触过孔212a、212b和栅极接触过孔216形成在同一层中并且基本上共平面。与图1a和1b相比，到栅极线的接触部将另外包括附加的栅极接触层，例如，其可以垂直于对应的栅极线延伸。然而，在结合图2a和图2b描述的(一个或多个)结构中，结构200a和200b的制造分别使得能够在有源栅极部分上直接从金属互连层着陆接触部，而不会与相邻的源漏区短路。在实施例中，通过消除在隔离上延伸晶体管栅极以形成可靠接触部的需要，这种布置提供了电路布局的大面积减小。如通篇所使用的，在实施例中，对栅极的有源部分的提及是指栅极线或结构的设置在下覆衬底的有源或扩散区之上(从平面图角度来看)的部分。在实施例中，对栅极的非有源部分的提及是指栅极线或结构的设置在下覆衬底的隔离区之上(从平面图的角度)的部分。
[0043]
在实施例中，半导体结构或器件200是非平面器件，例如但不限于fin-fet或三栅极器件。在这样的实施例中，对应的半导体沟道区由三维主体构成或形成在三维主体中。在一个这样的实施例中，栅极线208a和208b的栅极电极堆叠体至少围绕三维主体的顶表面和一对侧壁。在另一实施例中，至少沟道区被制成为分立的三维主体，例如在全环栅器件中。在一个这样的实施例中，栅极线208a和208b的栅极电极堆叠体各自完全围绕沟道区。
[0044]
一般地，一个或多个实施例涉及用于将栅极接触过孔直接着陆在有源晶体管栅极上的方法和由其形成的结构。这种方法可以消除为了接触目的而在隔离上延伸栅极线的需要。这种方法还可以消除对用于从栅极线或结构传导信号的单独的栅极接触(gcn)层的需要。在实施例中，通过使接触金属凹陷在沟槽接触部(tcn)中并且在工艺流程中引入附加的电介质材料(例如，沟槽绝缘层(tila))来实现消除上述特征。包括附加电介质材料作为沟槽接触部电介质帽盖层，其具有与用于栅极对准接触部工艺(gap)处理方案(例如，使用栅极绝缘层(gila))中的沟槽接触部对准的栅极电介质材料帽盖层不同的蚀刻特性。
[0045]
为了提供进一步的上下文，coag的一些实施方式对多个模块施加严格控制，例如栅极和接触部凹陷、电介质硬掩模沉积和电介质抛光，以确保蚀刻选择性(“着色”)硬掩模的均匀性和硬掩模厚度与规格的严格一致性。颜色蚀刻的有限蚀刻选择性可能给生产线的任何典型上游工艺偏差留下很小的空间。coag实施方式可能不提供消除所有开路和短路的鲁棒的工艺窗口。
[0046]
根据本公开的一个或多个实施例，实施涉及使栅极和沟槽接触部(tcn)凹陷并且放置内部间隔体以实现边缘放置误差容限的增加并且实现有源栅极上接触的工艺流程。该工艺可以使得能够在有源栅极之上制造用于器件缩放的接触部。在示例中，使用自对准沟槽接触(sac)流程处理栅极和tcn。sac流程可能需要栅极金属的凹陷和用硬掩模(通常为sin)的替换。应当理解，也可以在没有自对准tcn的情况下完成该工艺。
[0047]
作为示例性处理方案，图3a-图3j示出了截面图，其示出了根据本公开的实施例的制造具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构的方法中的各项操作。图4示出了截面图，其示出了根据本公开的实施例的具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构的截面图。
[0048]
参考图3a，起始结构300包括在衬底302上方的多个栅极结构304。栅极结构304可以各自包括栅极电极和栅极电介质。在栅极结构304凹陷的情况下，栅极绝缘帽盖层310在每个栅极结构304上，如所描绘的。沿栅极结构304的侧面形成电介质间隔体306(例如，掺碳氧化硅(sioc)间隔体或siocn间隔体)。导电沟槽接触结构308在相邻栅极结构304的电介质间隔体306之间。
[0049]
参考图3b，使导电沟槽接触结构308凹陷，以形成导电沟槽接触结构308a。在一个实施例中，使导电沟槽接触结构308凹陷，以形成具有与栅极结构304的顶表面共平面的顶表面的导电沟槽接触结构308a，如所描绘的。在另一实施例中，使导电沟槽接触结构308凹陷，以形成具有在栅极结构304的顶表面上方的顶表面的导电沟槽接触结构308a。在另一实施例中，使导电沟槽接触结构308凹陷，以形成具有在栅极结构304的顶表面下方的顶表面的导电沟槽接触结构308a。在实施例中，导电沟槽接触结构308a包括钨。
[0050]
参考图3c，从图3b的结构去除栅极绝缘帽盖层310。
[0051]
参考图3d，在图3c的结构上共形地形成电介质间隔体形成层312。在实施例中，电介质间隔体形成层312由氮化硅构成。在实施例中，使用原子层沉积(ald)形成电介质间隔体形成层312。在实施例中，随后形成电介质间隔体，以使随后形成的接触部彼此电隔离。
[0052]
参考图3e，对间隔体形成层312进行各向异性蚀刻，以在栅极结构304上形成间隔体312a，并且在导电沟槽接触结构308a上形成电介质间隔体312b。
[0053]
参考图3f，在栅极结构304上形成在间隔体312a之间的导电帽盖314a。在导电沟槽接触结构308a上形成在间隔体312b之间的导电帽盖314b。然后，在该结构之上形成蚀刻停止层316。在实施例中，导电帽盖314a和314b由钨构成或者包括钨。在实施例中，蚀刻停止层316是或者包括氧化铝(al2o3)或aln。
[0054]
参考图3g，在图3f的结构上形成层间电介质层318。
[0055]
参考图3h，通过例如光刻和蚀刻工艺在层间电介质层318中形成开口320和322。开口320在导电沟槽接触结构308a中的一个导电沟槽接触结构之上。开口322在栅极结构304中的一个栅极结构之上。
[0056]
参考图3i，通过开口320和322蚀刻掉蚀刻停止层316，从而分别形成开口320a和322a。该蚀刻可以是不彻底的，从而留下蚀刻停止层316的残余物316b和316c，如所描绘的。
[0057]
参考图3j，在图3i的结构之上形成导电材料324。
[0058]
参考图4，使导电材料324平面化，以分别在开口320a和322a中形成导电结构326和328。导电结构326与导电帽盖314b的组合可以被称为锥变沟槽接触部。导电结构328与导电
帽盖314a的组合可以被称为锥变栅极接触部。
[0059]
再次参考图3i和图4，根据本公开的实施例，集成电路结构400包括在衬底302上方的多个栅极结构304/304a。多个栅极结构304中的各个栅极结构上具有在侧壁间隔体312a之间的导电帽盖314a。多个导电沟槽接触结构308a/308b与多个栅极结构304/304a交替。多个导电沟槽接触结构308a/308b中的各个导电沟槽接触结构上具有在侧壁间隔体312b之间的导电帽盖314b。蚀刻停止层316a在多个栅极结构304/304a之上并且在多个导电沟槽接触结构308a/308b之上。层间电介质材料318a在蚀刻停止层316a之上。
[0060]
开口322a在层间电介质材料318a中并且在蚀刻停止层316a中。开口322a暴露多个栅极结构304/304a中的一个栅极结构304a上的导电帽盖314a和侧壁间隔体312a。导电结构328在开口322a中。导电结构328与多个栅极结构304/304a中的一个栅极结构304a上的导电帽盖314a和侧壁间隔体312a直接接触。在一个实施例中，集成电路结构400还包括沿多个栅极结构304/304a中的一个栅极结构304a的侧面的电介质间隔体306。开口322a暴露电介质间隔体306的一部分，如所描绘的。在一个实施例中，集成电路结构400还包括蚀刻停止层的在导电结构328与导电帽盖314a之间的残余部分316c，如所描绘的。
[0061]
开口320a在层间电介质材料318a中并且在蚀刻停止层316a中。开口320a暴露多个导电沟槽接触结构308a/308b中的一个导电沟槽接触结构308b上的导电帽盖314b和侧壁间隔体312b。导电结构326在开口320a中。导电结构326与多个导电沟槽接触结构308a/308b中的一个导电沟槽接触结构308b上的导电帽盖314b和侧壁间隔体312b直接接触。在一个实施例中，集成电路结构400还包括沿多个导电沟槽接触结构308a/308b中的一个导电沟槽接触结构308b的侧面的电介质间隔体306。开口320a暴露了电介质间隔体306的一部分，如所描绘的。在一个实施例中，集成电路结构400还包括蚀刻停止层的在导电结构326与导电帽盖314b之间的残余部分316b，如图所描绘的。
[0062]
在一个实施例中，导电结构326或328具有与层间电介质材料318a的最上表面共平面的最上表面，如所描绘的。在一个实施例中，蚀刻停止层316a(以及残余物316b和316c)包括铝和氧。在一个实施例中，侧壁间隔体312a或312b包括硅和氮。
[0063]
根据本公开的一个或多个实施例，实施侧壁间隔体和蚀刻停止层以提供对tila/gila的改进的过孔接触部选择性并且提供实质上改进的良率。在实施例中，过孔开口蚀刻以非常高的选择性着陆在蚀刻停止层上。
[0064]
作为示例性制造方案，起始结构包括设置在衬底上方的一个或多个栅极堆叠体结构。栅极堆叠体结构可以包括栅极电介质层和栅极电极。沟槽接触部(例如，到衬底的扩散区或到形成在衬底内的外延区的接触部)通过电介质间隔体与栅极堆叠体结构间隔开。绝缘帽盖层可以设置在栅极堆叠体结构上(例如，gila)。在一个实施例中，可以由层间电介质材料制造的接触阻挡区或“接触插塞”包括在要阻挡接触部形成的区域中。
[0065]
在实施例中，接触部图案基本上完美地与现有的栅极图案对准，同时消除了具有非常严格的配准预算的光刻操作的使用。在一个这样的实施例中，该方法使得能够使用固有的高选择性的湿法蚀刻(或各向异性干法蚀刻工艺，其中一些是非等离子体、气相各向同性蚀刻(例如，与经典干法或等离子体蚀刻相比))来生成接触开口，在实施例中，通过利用现有的栅极图案结合接触插塞光刻操作来形成接触部图案，在一个这样的实施例中，该方法使得能够消除对如在其他方法中使用的用于生成接触部图案的其他关键光刻操作的需
要。这也允许具有较大边缘放置误差容限的完美或接近完美的自对准。在实施例中，沟槽接触栅格不是单独图案化的，而是形成在多晶硅(栅极)线之间。例如，在一个这样的实施例中，在栅极光栅图案化之后但在栅极光栅切割之前形成沟槽接触栅格。
[0066]
此外，栅极堆叠体结构可以通过替换栅极工艺来制造。在这种方案中，可以去除虚设栅极材料(例如，多晶硅或氮化硅柱材料)，并用永久栅极电极材料替换虚设栅极材料。在一个这样的实施例中，在该工艺中还形成永久栅极电介质层，而不是从较早的处理中进行。在实施例中，通过干法蚀刻或湿法蚀刻工艺去除虚设栅极。在一个实施例中，虚设栅极由多晶硅或非晶硅构成，并且利用包括sf6的干法蚀刻工艺去除。在另一实施例中，虚设栅极由多晶硅或非晶硅构成，并且利用包括含水nh4oh或四甲基氢氧化铵的湿法蚀刻工艺去除。在一个实施例中，虚设栅极由氮化硅构成，并且利用包括含水磷酸的湿法蚀刻去除。
[0067]
在实施例中，本文描述的一个或多个方法实质上考虑了与虚设和替换接触部工艺结合的虚设和替换栅极工艺。在一个这样的实施例中，在替换栅极工艺之后执行替换接触部工艺，以允许永久栅极堆叠体的至少一部分的高温退火。例如，在特定的这种实施例中，例如在形成栅极电介质层之后，在大于大约600摄氏度的温度下执行对永久栅极结构的至少一部分的退火。在形成永久接触部之前执行退火。
[0068]
接着，可以使沟槽接触部凹陷，以提供凹陷的沟槽接触部，其具有低于相邻间隔体的顶表面的高度。然后在凹陷的沟槽接触部(例如，tila)上形成绝缘帽盖层。根据本公开的实施例，凹陷的沟槽接触部上的绝缘帽盖层由具有与栅极堆叠体结构上的绝缘帽盖层不同的蚀刻特性的材料构成。
[0069]
可以通过对间隔体和栅极绝缘帽盖层的材料具有选择性的工艺使沟槽接触部凹陷。例如，在一个实施例中，通过诸如湿法蚀刻工艺或干法蚀刻工艺的蚀刻工艺使沟槽接触部凹陷。沟槽接触部绝缘帽盖层可以通过适于在沟槽接触部的暴露部分上方提供共形和密封层的工艺形成。例如，在一个实施例中，通过化学气相沉积(cvd)工艺形成沟槽接触部绝缘帽盖层作为整个结构上方的共形层。然后例如通过化学机械抛光(cmp)对共形层进行平面化，以仅在凹陷的沟槽接触部上方提供沟槽接触部绝缘帽盖层材料。
[0070]
关于栅极或沟槽接触部绝缘帽盖层的合适材料组合，在一个实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由氧化硅构成，而另一个由氮化硅构成。在另一实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由氧化硅构成，而另一个由掺碳的氮化硅构成。在另一实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由氧化硅构成，而另一个由碳化硅构成。在另一实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由氮化硅构成，而另一个由掺碳的氮化硅构成。在另一实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由氮化硅构成，而另一个由碳化硅构成。在另一实施例中，栅极-沟槽接触部绝缘帽盖材料对中的一个由掺碳的氮化硅构成，而另一个由碳化硅构成。
[0071]
作为示例性结构，图5示出了根据本公开的实施例的具有沟槽接触部和栅极接触部的集成电路结构的平面图和对应截面图。
[0072]
参考图5，集成电路结构500包括在半导体衬底或鳍状物502(例如，硅鳍状物)上方的栅极线504。栅极线504包括栅极堆叠体505(例如，包括栅极电介质层或堆叠体以及在该栅极电介质层或堆叠上的栅极电极)以及在栅极堆叠体505上的栅极绝缘帽盖层506。电介质间隔体508沿着栅极堆叠体505的侧壁，并且在实施例中，沿着栅极绝缘帽盖层506的侧
壁，如所描绘的。这种方案也适用于全环栅(gaa)架构和fin-fet。
[0073]
沟槽接触部510与栅极线504的侧壁相邻，其中，电介质间隔体508在栅极线504与沟槽接触部510之间。沟槽接触部510中的各个沟槽接触部包括导电接触结构511以及在导电接触结构511上的沟槽接触部绝缘帽盖层512。
[0074]
再次参考图5，栅极接触过孔514形成在栅极堆叠体505的或栅极堆叠体505上的导电帽盖部分(未描绘，但是如结合图4所述)上。在实施例中，栅极接触过孔514在半导体衬底或鳍状物502之上并且横向地在沟槽接触部510之间的位置处与栅极堆叠体505电接触，如所描绘的。在一个这样的实施例中，导电接触结构511上的沟槽接触部绝缘帽盖层512防止由栅极接触过孔514造成的栅极到源极短路或者栅极到漏极短路。
[0075]
再次参考图5，沟槽接触过孔516形成在沟槽接触部绝缘帽盖层512的开口中，并且与相应的导电接触结构511电接触。在实施例中，沟槽接触过孔516在半导体衬底或鳍状物502之上并且横向地与栅极线504的栅极堆叠体505相邻的位置处与相应的导电接触结构511电接触，如所描绘的。在一个这样的实施例中，栅极堆叠体505上的栅极绝缘帽盖层506防止由沟槽接触过孔516造成的源极到栅极短路或者漏极到栅极短路。
[0076]
应当理解，可以制造绝缘栅极帽盖层与绝缘沟槽接触部帽盖层之间的不同结构关系。作为示例，图6a-图6f示出了根据本公开的实施例的各种集成电路结构的截面图，每个集成电路结构具有包括上覆绝缘帽盖层的沟槽接触部并且具有包括上覆绝缘帽盖层的栅极堆叠体。
[0077]
参考图6a、图6b和图6c，集成电路结构600a、600b和600c各自分别包括鳍状物602，例如，硅鳍状物。尽管被描绘为截面图，但是应当理解，鳍状物602具有顶部602a和侧壁(进出所示视角的页面)。第一栅极电介质层604和第二栅极电介质层606在鳍状物602的顶部602a之上，并且与鳍状物602的侧壁横向地相邻。第一栅极电极608和第二栅极电极610分别在第一栅极电介质层604和第二栅极电介质层606之上，第一栅极电介质层604和第二栅极电介质层606在鳍状物602的顶部602a之上并且与鳍状物602的侧壁横向地相邻。第一栅极电极608和第二栅极电极610各自包括共形的导电层609a(例如，功函数设定层)以及在共形的导电层609a上方的导电填充材料609b。第一栅极电极608和第二栅极电极610两者都具有第一侧面612和与第一侧面612相对的第二侧面614。第一栅极电极608和第二栅极电极610两者还都具有绝缘帽盖616，绝缘帽盖616具有顶表面618。
[0078]
第一电介质间隔体620与第一栅极电极608的第一侧面612相邻。第二电介质间隔体622与第二栅极电极610的第二侧面614相邻。半导体源极区或漏极区624与第一电介质间隔体620和第二电介质间隔体622相邻。沟槽接触结构626在与第一电介质间隔体620和第二电介质间隔体622相邻的半导体源极区或漏极区624之上。
[0079]
沟槽接触结构626包括在导电结构630上的绝缘帽盖628。沟槽接触结构626的绝缘帽盖628具有与第一栅极电极608和第二栅极电极610的绝缘帽盖616的顶表面618基本上共平面的顶表面629。在实施例中，沟槽接触结构626的绝缘帽盖628横向地延伸到第一电介质间隔体620和第二电介质间隔体622中的凹陷632中。在这样的实施例中，沟槽接触结构626的绝缘帽盖628悬于到沟槽接触结构626的导电结构630之上。然而，在其他实施例中，沟槽接触结构626的绝缘帽盖628不横向地延伸到第一电介质间隔体620和第二电介质间隔体622中的凹陷632中，并且因此不悬于沟槽接触结构626的导电结构630之上。
[0080]
应当理解，沟槽接触结构626的导电结构630可以不是矩形的，如图6a-图6c中描绘的。例如，沟槽接触结构626的导电结构630可以具有与图6a的投影中所示的导电结构630a所示几何形状类似或相同的截面几何形状。
[0081]
在实施例中，沟槽接触结构626的绝缘帽盖628具有不同于第一栅极电极608和第二栅极电极610的绝缘帽盖616的成分的成分。在一个这样的实施例中，沟槽接触结构626的绝缘帽盖628包括碳化物材料，例如，碳化硅材料。第一栅极电极608和第二栅极电极610的绝缘帽盖616包括氮化物材料，例如，氮化硅材料。
[0082]
在实施例中，第一栅极电极608和第二栅极电极610的绝缘帽盖616都具有在沟槽接触结构626的绝缘帽盖628的底表面628a下方的底表面617a，如图6a中所描绘的。在另一实施例中，第一栅极电极608和第二栅极电极610的绝缘帽盖616都具有与沟槽接触结构626的绝缘帽盖628的底表面628b基本上共平面的底表面617b，如图6b中所描绘的。在另一实施例中，第一栅极电极608和第二栅极电极610的绝缘帽盖616都具有在沟槽接触结构626的绝缘帽盖628的底表面628c上方的底表面617c，如图6c中所描绘的。
[0083]
在实施例中，沟槽接触结构628的导电结构630包括u形金属层634、在整个u形金属层634上和之上的t形金属层636、以及在t形金属层636上的第三金属层638。沟槽接触结构626的绝缘帽盖628在第三金属层638上。在一个这样的实施例中，第三金属层638和u形金属层634包括钛，并且t形金属层636包括钴。在特定的这种实施例中，t形金属层636还包括碳。
[0084]
在实施例中，金属硅化物层640直接在沟槽接触结构626的导电结构630与半导体源极区或漏极区624之间。在一个这样的实施例中，金属硅化物层640包括钛和硅。在特定的这种实施例中，半导体源极区或漏极区624是n型半导体源极区或漏极区。在另一实施例中，金属硅化物层640包括镍、铂和硅。在特定的这种实施例中，半导体源极区或漏极区624是p型半导体源极区或漏极区。在另一特定的这种实施例中，金属硅化物层还包括锗。
[0085]
在实施例中，参考图6d，导电过孔650在鳍状物602的顶部602a之上的第一栅极电极608的导电帽盖部分(未示出，但是如结合图4所述)上并且与该导电帽盖部分电连接。导电过孔650在电介质蚀刻停止层650和层间电介质材料层652中的开口中。在一个这样的实施例中，导电过孔650在沟槽接触结构626的绝缘帽盖628的一部分上，但是不与沟槽接触结构626的导电结构630电连接。
[0086]
在实施例中，参考图6e，导电过孔660在沟槽接触结构626的一部分上并且与其电连接。导电过孔在第一电介质蚀刻停止层650(例如，结合第一电介质蚀刻停止层512所描述的)和第二电介质蚀刻停止层652(例如，结合第二电介质蚀刻停止层514所描述的)中的开口中并且进一步在沟槽接触结构626的绝缘帽盖628的开口662中。在一个这样的实施例中，导电过孔660在第一栅极电极608和第二栅极电极610的绝缘帽盖616的一部分上，但是不与第一栅极电极608和第二栅极电极610电连接。在特定的这种实施例中，导电过孔660在第一栅极电极608和第二栅极电极610的绝缘帽盖616的被侵蚀的部分664中。
[0087]
再次参考图6e，在实施例中，导电过孔660是与图6d的导电过孔650在同一结构中的第二导电过孔。在一个这样的实施例中，这样的第二导电过孔660与导电过孔650隔离。在另一这样的实施例中，这样的第二导电过孔660与导电过孔650融合，以形成电短接的接触部670，如图6f中所描绘的。
[0088]
本文所述的方法和结构可以实现使用其他方法不可能或难以制造的其他结构或
器件的形成。在第一示例中，图7a示出了根据本公开的另一实施例的具有设置在栅极的有源部分之上的栅极接触过孔的另一半导体器件的平面图。参考图7a，半导体结构或器件700包括与多个沟槽接触部710a和710b相互交叉的多个栅极结构708a-708c(这些特征设置在衬底的有源区(未示出)上方)。栅极接触过孔780形成在栅极结构708b的有源部分上。栅极接触过孔780还设置在栅极结构708c的有源部分上，从而耦合栅极结构708b和708c。应当理解，通过使用沟槽接触部隔离帽盖层，可以将中间沟槽接触部710b与接触部780隔离。图7a的接触构造可以提供更容易的方法来对布局中的相邻栅极线进行条带连接(strapping)，而不需要将条带布线穿过上部金属化层，因此实现了更小的单元面积或不太复杂的布线方案，或者两者。
[0089]
在第二示例中，图7b示出了根据本公开的另一实施例的具有耦合一对沟槽接触部的沟槽接触过孔的另一半导体器件的平面图。参考图7b，半导体结构或器件750包括与多个沟槽接触部760a和760b相互交叉的多个栅极结构758a-758c(这些特征设置在衬底的有源区(未示出)上方)。沟槽接触过孔790形成在沟槽接触部760a上。沟槽接触过孔790还设置在沟槽接触部760b上，从而耦合沟槽接触部760a和760b。应当理解，通过使用栅极隔离帽盖层(例如，通过gila工艺)，可以使中间栅极结构758b与沟槽接触过孔790隔离。图7b的接触构造可以提供更容易的方法来对布局中的相邻沟槽接触部进行条带连接，而不需要将条带布线穿过上部金属化层，因此实现了更小的单元面积或不太复杂的布线方案，或两者。
[0090]
可以使用若干沉积操作来制造用于栅极电极的绝缘帽盖层，并且结果，绝缘帽盖层可以包括多沉积制造工艺的产物(artifacts)。作为示例，图8a-图8e示出了截面图，其表示根据本公开的实施例的制造具有栅极堆叠体的集成电路结构的方法中的各项操作，该栅极堆叠体具有上覆绝缘帽盖层。
[0091]
参考图8a，起始结构800包括在衬底或鳍状物802上方的栅极堆叠体804。栅极堆叠体804包括栅极电介质层806、共形的导电层808和导电填充材料810。在实施例中，栅极电介质层806是使用原子层沉积(ald)工艺形成的高k栅极电介质层，并且共形的导电层是使用ald工艺形成的功函数层。在一个这样的实施例中，热或化学氧化物层812(例如，热或化学二氧化硅或氧化硅层)在衬底或鳍状物802与栅极电介质层806之间。电介质间隔体814(例如，氮化硅间隔体)与栅极堆叠体804的侧壁相邻。电介质栅极堆叠体804和电介质间隔体814容纳在层间电介质(ild)层816中。在实施例中，使用替换栅极和替换栅极电介质处理方案形成栅极堆叠体804。对栅极堆叠体804和ild层816上方的掩模818进行图案化，以提供暴露栅极堆叠体804的开口820。
[0092]
参考图8b，使用一种或多种选择性蚀刻工艺，使包括栅极电介质层806、共形的导电层808和导电填充材料810的栅极堆叠体804相对于电介质间隔体814和ild层816凹陷。然后去除掩模818。
[0093]
在未描绘的另一实施例中，使共形的导电层808和导电填充材料810相对于电介质间隔体814和ild层816凹陷，而不使栅极电介质层806凹陷，或者仅使其发生最小的凹陷。应当理解，在其他实施例中，基于高蚀刻选择性的无掩模方法用于该凹陷处理。
[0094]
参考图8c，执行用于制造栅极绝缘帽盖层的多沉积工艺中的第一沉积工艺。第一沉积工艺用于形成与图8b的结构共形的第一绝缘层826。在实施例中，第一绝缘层826包括硅和氮，例如，第一绝缘层826是氮化硅(si3n4)层、富硅氮化硅层、贫硅氮化硅层或者掺碳的
氮化硅层。在实施例中，第一绝缘层826仅部分地填充凹陷的栅极堆叠体824上方的腔体822，如所描绘的。
[0095]
参考图8d，第一绝缘层826经受回蚀工艺(例如，各向异性蚀刻工艺)，以提供绝缘帽盖层的第一部分828。绝缘帽盖层的第一部分828仅部分地填充凹陷的栅极堆叠体824上方的腔体822。
[0096]
参考图8e，执行附加的交替沉积工艺和回蚀工艺，直到腔体822填充有凹陷的栅极堆叠体上824上方的绝缘栅极帽盖结构830。接缝832在截面分析中可以是明显的，并且可以表明用于绝缘栅极帽盖结构830的交替沉积工艺和回蚀工艺的数量。在图8e所示的示例中，三组接缝832a、832b和832c的存在表明了用于形成绝缘栅极帽盖结构830的四个交替沉积工艺和回蚀工艺。在实施例中，绝缘栅极帽盖结构830的通过接缝832分离的材料830a、830b、830c和830d全部具有完全相同或基本相同的成分。
[0097]
如整个本技术中所述，衬底可以由可以耐受制造工艺并且在其中电荷可以迁移的半导体材料构成。在实施例中，在本文中将衬底描述为由晶体硅、掺有电荷载流子的硅/锗或锗层构成的体衬底，载流子例如但不限于磷、砷、硼或其组合，以形成有源区。在一个实施例中，这样的体衬底中的硅原子的浓度大于97％。在另一实施例中，体衬底由生长于不同晶体衬底顶部的外延层构成，例如生长于掺硼体硅单晶体衬底顶部的硅外延层。体衬底替代地可以由iii-v族材料构成。在实施例中，体衬底由iii-v族材料构成，例如但不限于氮化镓、磷化镓、砷化镓、磷化铟、锑化铟、砷化铟镓、砷化铝镓、磷化铟镓或其组合。在一个实施例中，体衬底由iii-v族材料构成，并且电荷载流子掺杂剂杂质原子是例如但不限于碳、硅、锗、氧、硫、硒或碲的原子。
[0098]
如整个本技术中所述，诸如浅沟槽隔离区或子鳍状物隔离区的隔离区可以由适于最终将永久栅极结构的部分与下覆体衬底电隔离、或将形成在下覆体衬底内的有源区隔离(例如，将鳍状物有源区隔离)、或对隔离有贡献的材料构成。例如，在一个实施例中，隔离区由一层或多层电介质材料构成，电介质材料例如但不限于二氧化硅、氮氧化硅、氮化硅、掺碳氮化硅或其组合。
[0099]
如整个本技术中所述，栅极线或栅极结构可以由栅极电极堆叠体构成，栅极电极堆叠体包括栅极电介质层和栅极电极层。在实施例中，栅极电极堆叠体的栅极电极由金属栅极构成，并且栅极电介质层由高k材料构成。例如，在一个实施例中，栅极电介质层由诸如但不限于氧化铪、氮氧化铪、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钛、铌酸铅锌或其组合的材料构成。此外，栅极电介质层的一部分可以包括由半导体衬底的顶部几层形成的原生氧化物层。在实施例中，栅极电介质层由顶部高k部分和由半导体材料的氧化物构成的下部部分构成。在一个实施例中，栅极电介质层由氧化铪的顶部部分和二氧化硅或氮氧化硅的底部部分构成。在一些实施方式中，栅极电介质的一部分是“u”形结构，该u形结构包括基本平行于衬底的表面的底部部分以及基本垂直于衬底的顶表面的两个侧壁部分。
[0100]
在一个实施例中，栅极电极由金属层构成，金属层例如但不限于金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、钛、钽、铝、钌、钯、铂、钴、镍或导电金属氧化物。在具体实施例中，栅极电极由金属功函数设置层上方形成的非功函数设置填充材料构成。取决于晶体管为pmos还是nmos晶体管，栅极电极层可以由p型功函数金属或n型功函数金属构
成。在一些实施方式中，栅极电极层可以由两个或更多金属层的堆叠体构成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是导电填充层。对于pmos晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。p型金属层将使得能够形成具有介于大约4.9ev和大约5.2ev之间的功函数的pmos栅极电极。对于nmos晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。n型金属层将使得能够形成具有介于大约3.9ev和大约4.2ev之间的功函数的nmos栅极电极。在一些实施方式中，栅极电极可以由“u”形结构构成，该u形结构包括基本平行于衬底表面的底部部分以及基本垂直于衬底顶表面的两个侧壁部分。在另一实施方式中，形成栅极电极的金属层中的至少一个可以简单地是基本平行于衬底的顶表面的平面层，并且不包括基本垂直于衬底的顶表面的侧壁部分。在本公开的其他实施方式中，栅极电极可以由u形结构和平面非u形结构的组合构成。例如，栅极电极可以由在一个或多个平面非u形层的顶部形成的一个或多个u形金属层构成。
[0101]
如整个本技术中所述，与栅极线或电极堆叠体相关联的间隔体可以由适于最终将永久栅极结构与相邻导电接触部(例如自对准接触部)电隔离、或对隔离做出贡献的材料构成。例如，在一个实施例中，间隔体由电介质材料构成，电介质材料例如但不限于二氧化硅、氮氧化硅、氮化硅或掺碳氮化硅。
[0102]
在实施例中，如整个本说明书中所用的，层间电介质(ild)材料由电介质层或绝缘材料层构成或包括电介质层或绝缘材料层。合适的电介质材料的示例包括但不限于硅的氧化物(例如，二氧化硅(sio2))、硅的掺杂氧化物、硅的氟化氧化物、硅的掺碳氧化物、现有技术中已知的各种低k电介质材料及其组合。层间电介质材料可以通过例如化学气相沉积(cvd)、物理气相沉(pvd)的技术、或通过其他沉积方法形成。
[0103]
在实施例中，同样如整个本说明书中所用，金属线或互连线材料(和过孔材料)由一种或多种金属或其他导电结构构成。常见的示例是使用可以或可以不包括铜与周围ild材料之间的阻挡层的铜线和结构。如本文所用，术语金属包括多种金属的合金、堆叠体和其他组合。例如，金属互连线可以包括阻挡层(例如，包括ta、tan、ti或tin中的一种或多种的层)、不同金属或合金的堆叠体等。因此，互连线可以是单一材料层，或者可以由几个层形成，包括导电衬垫层和填充层。可以使用诸如电镀、化学气相沉积或物理气相沉积的任何合适的沉积工艺来形成互连线。在实施例中，互连线由导电材料构成，导电材料例如但不限于cu、al、ti、zr、hf、v、ru、co、ni、pd、pt、w、ag、au或其合金。在本领域中，有时也将互连线称为迹线、导线、线路、金属、或简称互连。
[0104]
在实施例中，同样如整个本说明书中所用，硬掩模材料由与层间电介质材料不同的电介质材料构成。在一个实施例中，可以在不同区域中使用不同硬掩模材料，以便提供相对于彼此以及相对于下覆电介质和金属层的不同生长或蚀刻选择性。在一些实施例中，硬掩模层包括硅的氮化物(例如，氮化硅)层或硅的氧化物层，或这两者或其组合。其他合适的材料可以包括基于碳的材料。在另一实施例中，硬掩模材料包括金属种类。例如，硬掩模或其他上覆材料可以包括钛或另一种金属的氮化物(例如，氮化钛)的层。在这些层中的一个或多个中可以包括潜在地更少量的其他材料，例如氧。替代地，取决于特定实施方式，可以使用现有技术中已知的其他硬掩模层。硬掩模层可以通过cvd、pvd或其他沉积方法形成。
[0105]
在实施例中，同样如整个本说明书中所用，使用193nm浸入光刻(i193)、极紫外(euv)光刻或电子束直接写入(ebdw)光刻等执行光刻操作。可以使用正色调或负色调抗蚀剂。在一个实施例中，光刻掩模是由形貌掩蔽部分、抗反射涂层(arc)和光致抗蚀剂层构成的三层掩模。在特定的这种实施例中，形貌掩蔽部分是碳硬掩模(chm)层，并且抗反射涂层是硅arc层。
[0106]
在实施例中，本文描述的方法可以涉及与现有的栅极图案非常好地对准的接触部图案的形成，同时消除了具有非常严格的配准预算的光刻操作的使用。在一个这样的实施例中，该方法使得能够使用固有的高选择性的湿法蚀刻(例如，与干法或等离子体蚀刻相比)来生成接触开口，在实施例中，通过利用现有的栅极图案结合接触插塞光刻操作来形成接触部图案，在一个这样的实施例中，该方法使得能够消除对如在其他方法中使用的用于生成接触部图案的其他关键光刻操作的需要。在实施例中，沟槽接触栅格不是单独图案化的，而是形成在多晶硅(栅极)线之间。例如，在一个这样的实施例中，在栅极光栅图案化之后但在栅极光栅切割之前形成沟槽接触栅格。
[0107]
此外，栅极堆叠体结构可以通过替换栅极工艺来制造。在这种方案中，可以去除虚设栅极材料(例如，多晶硅或氮化硅柱材料)，并用永久栅极电极材料替换虚设栅极材料。在一个这样的实施例中，在该工艺中还形成永久栅极电介质层，而不是从较早的处理中进行。在实施例中，通过干法蚀刻或湿法蚀刻工艺去除虚设栅极。在一个实施例中，虚设栅极由多晶硅或非晶硅构成，并且利用包括使用sf6的干法蚀刻工艺去除。在另一实施例中，虚设栅极由多晶硅或非晶硅构成，并且利用包括使用含水nh4oh或四甲基氢氧化铵的湿法蚀刻工艺去除。在一个实施例中，虚设栅极由氮化硅构成，并且利用包括含水磷酸的湿法蚀刻去除。
[0108]
在实施例中，本文描述的一个或多个方法实质上考虑了与虚设和替换接触部工艺结合的虚设和替换栅极工艺，以得到结构。在一个这样的实施例中，在替换栅极工艺之后执行替换接触部工艺，以允许永久栅极堆叠体的至少一部分的高温退火。例如，在特定的这种实施例中，例如在形成栅极电介质层之后，在大于大约600摄氏度的温度下执行对永久栅极结构的至少一部分的退火。在形成永久接触部之前执行退火。
[0109]
在一些实施例中，半导体结构或器件的布置将栅极接触部置于隔离区之上的栅极线或栅极堆叠体的部分之上。然而，这样的布置可以被视为是布局空间的低效使用。在另一实施例中，半导体器件具有与形成在有源区之上的栅极电极的部分接触的接触结构。一般地，在栅极的有源部分之上并且在与沟槽接触过孔相同的层中形成栅极接触结构(例如，过孔)之前(或者除此之外)，本公开的一个或多个实施例包括首先使用栅极对准沟槽接触部工艺。可以实施这样的工艺来形成用于半导体结构制造(例如，用于集成电路制造)的沟槽接触结构。在实施例中，沟槽接触部图案被形成为与现有的栅极图案对准。相反，其他方法通常涉及附加的光刻工艺，其结合选择性接触部蚀刻将光刻接触部图案与现有的栅极图案严格配准。例如，另一工艺可以包括利用接触特征的单独图案化来图案化多晶(栅极)栅格。
[0110]
应当理解，间距划分处理和图案化方案可以被实施以实现本文描述的实施例，或者可以被包括作为本文所述实施例的部分。间距划分图案化通常是指间距减半、间距四分等。间距划分方案可以适用于feol处理、beol处理或feol(器件)和beol(金属化)处理两者。根据本文描述的一个或多个实施例，首先实施光刻以采用预定义间距印刷单向线(例如，严
格单向或以单向为主)。然后实施间距划分处理作为增大线密度的技术。
[0111]
在实施例中，用于鳍状物、栅极线、金属线、ild线或硬掩模线的术语“光栅结构”在本文中用于指代紧密间距光栅结构。在一个这样的实施例中，紧密间距不能直接通过选定的光刻实现。例如，可以首先形成基于选定光刻的图案，但是可以通过使用间隔体掩模图案化对间距减半，如本领域中已知的。更进一步，可以通过第二轮间隔体掩模图案化对初始间距进行四分。因此，本文描述的光栅状图案可以具有以基本一致的间距间隔开并且具有基本一致的宽度的金属线、ild线或硬掩模线。例如，在一些实施例中，间距变化会在百分之十内，并且宽度变化会在百分之十内，并且在一些实施例中，间距变化会在百分之五内，并且宽度变化会在百分之五内。可以通过间距减半或间距四分、或其他间距划分方法来制造图案。在实施例中，光栅未必是单一间距。
[0112]
在实施例中，使用光刻和蚀刻处理对均厚膜(blanket film)进行图案化，这可以涉及例如基于间隔体的双图案化(sbdp)或间距减半，或基于间隔体的四次图案化(sbqp)或间距四分。应当理解，也可以实施其他间距划分方法。在任何情况下，在实施例中，可以通过选定的光刻方法(例如，193nm浸入光刻(193i))来制造栅格化布局。可以实施间距划分以将栅格化布局中的线的密度增大n倍。利用193i光刻加上“n”倍的间距划分的栅格化布局形成可以被指定为193i p/n间距划分。在一个这样的实施例中，193nm浸入缩放可以利用成本高效的间距划分延续很多代。
[0113]
还应当理解，并非需要实践上述工艺的所有方面才落入本公开的实施例的精神和范围内。例如，在一个实施例中，虚设栅极不需要始终在制造栅极堆叠体的有源部分之上的栅极接触部之前形成。上述栅极堆叠体可能实际是初始形成的永久栅极堆叠体。而且，可以使用本文所述的工艺制造一种或多种半导体器件。半导体器件可以是晶体管或类似器件。例如，在实施例中，半导体器件是用于逻辑单元或存储器的金属氧化物半导体(mos)晶体管，或者是双极晶体管。而且，在实施例中，半导体器件具有三维架构，例如三栅极器件、独立访问的双栅极器件、或fin-fet。一个或多个实施例可能对于在10纳米(10nm)技术节点、亚10纳米(10nm)技术节点制造半导体器件特别有用。
[0114]
用于feol层或结构制造的附加或中间操作可以包括标准微电子制造工艺，例如光刻、蚀刻、薄膜沉积、平面化(例如，化学机械抛光(cmp))、扩散、计量、牺牲层的使用、蚀刻停止层的使用、平面化停止层的使用、或与微电子部件制造相关联的任何其他动作。而且，应当理解，可以按照替代次序实践针对前面的工艺流程所述的工艺操作，并非需要执行每个操作，或者可以执行附加的工艺操作，或者两者。
[0115]
本文描述的实施例可以用于制造很宽范围的不同类型的集成电路或微电子器件。这种集成电路的示例包括但不限于处理器、芯片组部件、图形处理器、数字信号处理器、微控制器等。在其他实施例中，可以制造半导体存储器。此外，可以在现有技术已知的宽范围的电子设备中使用集成电路或其他微电子器件。例如，在计算机系统(例如，台式机、膝上型计算机、服务器)、蜂窝电话、个人电子设备等中。可以将集成电路与系统中的总线和其他部件耦合。例如，处理器可以由一个或多个总线耦合到存储器、芯片组等。处理器、存储器和芯片组中的每一个可以潜在地使用本文公开的方法来制造。
[0116]
图9示出了根据本公开的一种实施方式的计算设备900。计算设备900容纳板902。板902可以包括若干部件，包括但不限于处理器904和至少一个通信芯片906。处理器904物
理和电耦合到板902。在一些实施方式中，至少一个通信芯片906还物理和电耦合到板902。在其他实施方式中，通信芯片906是处理器904的部分。
[0117]
取决于其应用，计算设备900可以包括可以或可以不物理和电耦合到板902的其他部件。这些其他部件包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、压缩磁盘(cd)、数字多用盘(dvd)等)。
[0118]
通信芯片906能够实现用于向和从计算设备900传递数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固态介质来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片906可以实施若干无线标准或协议中的任何标准或协议，包括但不限于wi-fi(ieee 802.11系列)、wimax(ieee 802.16系列)、ieee 802.20、长期演进(lte)、ev-do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其衍生物、以及被指定为3g、4g、5g和更高版本的任何其他无线协议。计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于诸如wi-fi和蓝牙的较短距离无线通信，并且第二通信芯片906可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。
[0119]
计算设备900的处理器904包括封装于处理器904内的集成电路管芯。在本公开的实施例的一些实施方式中，处理器的集成电路管芯包括一个或多个结构，例如根据本公开的实施方式构造的集成电路结构。术语“处理器”可以指处理来自寄存器或存储器或两者的电子数据以将该电子数据转换成可以存储于寄存器或存储器或两者中的其他电子数据的任何设备或设备的部分。
[0120]
通信芯片906还包括封装于半导体芯片906内的集成电路管芯。根据本公开的另一种实施方式，根据本公开的实施方式构造通信芯片的集成电路管芯。
[0121]
在其他实施方式中，计算设备900内容纳的另一部件可以包含根据本公开的实施例的实施方式构造的集成电路管芯。
[0122]
在各实施例中，计算设备900可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(pda)、超级移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其他实施方式中，计算设备900可以是处理数据的任何其他电子设备。
[0123]
图10示出了包括本公开的一个或多个实施例的中介层1000。中介层1000是用于将第一衬底1002桥接到第二衬底1004的中间衬底。第一衬底1002可以是例如集成电路管芯。第二衬底1004例如可以是存储器模块、计算机主板或另一集成电路管芯。一般地，中介层1000的目的是将连接扩展到更宽的间距或将连接重新布线到不同的连接。例如，中介层1000可以将集成电路管芯耦合到球栅阵列(bga)1006，球栅阵列1006随后可以耦合到第二衬底1004。在一些实施例中，第一和第二衬底1002/1004附接到中介层1000的相对侧。在其他实施例中，第一和第二衬底1002/1004附接到中介层1000的同一侧。并且在其他实施例中，利用中介层1000互连三个或更多衬底。
[0124]
中介层1000可以由环氧树脂、玻璃纤维加强的环氧树脂、陶瓷材料或诸如聚酸亚胺的聚合物材料形成。在其他实施方式中，中介层1000可以由交替的刚性或柔性材料形成，其可以包括与上文描述的用于半导体衬底中的材料相同的材料，例如硅、锗以及其他iii-v族和iv族材料。
[0125]
中介层1000可以包括金属互连1008和过孔1010，包括但不限于穿硅过孔(tsv)1012。中介层1000还可以包括嵌入式器件1014，包括无源和有源器件两者。这样的器件包括但不限于电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电(esd)器件。还可以在中介层1000上形成更复杂的器件，例如射频(rf)器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件。根据本公开的实施例，本文公开的装置或工艺可以用于中介层1000的制造中或用于中介层1000中包括的部件的制造中。
[0126]
图11是根据本公开的实施例的移动计算平台1100的等距视图，该移动计算平台1100采用了根据本文所述的一种或多种工艺制造或包括本文所述的一个或多个特征的集成电路(ic)。
[0127]
移动计算平台1100可以是被配置为用于电子数据显示、电子数据处理和无线电子数据传输中的每者的任何便携式设备。例如，移动计算平台1100可以是平板电脑、智能电话、膝上型计算机等中的任一种，并且包括显示屏1105、芯片级(soc)或封装级集成系统1110和电池1113，在示例性实施例中，该显示屏1105为触摸屏(电容式、电感式、电阻式等)。如所示，由较高晶体管包装密度实现的系统1110中的集成的水平越高，移动计算平台1100中可以被电池1113或诸如固态驱动器的非易失性储存器占用的部分就越大，或者，用于提高的平台功能性的晶体管栅极数量就越大。类似地，系统1110中的每个晶体管的载流子迁移率越大，功能性就越强。这样，本文描述的技术可以实现移动计算平台1100中的性能和形状因子提高。
[0128]
在展开图1120中进一步示出了集成系统1110。在示例性实施例中，封装器件1177包括根据本文描述的一种或多种工艺制造或包括本文描述的一个或多个特征的至少一个存储器芯片(例如，ram)、或至少一个处理器芯片(例如，多核微处理器和/或图形处理器)。封装器件1177连同功率管理集成电路(pmic)1115、包括宽带rf(无线)发射器和/或接收器的rf(无线)集成电路(rfic)1125(例如，包括数字基带和模拟前端模块，还包括发射路径上的功率放大器和接收路径上的低噪声放大器)及其控制器1111中的一个或多个一起进一步耦合到板1160。从功能上讲，pmic 1115执行电池功率调节、dc到dc转换等，因此具有耦合到电池1113的输入，并具有向所有其他功能模块提供电流供应的输出。如进一步所示，在示例性实施例中，rfic 1125具有耦合到天线的输出，以提供实施若干无线标准或协议中的任何标准或协议，包括但不限于wi-fi(ieee 802.11系列)、wimax(ieee 802.16系列)、ieee 802.20、长期演进(lte)、ev-do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其衍生物、以及被指定为3g、4g、5g和更高版本的任何其他无线协议。在替代实施方式中，这些板级模块中的每一个可以被集成到耦合到封装器件1177的封装衬底的独立ic上或集成在耦合至封装器件1177的封装衬底的单个ic(soc)内。
[0129]
在另一方面中，半导体封装用于保护集成电路(ic)芯片或管芯，并且还为管芯提供通往外部电路的电接口。随着对更小电子器件的需求增加，半导体封装被设计得更紧凑，并且必须支持更大的电路密度。此外，对更高性能器件的需求导致需要改进的半导体封装，
其能够实现薄的封装轮廓以及与后续组装处理兼容的低的总体翘曲。
[0130]
在实施例中，使用通往陶瓷或有机封装衬底的引线接合。在另一实施例中，使用c4工艺向陶瓷或有机封装衬底安装管芯。特别地，可以实施c4焊料球连接以在半导体器件与衬底之间提供倒装芯片互连。倒装芯片或受控塌缩芯片连接(c4)是用于诸如集成电路(ic)芯片、mems或部件的半导体器件的安装的类型，其利用焊料凸块取代引线接合。在位于衬底封装的顶侧上的位置的c4焊盘上沉积焊料凸块。为了向衬底安装半导体器件，将其上下倒置，其中有源侧在安装区域上面向下。焊料凸块用于将半导体器件直接连接到衬底。
[0131]
图12示出了根据本公开的实施例的倒装芯片式安装的管芯的截面图。
[0132]
参考图12，装置1200包括管芯1202，例如根据本文描述的一种或多种工艺制造或包括本文描述的一个或多个特征的集成电路(ic)。管芯1202上包括金属化焊盘1204。诸如陶瓷或有机衬底的封装衬底1206包括其上的连接1208。管芯1202和封装衬底1206通过耦合到金属化焊盘1204和连接1208的焊料球1210而电连接。底部填充材料1212围绕焊料球1210。
[0133]
处理倒装芯片可以类似于常规ic制造，具有若干附加的操作。在制造工艺接近结束时，对附接焊盘进行金属化以使它们更容易接受焊料。这典型地由若干处理构成。然后在每个金属化焊盘上沉积焊料小点。然后如正常情况那样从晶圆切割下芯片。为了将倒装芯片附接到电路中，将芯片倒置，以将焊料点向下放到下方电子器件或电路板上的连接器上。然后典型地使用超声波或者替代地回流焊接工艺重新熔化焊料以产生电连接。这还在芯片的电路与下方安装之间留下了小空间。在大部分情况下，电绝缘粘合剂然后被“底部填充”以提供更强的机械连接，提供热桥，并且确保焊料接头不会因为芯片和系统的其余部分的加热不同而受到应力。
[0134]
在其他实施例中，根据本公开的实施例，实施更新的封装和管芯到管芯互连方法，例如穿硅过孔(tsv)和硅中介层，以制造并入了根据本文描述的一种或多种工艺制造或包括本文描述的一个或多个特征的集成电路(ic)的高性能多芯片模块(mcm)和封装中系统(sip)。
[0135]
因此，本公开的实施例包括具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构以及制造具有锥变栅极或沟槽接触部的有源栅极上接触(coag)结构的方法。
[0136]
尽管上面已经描述了具体实施例，但即使相对于特定的特征仅描述了单个实施例，这些实施例也并非旨在限制本公开的范围。在本公开中所提供的特征的示例旨在为说明性的而非限制性的，除非另有说明。以上描述旨在涵盖将对本领域的技术人员显而易见的具有本公开的有益效果的这种替代物、修改和等同物。
[0137]
本公开的范围包括本文所公开的任何特征或特征的组合(明示或暗示)，或其任何概括，不管它是否减轻本文所解决的任何或全部问题。因此，在本技术(或要求享有其优先权的申请)进行期间可以针对特征的任何这种组合构想出新的权利要求。特别地，参考所附权利要求，可以将从属权利要求的特征与独立权利要求的特征组合，并可以通过任何适当方式而不是仅仅通过所附权利要求中列举的具体组合来组合来自相应独立权利要求的特征。
[0138]
以下示例关于其他实施例。不同实施例的各种特征可以与包括的一些特征和排除的其他特征不同地组合，以适合各种不同的应用。
[0139]
示例性实施例1：一种集成电路结构包括：在衬底上方的多个栅极结构，其中，多个栅极结构中的各个栅极结构上具有在侧壁间隔体之间的导电帽盖。多个导电沟槽接触结构与多个栅极结构交替，其中，多个导电沟槽接触结构中的各个导电沟槽接触结构上具有在侧壁间隔体之间的导电帽盖。蚀刻停止层在多个栅极结构之上并且在多个导电沟槽接触结构之上。层间电介质材料在蚀刻停止层之上。开口在层间电介质材料中并且在蚀刻停止层中，开口暴露多个栅极结构中的一个栅极结构上的导电帽盖和侧壁间隔体。导电结构在开口中，导电结构与在多个栅极结构中的一个栅极结构上的导电帽盖和侧壁间隔体直接接触。
[0140]
示例性实施例2：根据示例性实施例1的集成电路结构，还包括沿多个栅极结构中的一个栅极结构的侧面的电介质间隔体，其中，开口暴露电介质间隔体的一部分。
[0141]
示例性实施例3：根据示例性实施例1或2的集成电路结构，还包括蚀刻停止层的在导电结构与导电帽盖之间的残余部分。
[0142]
示例性实施例4：根据示例性实施例1、2或3的集成电路结构，其中，导电结构具有与层间电介质材料的最上表面共平面的最上表面。
[0143]
示例性实施例5：根据示例性实施例1、2、3或4的集成电路结构，其中，蚀刻停止层包括铝和氧，并且侧壁间隔体包括硅和氮。
[0144]
示例性实施例6：一种集成电路结构包括：在衬底上方的多个栅极结构，其中，多个栅极结构中的各个栅极结构上具有在侧壁间隔体之间的导电帽盖。多个导电沟槽接触结构与多个栅极结构交替，其中，多个导电沟槽接触结构中的各个导电沟槽接触结构上具有在侧壁间隔体之间的导电帽盖。蚀刻停止层在多个栅极结构之上并且在多个导电沟槽接触结构之上。层间电介质材料在蚀刻停止层之上。开口在层间电介质材料中并且在蚀刻停止层中，开口暴露多个导电沟槽接触结构中的一个导电沟槽接触结构上的导电帽盖和侧壁间隔体。导电结构在开口中，导电结构与在导电沟槽接触结构中的一个导电沟槽接触结构上的导电帽盖和侧壁间隔体直接接触。
[0145]
示例性实施例7：根据示例性实施例6的集成电路结构，还包括沿多个导电沟槽接触结构中的一个导电沟槽接触结构的侧面的电介质间隔体，其中，开口暴露电介质间隔体的一部分。
[0146]
示例性实施例8：根据示例性实施例6或7的集成电路结构，还包括蚀刻停止层的在导电结构与导电帽盖之间的残余部分。
[0147]
示例性实施例9：根据示例性实施例6、7或8的集成电路结构，其中，导电结构具有与层间电介质材料的最上表面共平面的最上表面。
[0148]
示例性实施例10：根据示例性实施例6、7、8或9的集成电路结构，其中，蚀刻停止层包括铝和氧，并且侧壁间隔体包括硅和氮。
[0149]
示例性实施例11：一种计算设备包括：板；以及耦合到板的部件。部件包括集成电路结构，集成电路结构包括：在衬底上方的多个栅极结构，其中，多个栅极结构中的各个栅极结构上具有在侧壁间隔体之间的导电帽盖。多个导电沟槽接触结构与多个栅极结构交替，其中，多个导电沟槽接触结构中的各个导电沟槽接触结构上具有在侧壁间隔体之间的导电帽盖。蚀刻停止层在多个栅极结构之上并且在多个导电沟槽接触结构之上。层间电介质材料在蚀刻停止层之上。开口在层间电介质材料中并且在蚀刻停止层中，开口暴露多个
栅极结构中的一个栅极结构上的导电帽盖和侧壁间隔体。导电结构在开口中，导电结构与在多个栅极结构中的一个栅极结构上的导电帽盖和侧壁间隔体直接接触。
[0150]
示例性实施例12：根据示例性实施例11的计算设备，还包括耦合到该板的存储器。
[0151]
示例性实施例13：根据示例性实施例11或12的计算设备，还包括耦合到该板的通信芯片。
[0152]
示例性实施例14：根据示例性实施例11、12或13的计算设备，还包括耦合到该板的相机。
[0153]
示例性实施例15：根据示例性实施例11、12、13或14的计算设备，其中，该部件是封装集成电路管芯。
[0154]
示例性实施例16：一种计算设备包括：板；以及耦合到板的部件，部件包括集成电路结构，集成电路结构包括：在衬底上方的多个栅极结构，其中，多个栅极结构中的各个栅极结构上具有在侧壁间隔体之间的导电帽盖。多个导电沟槽接触结构与多个栅极结构交替，其中，多个导电沟槽接触结构中的各个导电沟槽接触结构上具有在侧壁间隔体之间的导电帽盖。蚀刻停止层在多个栅极结构之上并且在多个导电沟槽接触结构之上。层间电介质材料在蚀刻停止层之上。开口在层间电介质材料中并且在蚀刻停止层中，开口暴露多个导电沟槽接触结构中的一个导电沟槽接触结构上的导电帽盖和侧壁间隔体。导电结构在开口中，导电结构与在导电沟槽接触结构中的一个导电沟槽接触结构上的导电帽盖和侧壁间隔体直接接触。
[0155]
示例性实施例17：根据示例性实施例16的计算设备，还包括耦合到该板的存储器。
[0156]
示例性实施例18：根据示例性实施例16或17的计算设备，还包括耦合到该板的通信芯片。
[0157]
示例性实施例19：根据示例性实施例16、17或18的计算设备，还包括耦合到该板的相机。
[0158]
示例性实施例20：根据示例性实施例16、17、18或19的计算设备，其中，该部件是封装集成电路管芯。