用于埋式电源轨的CFET电力输送网络的制作方法

用于埋式电源轨的cfet电力输送网络
1.相关申请
2.本技术要求于2019年10月21日提交的美国非临时申请号16/659,251的权益，该美国非临时申请的全部披露内容通过援引并入本文。
技术领域
3.本披露内容描述的实施例总体上涉及半导体器件和制造工艺。


背景技术：

4.从历史上看，在半导体行业中，已经在一个平面上创建晶体管，并在上方形成布线/金属化，并且因此，这被表征为二维(2d)电路或2d制造。微缩工作大大增加了2d电路中每单位面积晶体管的数量。由于传统的2d微缩显示出投资回报率正在迅速下降，因此半导体行业正在寻找第3维度，以保持节点与节点之间在功率-性能-面积-成本(ppac)方面的改进。利用垂直轴来提高晶体管密度的一种非常有前景的方法是被称为互补fet(cfet)的新器件架构。在cfet方法中，具有n型器件和p型器件的逻辑单元基本上是折叠的，使得这两个器件中的一个器件(比如p型器件)被设置在这两个器件中的另一器件(比如n型器件)之上，同时这两个器件共享公共栅极。


技术实现要素：

5.将两个互补器件相互叠放并消除n型器件与p型器件之间所需的大量横向空间，使得将标准单元逻辑设计置于单元高度受限于所需布线轨道的累积宽度而非器件宽度的域中。在微缩限制下，单元高度必须容纳4条布线轨道和一条稳健的电源轨。当假设两倍宽的电源轨的宽度足以防止电力传输上的电压降或电磁耦合问题时，这导致最小单元高度为6条布线轨道(6t)。
6.为了进一步微缩单元高度，同时保持稳健的电力输送，半导体行业正在把目光投向埋式电源轨(bpr)。将电源轨移到器件平面下方允许将单元高度降低到5t(即，4条用于传输信号的布线轨道加上一条用于吸收线端延伸和紧凑封装单元中的末端到末端间距的布线轨道)。
7.虽然埋式电源轨(bpr)在利用3d的晶体管上晶体管堆叠以在2d微缩结束时开辟新的前进道路方面发挥着至关重要的作用，但也提出了新的挑战：如何将电力引入bpr。将现在位于器件平面下方的电源轨与位于器件平面上方的电力输送网络(pdn)连接起来需要高电力连接。这种电力连接不能太小因为有产生电流夹点的风险，也不能太大因为有干扰密集单元放置的风险。
8.意识到如上所述的cfet和bpr的优点，并进一步意识到对将电力输送到bpr中的稳健、低电阻装置的需求，本披露内容提供了一种独特的中段电力输送网络方法。
9.本披露内容的各方面提供了一种半导体器件。该半导体器件包括第一电源轨、第一电力输入结构、电路和第一中段轨。该第一电源轨形成在衬底上的第一隔离沟槽内的第
一轨开口中。该第一电力输入结构被配置为与半导体器件外部的电源的第一端子连接以从该电源接收电力。该电路在衬底上由第一电源轨与第一电力输入结构之间的层形成。第一中段轨由形成该电路的这些层中的一层或多层形成。第一中段轨被配置为将来自第一电力输入结构的电力输送到第一电源轨，并且第一电源轨将电力提供给该电路以供操作。
10.进一步地，在一些实施例中，该半导体器件包括第二电源轨、第二电力输入结构和第二中段轨。第二电源轨形成在衬底上的第二隔离沟槽内的第二轨开口中。第二电源轨与第一电源轨平行。第二电力输入结构被配置为与电源的第二端子连接，并利用第一电力输入结构接收来自该电源的电力。第二中段轨由形成该电路的这些层中的一层或多层形成。第二中段轨与第一中段轨平行，并且第一中段轨和第二中段轨被配置为将电力从第一输入结构和第二输入结构输送到第一电源轨和第二电源轨。第一电源轨和第二电源轨将电力提供给该电路以供操作。
11.在一些实施例中，该电路包括具有相同单元高度的单元电路的单元行。第一中段轨包括设置在该单元行中的电源分接头单元中的一部分，该电源分接头单元具有与这些单元电路相同的单元高度。
12.在一些示例中，第一中段轨由用于在单元电路内形成连接的至少一层形成。
13.在实施例中，该电路包括单元电路的多个单元行，并且第一中段轨由分别设置在该多个单元行中的电源分接头单元中的部分形成。
14.在一些示例中，电源分接头单元排列成一列，并且相应电源分接头单元中的这些部分导电连接以形成第一中段轨。
15.在示例中，相应电源分接头单元中的这些部分的每个部分通过至少一个电源过孔连接到第一电源轨，并且通过至少一个触点连接到金属轨。
16.在一些实施例中，第一中段轨和第二中段轨垂直于第一电源轨和第二电源轨。
17.在一些示例中，该电路包括在垂直于衬底表面的垂直方向上设置在第二晶体管上方的第一晶体管。然后，在示例中，第一中段轨包括用于在第一晶体管中形成局部互连的第一层、用于在第二晶体管中形成局部互连的第二层、以及用于合并第一层和第二层的带层。
18.本披露内容的各方面还提供了一种用于制造半导体器件的方法。例如，在衬底上的隔离沟槽内的轨开口中形成埋式电源轨。在示例中，埋式电源轨形成了bpr电力输送网络。然后，形成有源器件和mol电力输送网络。在一些示例中，mol电力输送网络包括mil轨和m0轨。在示例中，mil轨包括顶部li结构、底部li结构、以及合并顶部li结构和底部li结构的带结构。mil轨通过矮电源过孔与bpr连接，并且mil轨和m0轨通过顶部cd结构连接。进一步地，形成上部金属层，还形成连接不同金属层中的导线的过孔结构。uml电力输送网络形成在上部金属层中。在示例中，电力输入垫形成在顶部金属层中。
附图说明
19.当与附图一起阅读时，从以下详细描述中最好地理解本披露内容的方面。注意，根据行业中的标准实践，各种特征未按比例绘制。事实上，为了讨论的清楚起见，各种特征的尺寸可以被任意增大或减小。
20.图1示出了根据本披露内容的一些实施例的半导体器件的简图。
21.图2示出了根据本披露内容的一些实施例的半导体器件的俯视图。
22.图3示出了根据本披露内容的一些实施例的电源分接头单元的俯视图和截面图。
23.图4示出了根据本披露内容的一些实施例的电源分接头单元的俯视图和截面图。
24.图5示出了根据本披露内容的一些实施例的逻辑单元的俯视图和截面图。
25.图6示出了概述根据本披露内容的一些实施例的工艺示例的流程图。
具体实施方式
26.以下披露内容提供了用于实施所提供的主题的不同特征的许多不同的实施例或示例。以下描述了部件和布置的特定示例以简化本披露内容。当然，这些仅是示例，并且不旨在进行限制。例如，以下描述中的在第二特征上方或其上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征与第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。另外，本披露内容可能会在各个示例中重复使用附图标记和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
27.进一步地，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相关的术语来描述如附图中所展示的一个元素或特征与一个或多个其他元素或特征的关系。除了在附图中所描绘的取向之外，空间相关的术语还旨在涵盖器件在使用或操作中的不同取向。可以以其他方式定向该装置(旋转90度或处于其他取向)，并且相应地可以以类似的方式解释本文使用的空间相关的描述符。
28.本披露内容的各方面提供了一种半导体器件，该半导体器件使用埋式电源轨(bpr)来降低电路的标准单元的高度，从而减少标准单元和电路的面积占用。这些bpr形成bpr电力输送网络以将电力提供给半导体器件中的电路，如逻辑电路、模拟电路、存储器电路等。半导体器件进一步包括多个电源分接头单元，这些电源分接头单元与标准单元一起设置在用于有源器件的平面中。电源分接头单元在半导体器件中形成中段(mol)电力输送网络(pdn)。mol电力输送网络设置在bpr电力输送网络与上部金属层(uml)电力输送网络之间。
29.通常，半导体器件包括多个金属层，如被称为m0至m7的八个金属层。在一些示例中，金属层m0通常用于标准单元内的连接，金属层m1至m7位于金属层m0上方并且可以用于不同单元之间的连接。在一些实施例中，使用用于形成mol电力输送网络的一层或多层标准单元(如局部互连、m0等)来实施mol电力输送网络。uml电力输送网络由上部金属层(如金属层m1至m7)形成。mol电力输送网络将bpr电力输送网络和uml电力输送网络互连。
30.mol电力输送网络帮助将电力从uml电力输送网络注入到bpr电力输送网络。例如，电力从uml电力输送网络分配到mol电力输送网络，并且从mol电力输送网络分配到bpr电力输送网络。根据本披露内容的一些方面，mol电力输送网络被配置为最小化在电力输送期间由于过大电阻导致的电流拥挤和电压降。在本披露内容的一方面，mol电力输送网络被配置为最大化uml电力输送网络与bpr电力输送网络之间的冗余连接的数量。在本披露内容的另一方面，mol电力输送网络形成垂直于bpr设置的中间电力输送轨。
31.图1示出了展示根据本披露内容的一些实施例的半导体器件100的简图。半导体器件100包括耦合在一起的电力输入结构101和102、uml电力输送网络110、mol电力输送网络120和bpr电力输送网络190。mol电力输送网络120形成在形成有源器件(如逻辑电路、存储
器单元等)的层中，并且被配置为帮助将电力从uml电力输送网络110注入到bpr电力输送网络190。bpr电力输送网络190被配置为将电力提供给有源器件。在一些实施例中，逻辑电路使用标准单元来实现，并且mol电力输送网络120由多个电源分接头单元形成。在电路和布局设计期间，电源分接头单元可以与布局中的标准单元一起设置。
32.注意，半导体器件100可以是任何合适的器件，例如，半导体芯片(或裸片)、半导体晶圆(具有在该半导体晶圆上形成的多个半导体裸片)、半导体芯片的堆叠、包括组装在封装衬底上的一个或多个半导体芯片的半导体封装件等。
33.根据本披露内容的一些方面，半导体器件100包括有源器件，如逻辑电路、模拟电路、存储器电路等。有源器件是在经过适当沉积和图案化的层中形成的。在一些实施例中，使用来自标准单元库的标准单元(如反相器单元、nand单元、nor单元等)来实施逻辑电路。每个标准单元被配置用于执行一个或多个操作。在示例中，反相器单元被配置用于执行逻辑反相操作，因此该反相器单元生成的输出具有与输入反相的逻辑值。例如，当输入为二进制逻辑值“0”时，输出为二进制逻辑值“1”；并且当输入为二进制逻辑值“1”时，输出为二进制逻辑值“0”。在一些示例中，在标准单元中，反相器单元是最小的逻辑单元并且在示例中占据最小的面积。在一些实施例中，电源分接头单元被配置为具有与反相器单元相同的大小或小于反相器单元的大小。
34.在一些示例中，电力输入结构101和102是被配置为从半导体器件外部的电源(未示出)接收电力的输入垫。例如，外部电源具有v
dd
端子和v
ss
端子。v
dd
用于表示电源的高电压电平侧，比如5v、3v、1.5v等，而v
ss
用于表示电源的低电压电平侧，比如在示例中为接地。电力输入结构101电耦合到电源的v
dd
端子，并且电力输入结构102电耦合到电源的v
ss
端子。在一些示例中，电力输入结构101和102由顶部金属层形成。
35.uml电力输送网络110包括在上部金属层中的电连接，这些上部金属层被耦合以形成电力输送网络。例如，当半导体器件100包括有源器件上方的金属层m0至m7时，uml电力输送网络110包括形成在金属层m7至m1中的一些导线，并且包括连接不同金属层中的导线的过孔连接。
36.bpr电力输送网络190的埋式电源轨形成在物理器件(例如，有源器件、晶体管)下方以允许减小单元长度(footage)。例如，通常将标准单元库中的标准单元实现为高度固定、宽度可变的单元。固定的高度使得这些单元能够成行放置，并且简化了自动布局设计的工艺。在一些示例中，行方向是被称为东西取向的取向，而与东西取向垂直的方向则被称为北南取向。根据该命名惯例，m0通常将包含在东西取向上延伸的线路，而m1将具有在北南取向上延伸的线路。在一些示例中，后续的金属层将相对于前面的金属层垂直延伸。
37.将电源轨埋入物理器件下方可以允许标准单元的单元高度由路由轨道或信号线的数量来定义，而不是由电源轨与路由轨道的组合来定义。在一些示例中，通过引入此概念，即使实际路由轨道数量是相同的，单元高度仍然可以轻易地从6.0至6.5个路由轨道(6.5t)的单元高度(假定电源轨的宽度等于路由轨道线宽度的2倍或3倍)微缩至5.0个路由轨道的单元高度。
38.在图1的示例中，用于v
dd
和v
ss
的埋式电源轨是平行交替设置的并且分别沿东西取向延伸。在一些实施例中，浅沟槽隔离(sti)用于隔离有源器件。埋式电源轨可以被包封在sti内或者被同时包封在体硅和sti内，并且埋式电源轨被埋入形成有源器件的层的平面下
方。在一些实施例中，轨开口可以形成在sti中，并且向下延伸到体硅中，然后轨开口可以用导电金属材料(如铜、钴或铝、钌等)填充，如申请人于2018年6月18日提交的共同未决申请号16/011,377中所披露的，该申请通过援引整体并入本文。
39.在一些实施例中，标准单元的行也处于东西取向。电源轨可以具有与常规路由轨道相比相对更宽的宽度，比如约为路由轨道宽度的2倍或3倍。在一些示例中，相邻的标准单元行可以被设置成相反取向以共享一个电源轨。例如，第一行中的标准单元是北南取向(例如，v
dd
在北边，v
ss
在南边)，而第二行中的标准单元是南北取向(例如，v
dd
在南边，v
ss
在北边)。当第一行位于第二行的北边时，v
ss
电源轨可以同时向第一行和第二行中的标准单元提供v
ss
。
40.在图1的示例中，电源分接头单元120与标准单元一起设置在单元行中。注意，在一些示例中，多个电源分接头单元120可以设置在单元行中。
41.根据本披露内容的一些方面，电源分接头单元120形成在具有有源器件的器件平面中，并且包括用于将器件平面上方的uml电力输送网络110与位于器件平面下方的bpr电力输送网络190接口连接的冗余连接。进一步地，电源分接头单元120使用连续合并的局部互连来帮助重新分配电流负载，同时高度冗余的连接降低了整体电阻。
42.具体地，电源分接头单元120包括由合并的局部互连形成的轨150，并且轨150被称为合并的局部互连(mli)轨150。在示例中，mli轨150由顶部局部互连(li)、底部li、以及将顶部li与底部li相连以连续合并顶部li与底部li的带层形成。
43.mli轨150使用矮电源过孔结构160与埋式电源轨连接。在图1的示例中，此时埋式电源轨190处于东西取向，mli轨150处于北南取向。
44.进一步地，电源分接头单元120包括形成在金属层m0中的轨130，并且轨130被称为m0轨130。m0轨130处于东西取向。m0轨130使用被称为v0的过孔与例如金属层m1中的导线连接，并且使用顶部接触扩散(cd)结构140与mli轨150连接。
45.根据本披露内容的一些方面，在电源分接头单元120中使用的部件类似于用于实施标准单元的一些部件，因此可以使用与制造有源器件相同的制造工艺来制造电源分接头单元120。在使用cfet方法的实施例中，逻辑标准单元具有n型器件(例如，n型金属氧化物半导体晶体管或nmos晶体管)和p型器件(p型金属氧化物半导体晶体管或pmos晶体管)，并且n型器件设置在p型器件之上，同时共享公共栅极。在一些示例中，mli轨150以与反相器单元的漏极连接类似的方式形成。对于反相器单元，n型器件和p型器件的漏极相连。在示例中，反相器单元的漏极连接包括顶部li到n型器件的漏极、底部li到p型器件的漏极、以及顶部li和底部li的带连接。类似地，每条mli轨150由顶部li、底部li、以及合并顶部li和底部li的带连接形成。
46.注意，在一些实施例中，(多个)附加掩模和工艺可以用于形成顶部li和底部li的带连接，从而形成mil轨150。
47.mil轨150的顶部li、底部li和带连接可以分别由任何合适的导电材料或导电材料的组合形成，如铜、钴或铝、钌、钛、掺杂多晶硅等。
48.注意，标准单元可以使用一些其他部件。例如，标准单元还包括高电源过孔结构和底部cd结构。在cfet的一些示例中，使用电源过孔结构从bpr 190向有源器件提供电力。在示例中，n型器件在垂直于衬底主表面的垂直方向上设置在p型器件上方，埋式电源轨(例
如，v
ss
)使用高电源过孔结构连接到n型器件，并且埋式电源轨(例如，v
dd
)使用矮电源过孔结构连接到p型器件。在cfet的一些示例中，金属层m0使用接触扩散(cd)结构连接到有源器件。在示例中，金属层m0可以使用顶部cd结构连接到n型器件，并且可以使用底部cd结构连接到p型器件。通常，高电源过孔结构比矮电源过孔结构具有更高的电阻，并且底部cd结构比顶部cd结构具有更高的电阻。在mol电力输送网络120中使用矮电源过孔结构和顶部cd结构可以减少电力输送的电压降。
49.图2示出了根据本披露内容的一些实施例的半导体器件200的俯视图。半导体器件200由各种层中的图案形成。注意，为了方便和清楚起见，图2中省略了一些层，如多晶硅层等。
50.在图2的示例中，半导体器件200包括三个单元行，被称为单元行a、单元行b和单元行c。单元行是东西取向的，并且具有相同的高度h。每个单元行包括多个单元，如逻辑标准单元、电源分接头单元等。例如，单元行a包括反相器单元201、电源分接头单元221以及其他逻辑单元281和282；单元行b包括反相器单元202、电源分接头单元222以及其他逻辑单元283和284；并且单元行c包括反相器单元203、电源分接头单元223以及其他逻辑单元285和286。电源分接头单元221-223占据与反相器单元大致相同的占用空间。
51.在图2的示例中，电源分接头单元221-223在北南取向上对齐，并且每个电源分接头单元221-223包括中段轨的部分，并且这些部分连接到轨中。例如，这两条mli轨250和255通过连接每个电源分接头单元221-223中的部分而形成。进一步地，单元行中的单元被适当地定向，单元行a和单元行b共享(例如，用于v
ss
的)bpr 292，并且单元行b和单元行c共享(例如，用于v
dd
的)bpr 293。注意，单元行a可以与北方向的相邻行(未示出)共享(例如，用于v
dd
的)bpr 291，并且单元行c可以与南方向的相邻行(未示出)共享(例如，用于v
ss
的)bpr 294。
52.在图2的示例中，标准单元的高度可以支持四条m0轨。在电源分接头单元221-223中，m0轨230可以分别与这两条mli轨250和255形成多个冗余连接，并分别将这两条mli轨250和255耦合到uml电力输送网络(图2中未示出)。将参照图3至图5描述半导体器件200的细节。
53.图3示出了根据本披露内容的一些实施例的电源分接头单元222和电源分接头单元223的俯视图300a和截面图300b。截面图300b是沿俯视图300a中的线b-b’截取的。
54.在图3的示例中，bpr 292-294设置为在东西取向上延伸，而mli轨250和255设置在垂直于bpr 292-294的北南取向上。
55.mli轨250由顶部li结构251、带结构252和底部li结构253形成。mli轨250通过矮过孔结构261连接到bpr 293。mil轨250通过顶部cd结构241连接到用于v
dd
的m0轨231。
56.在图3的示例中，每个电源分接头单元都包括从m0轨到用于v
dd
的bpr的连接。当设置在单元行中的电源分接头单元以如图2所示的方式连接时，电源分接头单元可以重新分配bpr上的电流负载，并且冗余连接可以降低整体电阻。
57.图4示出了根据本披露内容的一些实施例的电源分接头单元221和电源分接头单元222的俯视图400a和截面图400b。截面图400b是沿俯视图400a中的线c-c’截取的。
58.在图4的示例中，bpr 291-293设置为在东西取向上延伸，而mli轨250和255设置在垂直于bpr 291-293的北南取向上。
59.mli轨255由顶部li结构256、带结构257和底部li结构258形成。mli轨255通过矮过
孔结构262连接到bpr 292。mil轨255通过顶部cd结构242连接到用于v
ss
的m0轨232。
60.在图4的示例中，每个电源分接头单元都包括从m0轨到用于v
ss
的bpr的连接。当设置在单元行中的电源分接头单元如图2所示连接时，电源分接头单元可以重新分配bpr上的电流负载，并且冗余连接可以降低整体电阻。
61.图5示出了根据本披露内容的一些实施例的逻辑单元286的俯视图500a和两个截面图500b和500c。截面图500b是沿cfet的源极/漏极区域中的线d-d’截取的，并且截面图500c是沿cfet的栅极区域中的线e-e’截取的。
62.在图5的示例中，n型器件在有源结构599中的p型器件上方形成。n型器件的源极通过顶部li结构259和高电源过孔265连接到用于v
ss
的bpr 294，并且p型器件的漏极通过底部li结构254和底部cd 245连接到m0轨233。
63.图6示出了概述用于制造半导体器件(如半导体器件100、半导体器件200等)的工艺示例的流程图。该工艺从s601开始并且进行到s610。
64.在s610处，在衬底上的隔离沟槽内的轨开口中形成埋式电源轨。在示例中，埋式电源轨形成了bpr电力输送网络。
65.在s620处，形成有源器件和mol电力输送网络。在一些示例中，mol电力输送网络包括mil轨和m0轨。在示例中，mil轨包括顶部li结构、底部li结构、以及合并顶部li结构和底部li结构的带结构。mil轨通过矮电源过孔与bpr连接，并且mil轨和m0轨通过顶部cd结构连接。
66.在s630处，形成上部金属层，还形成连接不同金属层中的导线的过孔结构。uml电力输送网络形成在上部金属层中。在示例中，电力输入垫形成在顶部金属层中。然后，该工艺进行到s699并终止。
67.在前面的描述中，已经阐明了具体细节，诸如加工系统的特定几何形状以及对其中使用的各种部件和工艺的描述。然而，应理解，可以在脱离这些具体细节的其他实施例中实践本文中的技术，并且这样的细节是出于解释而非限制的目的。已参考附图描述了本文中所披露的实施例。类似地，出于解释的目的，已阐述了具体的数字、材料和配置以便提供透彻的理解。然而，可以在没有这样的具体细节的情况下实践实施例。具有基本上相同的功能构造的部件由相似的附图标记表示，并且因此可以省略任何多余的描述。
68.已将各种技术描述为多个分立的操作以帮助理解各种实施例。描述的顺序不应当解释为意味着这些操作一定是依赖于顺序的。实际上，这些操作无需按照呈现的顺序执行。可以以与所描述的实施例不同的顺序来执行所描述的操作。在附加实施例中，可以执行各种附加操作和/或可以省略所描述的操作。
69.如本文所使用的，“衬底”或“目标衬底”通常是指根据本发明被加工的对象。衬底可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基础衬底结构(比如半导体晶圆、掩模版)、或基础衬底结构上或上覆的层(比如薄膜)。因此，衬底不限于已图案化或未图案化的任何特定基础结构、下覆层或上覆层，而是设想为包括任何这样的层或基础结构、以及层和/或基础结构的任何组合。该描述可以参考特定类型的衬底，但这仅出于说明性目的。
70.本领域技术人员还将理解，在仍然实现本发明的相同目的的同时，可以对上述技术的操作做出许多改变。本披露内容的范围旨在包含这些改变。因此，本发明的实施例的前
述描述不旨在是限制性的。相反，在所附权利要求中呈现了对本发明实施例的任何限制。