一种电平转换电路和多电压域的电子设备的制作方法

1.本发明涉及电力电子技术领域，更具体地说，涉及一种电平转换电路和多电压域的电子设备。


背景技术：

2.多电压域的电子设备通常使用电平转换电路来实现低电压域信号到高电压域信号的转换。具体的，在大规模数模混合的多电压域的电子设备中，数字模块与模拟模块通常对应不同的电源电压，其供电电压的大小可能不同，例如数字模块的核心电压通常低于1v，但是更多模拟模块通常为较高电源电压；而数字模块与模拟模块会有数据交互，因此电平转换电路的重要性就应运而生，它被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。
3.传统的电平转换电路，由于较低的数字电源信号vddl存在无法充分驱动nmos的问题，使得电平翻转速度较慢，高电压域的输出电平，无法随输入电平有效翻转。为提高产品竞争力，多电压域的电子设备对于电平转换电路的响应速度、静态功耗、版图面积等提出了更高要求，因此需要设计一种响应速度快、静态功耗低且版图面积小的电平转换电路。


技术实现要素：

4.有鉴于此，本发明提供一种电平转换电路和多电压域的电子设备，以实现电平转换电路响应速度快、静态功耗低且版图面积小的设计目标。
5.一种电平转换电路，包括：第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第一n型开关管mn1、第二n型开关管mn2、第三n型开关管mn3、第四n型开关管mn4、第一p型开关管mp1、第二p型开关管mp2、第三p型开关管mp3和第四p型开关管mp4；
6.其中，第三反相器inv3和第四反相器inv4均采用第一电压vddl供电，第一反相器inv1和第二反相器inv2均采用第二电压vddh供电；所述第一电压vddl小于所述第二电压vddh；
7.第三反相器inv3的输出端接第四反相器inv4的输入端、第一n型开关管mn1的控制极、第三n型开关管mn3的控制极和第三p型开关管mp3的控制极；
8.第四反相器inv4的输出端接第二n型开关管mn2的控制极、第四n型开关管mn4的控制极和第四p型开关管mp4的控制极；
9.第三n型开关管mn3和第四n型开关管mn4的电流输出极均接地；
10.第一n型开关管mn1的电流输出极接第三p型开关管mp3的电流输出极和第三n型开关管mn3的电流输入极；
11.第二n型开关管mn2的电流输出极接第四p型开关管mp4的电流输出极和第四n型开关管mn4的电流输入极；
12.第三p型开关管mp3和第四p型开关管mp4的电流输入极均接所述第一电压vddl；
13.第一n型开关管mn1的电流输入极接第二p型开关管mp2的电流输出极和第一p型开
关管mp1的控制极；
14.第二n型开关管mn2的电流输入极接第二p型开关管mp2的控制极和第一p型开关管mp1的电流输出极；
15.第二p型开关管mp2和第一p型开关管mp1的电流输入极均接所述第二电压vddh；
16.第一反相器inv1的输出端接第二反相器inv2的输入端；
17.第一反相器inv1的输入端接第二p型开关管mp2的电流输出极；
18.第三反相器inv3的输入为电平转换电路的控制电平vin，第二反相器inv2的输出为电平转换电路的输出vout。
19.可选的，第一n型开关管mn1、第二n型开关管mn2、第一p型开关管mp1和第二p型开关管mp2的宽长比除了满足第一n型开关管mn1与第二n型开关管mn2的宽长比相等，以及第一p型开关管mp1与第二p型开关管mp2的宽长比相等之外，还满足：
20.第一n型开关管mn1导通后流过的电流大于第二p型开关管mp2导通后流过的电流，和/或由第一p型开关管mp1和第二p型开关管mp2构成的正反馈结构对第一n型开关管mn1的栅极到漏极电压放大的增益超过第一预设值。
21.可选的，所述第一反相器inv1的输入端接第二p型开关管mp2的电流输出极，替换为：
22.第一反相器inv1的输入端接第一p型开关管mp1的电流输出极。
23.可选的，第三n型开关管mn3和第四n型开关管mn4的阈值电压均小于第二预设值。
24.可选的，所述电平转换电路中的任一n型开关管为n型mosfet、n型igbt或npn三极管。
25.可选的，所述电平转换电路中的任一p型开关管为p型mosfet、p型igbt或pnp三极管。
26.可选的，所述电平转换电路中的任一反相器为cmos反相器。
27.一种多电压域的电子设备，包括上述公开的任一种电平转换电路。
28.从上述的技术方案可以看出，本发明通过控制电平vin的低/高电平切换，能够实现低电压域信号vddl到高电压域信号vddh的转换。而且，在任意时刻下都保持左、右侧支路中的其中一条支路断开，降低了电平转换电路的静态损耗。而且，本发明中左侧支路中的mn3和mp3构成了反相器，提高了对mn1的驱动能力，同时右侧支路中的mn4和mp4构成了反相器，提高了对mn2的驱动能力，所以mn1和mn2的漏极可以快速响应信号变化，降低了信号传输的延时，提高了电平转换电路的电平转换速度。而且，本发明电路结构简单，版图面积小。
附图说明
29.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1为本发明实施例公开的一种电平转换电路结构示意图；
31.图2为本发明实施例公开的又一种电平转换电路结构示意图；
32.图3为图1所示电平转换电路的仿真波形图；
33.图4为本发明实施例公开的一种反相器电路结构示意图；
34.图5为本发明实施例公开的又一种反相器电路结构示意图。
具体实施方式
35.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
36.参见图1，本发明实施例公开了一种电平转换电路，包括：第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、第一n型开关管mn1、第二n型开关管mn2、第三n型开关管mn3、第四n型开关管mn4、第一p型开关管mp1、第二p型开关管mp2、第三p型开关管mp3和第四p型开关管mp4；
37.其中，第三反相器inv3和第四反相器inv4采用所述第一电压vddl供电，第一反相器inv1和第二反相器inv2采用第二电压vddh供电；参考地电压(即零电压)＜所述第一电压vddl＜所述第二电压vddh，例如设置vddl＝1.1v且vddh＝5v
38.开关管有n型开关管和p型开关管之分；不论是n型开关管还是p型开关管，都有三个引脚，分别是控制极、电流输入极和电流输出极；
39.第三反相器inv3的输出端接第四反相器inv4的输入端、第一n型开关管mn1的控制极、第三n型开关管mn3的控制极和第三p型开关管mp3的控制极；
40.第四反相器inv4的输出端接第二n型开关管mn2的控制极、第四n型开关管mn4的控制极和第四p型开关管mp4的控制极；
41.第三n型开关管mn3和第四n型开关管mn4的电流输出极均接地；
42.第一n型开关管mn1的电流输出极接第三p型开关管mp3的电流输出极和第三n型开关管mn3的电流输入极；
43.第二n型开关管mn2的电流输出极接第四p型开关管mp4的电流输出极和第四n型开关管mn4的电流输入极；
44.第三p型开关管mp3和第四p型开关管mp4的电流输入极均接第一电压vddl；
45.第一n型开关管mn1的电流输入极接第二p型开关管mp2的电流输出极和第一p型开关管mp1的控制极；
46.第二n型开关管mn2的电流输入极接第二p型开关管mp2的控制极和第一p型开关管mp1的电流输出极；
47.第二p型开关管mp2和第一p型开关管mp1的电流输入极均接第二电压vddh；
48.第一反相器inv1的输出端接第二反相器inv2的输入端；
49.第一反相器inv1的输入端接第二p型开关管mp2的电流输出极；
50.第三反相器inv3的输入为所述电平转换电路的控制电平vin，第二反相器inv2的输出为所述电平转换电路的输出vout。
51.可选的，图1所示电路中的任一n型开关管可以是n型mosfet(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)，也可以是n型igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)，也可以是npn三极管，
并不局限。图1所示电路中的任一p型开关管可以是p型mosfet，也可以是p型igbt，也可以是pnp三极管，并不局限。
52.当n型开关管为n型mosfet时，n型开关管的电流输入极为漏极，n型开关管的电流输出极为源极，n型开关管的控制极为栅极。当n型开关管为n型igbt时，n型开关管的电流输入极为集电极，n型开关管的电流输出极为发射极，开关管的控制极为栅极。当n型开关管为npn三极管时，n型开关管的电流输入极为集电极，n型开关管的电流输出极为发射极，n型开关管的控制极为基极。
53.当p型开关管为p型mosfet时，p型开关管的电流输入极为源极，p型开关管的电流输出极为漏极，p型开关管的控制极为栅极。当p型开关管为p型igbt时，p型开关管的电流输入极为发射极，p型开关管的电流输出极为集电极，p型开关管的控制极为栅极。当p型开关管为pnp三极管时，p型开关管的电流输入极为发射极，p型开关管的电流输出极为集电极，p型开关管的控制极为基极。
54.下面，仅以图1所示电路中的各n型开关管均为n型mosfet(简称nmos管)，各p型开关管均为p型mosfet(简称pmos管)为例，来对图1所示电路的工作原理进行详述：
55.mosfet的开关状态主要由栅源电压决定。nmos管在栅源电压大于一定值(该值称为阈值电压)时就会导通；常规接法是令nmos管的源极直接接地、栅极施加高电平，从而令nmos管导通。pmos管在栅源电压小于一定值时就会导通；常规接法是令pmos管的源极直接接电源、栅极施加低电平，从而令pmos管导通。图1所示电路中除mn1和mn2以外，其余mosfet都是采用常规接法。
56.图1所示电路分成了左右两条对称支路，分别是mn1所在的左侧支路和mn2所在的右侧支路。当控制电平vin从高电平切换到低电平时，第三反相器inv3输出高电平，第四反相器inv4输出低电平，此时：
57.对于右侧支路，mn4关断且mp4导通，此时mn2的源极电压从零电压瞬间抬高到低电压vddl，那么相比mn2采用常规接法时，当前接法下mn2的栅源电压降幅更大，所以mn2的栅源电压与mn2的阈值电压之差更大，mn2关断更彻底(即不存在mn2不能完全关断的可能性)；
58.对于左侧支路，mn3和mn1导通且mp3关断，此时mp2的漏极为低电平，电平转换电路的输出vout为低电压vddl。
59.而当控制电平vin从低电平切换到高电平时，第三反相器inv3输出低电平，第四反相器inv4输出高电平，此时：
60.对于左侧支路，mn3关断且mp3导通，此时mn1的源极电压从零电压瞬间抬高到低电压vddl，那么相比mn1采用常规接法时，当前接法下mn1的栅源电压的降幅更大，所以mn1的栅源电压与mn1的阈值电压之差更大，mn1关断更彻底(即不存在mn1不能完全关断的可能性)；
61.对于右侧支路，mn4和mn2导通且mp4关断，此时mp2导通，mp2的漏极从零电压翻转为高电压vddh，电平转换电路的输出vout为高电压vddh。
62.可见，通过控制电平vin的低/高电平切换，能够实现低电压域信号vddl到高电压域信号vddh的转换。而且，在任意时刻下都保持左、右侧支路中的其中一条支路断开，降低了电平转换电路的静态损耗。而且，图1所示电路结构简单，所以版图面积小。
63.另外，图1所示电路中mn3和mp3构成了反相器，提高了对mn1的驱动能力，同时mn4
和mp4构成了反相器，提高了对mn2的驱动能力，所以mn1和mn2的漏极可以快速响应信号变化，降低了信号传输的延时，提高了电平转换电路的电平转换速度。
64.由以上描述可知，本发明实施例通过控制电平vin的低/高电平切换，能够实现低电压域信号vddl到高电压域信号vddh的转换。而且，在任意时刻下都保持左、右侧支路中的其中一条支路断开，降低了电平转换电路的静态损耗。而且，本发明实施例中mn3和mp3构成反相器，提高了对mn1的驱动能力，同时mn4和mp4构成反相器，提高了对mn2的驱动能力，所以mn1和mn2的漏极可以快速响应信号变化，提高了电平转换电路的电平转换速度。而且，本发明实施例电路结构简单，版图面积小。
65.另外，图1所示电路中的mn1、mn2、mp1、mp2构成了伪差动式的输入和输出，该结构中的导电载流子以电子为主，迁移率高，可以缩短mosfet导通时漏极电压从低电平翻转到高电平或者从高电平翻转到低电平的时间。在该结构中，当mp2导通时，由于mp2的栅源电压较大，电流较大，需要限制，即需要保证mn1导通后流过的电流i
mn
》mp2导通后流过的电流i
mp
，否则可能会导致mp2的漏极电压从0到vddh翻转不过去或者加大电平翻转的延迟。
66.已知i
mp
和i
mn
的表达式如下：
[0067][0068][0069]
式中，u
p
表示mp2的电子迁移率，c
ox
表示栅极电容，w
p
表示mp2的导电沟道的宽，l
p
表示mp2的导电沟道的长，v
thp
表示mp2的阈值电压，un表示mn1的电子迁移率，wn表示mn1的导电沟道的宽，ln表示mn1的导电沟道的长，v
thn
表示mn1的阈值电压。
[0070]
由i
mp
和i
mn
的表达式可知，要想保证i
mn
》i
mp
，需要减小mp2的宽长比(w/l)来限制i
mn
，同时需要增大mn1的宽长比来加强i
mn
。由此，本发明实施例推荐在图1所示电路中通过对该结构中mn1、mp2的宽长比进行合理设置，从而进一步降低信号传输的延时，提高电平转换电路的电平转换速度。
[0071]
考虑电路对称性，在设计上，mn1的宽长比与mn2的宽长比一致，mp1的宽长比与mp2的宽长比一致。
[0072]
另外，图1所示电路中mp1和mp2交叉耦合连接，形成了正反馈结构，可以快速使得mn1和mn2的栅极到漏极电压放大。以mn1为例，mn1的栅极到漏极电压增益gm
n1
为mn1的跨导，gm
p1
为mp1的跨导，v
gsn
为mn1的栅源电压，v
gsp
为mp1的栅源电压。由于mp1选择的是较小的宽长比，mn1选取的是较大的宽长比，所以可以提高该电压增益av，进而提高电平转换电路的电平转换速度。
[0073]
综上，本发明实施例推荐设置第一n型开关管mn1、第二n型开关管mn2、第一p型开关管mp1和第二p型开关管mp2的宽长比除了满足第一n型开关管mn1与第二n型开关管mn2的宽长比相等，以及第一p型开关管mp1与第二p型开关管mp2的宽长比相等之外，还满足：第一n型开关管mn1导通后流过的电流大于第二p型开关管mp2导通后流过的电流，和/或由第一p
型开关管mp1和第二p型开关管mp2构成的正反馈结构对第一n型开关管mn1的栅极到漏极电压放大的增益超过第一预设值。
[0074]
以图1所示电路为1.1v转5v电平转换电路，并且其vin为方波信号为例，则该1.1v转5v电平转换电路的控制电平vin、输出vout、第一电压vddl以及第二电压vddh的仿真波形分别参见图2。由图2可以看出，当vin变为高电平后，vout很快跟随vin变化，而且上升时间非常短；当vin切换到低电平后，vout快速从高到低。
[0075]
可选的，基于上述公开的任一实施例，本发明实施例推荐将mn3和mn4的阈值电压都设置的比较低(低于第二预设值，该第二预设值在不影响电路正常运行的前提下，根据需要的电平转换速度进行取值)，这样可以进一步使得mn3和mn4的漏极快速响应信号变化，降低信号传输的延时，提高电平转换电路的电平转换速度。
[0076]
可选的，基于上述公开的任一实施例，本发明实施例推荐第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4内部mos管的尺寸都采用较小的尺寸，进一步减小整个电平转换电路的版图面积。可选的，本发明实施例推荐mp3、mp4避免使用较大的宽长比，进一步节约版图面积。
[0077]
图2公开了又一种电平转换电路，其与图1所示电路的区别在于：将图1所示电路中的第一反相器inv1的输入端接第二p型开关管mp2的电流输出极，替换为了：第一反相器inv1的输入端接第一p型开关管mp1的电流输出极。那么，当vin变为低电平后，vout很快跟随vin变为高电平，而且上升时间非常短；当vin切换到高电平后，vout快速从高到低。其工作原理根据图1所示电路的工作原理同理可得，此处不再赘述。
[0078]
可选的，基于上述公开的任一实施例中，任一反相器可采用cmos反相器，其电路结构如图4或图5所示，包括一个n型开关管和一个p型开关管，该p型开关管的电流输入极接电源(图4以该电源为vddl为例，对应inv3和inv4；图5以该电源为vddh为例，对应inv1和inv2)，该p型开关管和该n型开关管的控制极连接在一起作为该反相器的输入端in，该p型开关管的电流输出极与该n型开关管的电流输入极连接在一起作为该反相器的输出端out，该n型开关管的电流输出极接地。
[0079]
此外，本发明实施例还公开了一种多电压域的电子设备，包括：上述公开的任一种电平转换电路。
[0080]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0081]
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的不同对象，而不必用于描述特定的顺序或先后次序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
[0082]
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和
新颖特点相一致的最宽的范围。