在通信或广播系统中用于信道编码和解码的方法和设备与流程

在通信或广播系统中用于信道编码和解码的方法和设备
1.本技术是申请日为2018年5月4日、申请号为201880029572.9的发明专利申请的分案申请。
技术领域
2.本公开涉及一种在通信或广播系统中用于信道编码和解码的方法和设备。


背景技术：

3.为满足对自4g通信系统部署以来增加的无线数据业务的需求，已努力开发出改进的5g或准5g通信系统。因此，5g或准5g通信系统也被称为“超4g网络”或“后lte系统”。
4.5g通信系统被认为是在更高频率(毫米波)频带、例如60ghz频带中实现的，以便实现更高的数据速率。为了减小无线电波的传播损耗并且增大传输距离，在5g通信系统中讨论了波束形成、大规模多输入多输出(mimo)、全维mimo(fd-mimo)、阵列天线、模拟波束形成、大型天线技术。
5.此外，在5g通信系统中，基于先进的小型小区、云无线电接入网络(ran)、超密集网络、设备到设备(d2d)通信、无线回程、移动网络、协作通信、协调多点(comp)、接收端干扰消除等，系统网络改进的开发正在进行中。
6.在5g系统中，已经开发出作为高级编码调制(acm)的混合fsk与qam调制(fqam)和滑动窗口叠加编码(swsc)，以及作为高级接入技术的滤波器组多载波(fbmc)、非正交多址接入(noma)和稀疏码多址接入(scma)。
7.在通信或广播系统中，由于信道的各种噪声、衰落现象以及符号间干扰(isi)，链路性能可能大大降低。因此，为了实现诸如下一代移动通信、数字广播和移动互联网的需要高数据吞吐量和可靠性的高速数字通信或广播系统，期望开发出用于克服噪声、衰落和isi的技术。作为这种技术之一，近来已研究能够有效地恢复信息的失真并提高通信的可靠性的纠错码。


技术实现要素：

8.技术问题
9.本公开提供了能够支持各种输入长度和编码率的ldpc编码和解码方法和设备。
10.本公开提供了一种ldpc码设计方法以及编码和解码方法和相关设备，其适用于其中信息字具有约100位或更少的较短长度并且编码率是预定的情况。
11.本公开提出了一种用于通过同时考虑提升技术和陷阱集特性来设计能够支持各种长度和编码率的ldpc码的方法。
12.问题的解决方案
13.本公开提出了一种用于设计专用ldpc码的方法，所述方法适用于其中信息位的数量较小并且编码率固定的情况。
14.根据本公开，一种通信系统中的发射器的信道编码方法包括：基于第一信息对位
序列执行低密度奇偶校验(ldpc)编码，所述第一信息基于第二信息和第三信息来识别；以及向接收器发送所述经编码的位序列，并且其中所述第二信息指示关于所述第一信息中的非零块的信息，并且其中所述第三信息指示关于与所述非零块相关联的值的信息。
15.所述信道编码方法还可以包括：确定将要对其应用ldpc编码的位序列的大小；基于所述位序列大小来确定块大小(z)。
16.所述第二信息可以包括对应于以下给出的序列的三十二行。
17.[0018][0019]
所述块大小(z)可以被确定为以下给出的值之一。
[0020]
z1'＝{3,6,12,24,48,96,192,384}
[0021]
z2'＝{11,22,44,88,176,352}
[0022]
z3'＝{5,10,20,40,80,160,320}
[0023]
z4'＝{9,18,36,72,144,288}
[0024]
z5'＝{2,4,8,16,32,64,128,256}
[0025]
z6'＝{15,30,60,120,240}
[0026]
z7'＝{7,14,28,56,112,224}
[0027]
z8'＝{13,26,52,104,208}
[0028]
非零块可以是基于块大小(z)与由第三信息指示的指数值之间的取模运算的结果确定的循环置换矩阵。所述第二信息可以能够指示多达42行和52列的块的位置。
[0029]
此外，一种通信系统中的接收器的信道解码方法包括：基于第一信息对解调的接收信号执行低密度奇偶校验(ldpc)解码，所述第一信息基于第二信息和第三信息来识别，并且其中所述第二信息指示关于所述第一信息中的非零块的信息，并且其中所述第三信息指示关于与所述非零块相关联的值的信息。
[0030]
此外，一种在通信系统中执行信道编码的发射器包括控制器，所述控制器被配置为控制以：基于第一信息对位序列执行低密度奇偶校验(ldpc)编码，所述第一信息基于第二信息和第三信息来识别；以及收发器，所述收发器被配置为向接收器发送所述经编码的位序列，其中所述第二信息指示关于所述第一信息中的非零块的信息，并且其中所述第三信息指示关于与所述非零块相关联的值的信息。
[0031]
此外，一种在通信系统中执行信道解码的接收器包括收发器，所述收发器被配置为从发射器接收信号；以及控制器，所述控制器被配置为：基于第一信息对解调的接收信号执行低密度奇偶校验(ldpc)解码，所述第一信息基于第二信息和第三信息来识别，并且其中所述第二信息指示关于所述第一信息中的非零块的信息，并且其中所述第三信息指示关于与所述非零块相关联的值的信息。
[0032]
在进行以下具体实施方式之前，阐述贯穿本专利文献所使用的某些单词和短语的定义可能是有利的：术语“包括”和其派生词意指包括但不限于；术语“或”是包括性的，意指和/或；短语“与
……
相关联”和“与其相关联”以及其派生词可以意指包括、包括于
……
内、与
……
互连、包含、包含在
……
内、连接到或与
……
连接、耦接到或与
……
耦接、能够与
……
通信、与
……
合作、交错、并列、接近于、绑定到或与
……
绑定、具有、具有
……
的性质等等；且术语“控制器”意指控制至少一个操作的任何装置、系统或其一部分，此设备可以用硬件、固件或软件或者其中至少两个的某一组合来实施。应注意，与任何特定控制器相关联的功能可以是集中的或分布式的，无论是本地的还是远程的。
[0033]
此外，下文所描述的各种功能可以由一个或多个计算机程序实施或支持，每个计算机程序由计算机可读程序代码形成并体现于计算机可读介质中。术语“应用程序”和“程序”是指适于以合适的计算机可读程序代码实现的一个或多个计算机程序、软件部件、指令集、过程、功能、对象、类、实例、相关数据或其一部分。短语“计算机可读程序代码”包括任何类型的计算机代码，包括源代码、目标代码和可执行代码。短语“计算机可读介质”包括能够由计算机访问的任何类型的介质，诸如只读存储器(rom)、随机存取存储器(ram)、硬盘驱动器、光盘(cd)、数字视频光盘(dvd)或任何其他类型的存储器。“非暂时性”计算机可读介质排除传输暂时性电信号或其他信号的有线、无线、光学或其他通信链路。非暂时性计算机可读介质包括数据可以被永久地存储的介质和数据可以被存储并且稍后被重写的介质，诸如可重写光盘或可擦除存储器装置。
[0034]
贯穿本专利文献提供了对某些字词和短语的定义，本领域普通技术人员应理解，在许多实例中(如果不是大多数实例)，此类定义适用于如此定义的字词和短语的以前以及将来的使用。
[0035]
发明的有益效果
[0036]
根据本公开，可以有效地执行可变长度和可变速率的ldpc编码。
附图说明
[0037]
为更全面地理解本公开及其优点，现参考结合附图的以下描述，在附图中相似的参考数字表示相似的部分：
[0038]
图1是展示系统性ldpc码字的结构的图解。
[0039]
图2是展示ldpc码的图形表示方法的图解。
[0040]
图3a和图3b是展示qc-ldpc码的循环特性的图解。
[0041]
图4是展示根据本公开的实施例的发送设备的框图。
[0042]
图5是展示根据本公开的实施例的接收设备的框图。
[0043]
图6a和图6b是展示在用于ldpc解码的校验节点和变量节点处的消息传递操作的消息结构图解。
[0044]
图7是展示根据本公开的实施例的ldpc编码器的框图。
[0045]
图8是展示根据本公开的实施例的ldpc解码器的框图。
[0046]
图9是展示根据本公开的实施例的解码设备的配置的框图。
[0047]
图10是展示根据本公开的实施例的传输块的结构的图解。
[0048]
图11、图11a和图11b是展示根据本公开的实施例的ldpc码指数矩阵的实例的图解。
[0049]
图12、图12a和图12b是展示根据本公开的实施例的ldpc码指数矩阵的另一实例的图解。
[0050]
图13、图13a和图13b是展示根据本公开的实施例的ldpc码指数矩阵的又一实例的图解。
[0051]
图14、图14a和图14b是展示根据本公开的实施例的ldpc码指数矩阵的再一实例的图解。
[0052]
图15、图15a和图15b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0053]
图16、图16a和图16b是展示根据本公开的实施例的ldpc码基矩阵的实例的图解。
[0054]
图17、图17a和图17b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0055]
图18、图18a和图18b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0056]
图19、图19a和图19b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0057]
图20、图20a和图20b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0058]
图21、图21a和图21b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0059]
图22、图22a和图22b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0060]
图23、图23a和图23b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0061]
图24、图24a和图24b是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0062]
图25和图25a至图25i是展示根据本公开的实施例的ldpc码基矩阵的另一实例的图解。
[0063]
图26和图26a至图26i是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0064]
图27是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0065]
图28是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0066]
图29是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0067]
图30是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0068]
图31是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0069]
图32是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
[0070]
图33是展示根据本公开的实施例的ldpc码指数矩阵的另一个实例的图解。
具体实施方式
[0071]
下文讨论的图1至图33以及用于描述本专利文献中的本公开的原理的各种实施例仅仅是以实例说明，并且不应以任何方式解释为限制本公开的范围。本领域的技术人员将理解，本公开的原理可以在任何适当布置的系统或装置中实施。
[0072]
在下文中，将参考附图详细描述本公开的实施例。在下文中，省略本领域中公知的并且与本公开不直接相关的技术的描述。这是为了通过省略不必要的解释来清楚地传达本公开的主题。此外，本文使用的术语是考虑功能性而定义的，并且可以根据用户、操作者等的意图而改变。因此，定义应当基于贯穿本公开的内容。
[0073]
另外，如本领域技术人员所理解的，在不脱离本公开的范围的情况下，本公开的主题可以应用于具有类似技术背景的其他系统。
[0074]
通过参考在下文参考附图详细描述的实施例，本公开的优点和特征和其实现方式将变得显而易见。然而，本公开可以许多不同形式实施，并且不应该被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了将本公开的主题充分传达给本领域技术人员。贯穿本公开，相同附图标记指相同元素。
[0075]
gallager在二十世纪六十年代首次引入了低密度奇偶校验(ldpc)码，由于实施的复杂性，人们早就遗忘它。然而，由于berrou、glavieux和thitimajshima在1993年提出的涡轮码(turbocode)展示的性能接近香农的信道容量，因此关于涡轮码的性能和特性做出了许多解释，并且还进行了基于迭代解码和图形的信道编码的许多研究。由此激发，在九十年代后期再次研究ldpc码。因此，发现当将基于和积算法的迭代解码应用于对应于ldpc码的tanner图上时，ldcp码也具有接近shannon的信道容量的性能。
[0076]
通常，ldpc码被定义为奇偶校验矩阵，并且可以使用二分图来表示，所述二分图通常称为tanner图。
[0077]
图1是展示系统性ldpc码字的结构的图解。
[0078]
参考图1，对由k
ldpc
位或符号组成的信息字102的输入执行ldpc编码，使得生成由n
ldpc
位或符号组成的码字100。在下文中，为了便于解释，假定通过接收包括k
ldpc
位的信息字
102来生成由n
ldpc
位组成的码字100。即，当对k
ldpc
输入位的信息字102进行ldpc编码时，生成码字100即，信息字和码字中的每一个都是由多个位组成的位串，并且因此，信息字位或码字位是指构成信息字或码字的每个位。通常，当码字包括信息字时，即这被称为系统码。在此，是奇偶校验位104，并且奇偶校验位的数量可以表示为n
parity
(n
奇偶校验
)＝n
ldpc-k
ldpc
。
[0079]
ldpc码是一种类型的线性分组码，并且包括确定满足以下等式1的码字的过程。
[0080]
[等式1]
[0081][0082]
在此，
[0083]
在等式1中，h表示奇偶校验矩阵，c表示码字，ci表示码字的第i位，并且n
ldpc
表示ldpc码字长度。在此，hi表示奇偶校验矩阵h的第i列。
[0084]
奇偶校验矩阵h由等于ldpc码字的位数的n
ldpc
列组成。等式1意味着奇偶校验矩阵的第i列hi与第i个码字位ci的乘积之和为零，因此意味着第i列hi与第i个码字位ci相关。
[0085]
现在，将参考图2描述ldpc码的图形表示方法。
[0086]
图2示出由四行和八列组成的ldpc码的奇偶校验矩阵h1及其tanner图的实例。参考图2，具有八列的奇偶校验矩阵h1生成长度为8的码字。通过h1生成的码表示ldpc码，并且每列对应于编码的8位。
[0087]
参考图2，用于基于奇偶校验矩阵h1进行编码和解码的ldpc码的tanner图包括八个变量节点，即x
1 202、x
2 204、x
3 206、x
4 208、x
5 210、x
6 212、x
7 214和x
8 216，以及四个校验节点218、220、222和224。在此，ldpc码的奇偶校验矩阵h1的第i列和第j行分别对应于变量节点xi和第j个校验节点。在ldpc码的奇偶校验矩阵h1中的第i列和第j行的交点处的值为1、即除0以外的值表示存在连接tanner图中的变量节点xi和第j个校验节点的边缘(或称为区段)。
[0088]
在ldpc码的tanner图中，变量节点和校验节点中的每一个的阶数(degree)是指连接到每个节点的边缘的数量，并且它等于对应于ldpc码的奇偶校验矩阵中的相关节点的列或行中的非零条目(或称为非零元素)的数量。例如，在图2中，变量节点202、204、206、208、210、212、214和216的阶数分别是4、3、3、3、2、2、2和2，并且校验节点218、220、222和224的阶数分别是6、5、5和5。另外，在图2中，对应于变量节点的奇偶校验矩阵h1的相应列中的非零条目的数量分别等于上述阶数4、3、3、3、2、2、2和2，并且对应于校验节点的奇偶校验矩阵h1的相应行中的非零条目的数量分别等于上述阶数6、5、5和5。
[0089]
在图2所示的二分图上可以使用基于和积算法的迭代解码算法对ldpc码进行解码。在此，和积算法是一种消息传递算法，所述算法表示一种用于通过二分图上的边缘交换消息并且通过从输入到变量节点或校验节点的消息中计算输出消息来执行更新的算法。
[0090]
在此，可以基于第i个变量节点的消息来确定第i个编码位的值。第i个编码位的值
可用于硬判决和软判决两者。因此，ldpc码字的第i位ci的性能对应于tanner图的第i个变量节点的性能，并且这可以根据奇偶校验矩阵的第i列中的1的位置和数量来确定。也即，码字的n
ldpc
个码字位的性能可以取决于奇偶校验矩阵的1的位置和数量。这意味着，奇偶校验矩阵会极大地影响ldpc码的性能。因此，期望一种用于设计良好的奇偶校验矩阵的方法来设计具有优异性能的ldpc码。
[0091]
在通信或广播系统中，为了容易实施，通常使用准循环ldpc码(以下称为qc-ldpc码)，其使用准循环形式的奇偶校验矩阵。
[0092]
qc-ldpc码的特征在于具有奇偶校验矩阵，所述奇偶校验矩阵由具有小方阵形式的零矩阵或循环置换矩阵组成。在此，置换矩阵是指其中每行或每列包含单个条目1而其他条目为0的矩阵。循环置换矩阵是指通过将单位矩阵的所有条目向右循环移位而获得的矩阵。
[0093]
在下文中，将详细描述qc-ldpc码。
[0094]
首先，如等式2所示，定义大小为l
×
l的循环置换矩阵p＝(p
i，j
)。在此，p
i,j
(0《＝i，j《l)表示矩阵p中的第i行和第j列的条目(或称为元素)。
[0095]
[等式2]
[0096][0097]
关于如上定义的置换矩阵p，pi(0《＝i《l)是通过将单位矩阵的各个条目向右循环移位i次而获得的循环置换矩阵。
[0098]
最简单的qc-ldpc码的奇偶校验矩阵h可以以下文的等式3的形式来表示。
[0099]
[等式3]
[0100][0101]
如果将p-1
定义为大小为l
×
l的零矩阵，则等式3中的循环置换矩阵或零矩阵的每个指数a
i，j
具有值{-1,0,1,2,...,l-1}中的一个。另外，由于具有n个列块和m个行块，等式3的奇偶校验矩阵h的大小为ml
×
nl。
[0102]
如果等式3的奇偶校验矩阵具有满秩，则对应于奇偶校验矩阵的qc-ldpc码的信息位的大小变为(n-m)*l。为了方便起见，对应于信息位的(n-m)个列块被称为信息字列块，并且对应于其余奇偶校验位的m个列块被称为奇偶校验列块。
[0103]
通常，通过在等式3的奇偶校验矩阵中将循环置换矩阵和零矩阵分别替换为1和0而获得的大小为m
×
n的二元矩阵称为奇偶校验矩阵h的母矩阵或基矩阵m(h)。此外，如等式4所示通过选择循环置换矩阵和零矩阵的指数而获得的大小为m
×
n的整数矩阵称为奇偶校验矩阵h的指数矩阵e(h)。
[0104]
[等式4]
[0105][0106]
因此，指数矩阵中包括的一个整数对应于奇偶校验矩阵中的循环置换矩阵，因此为了方便起见，指数矩阵可以表示为整数序列。所述序列将称为ldpc序列或ldpc码序列，以将其与另一个序列区分开。通常，奇偶校验矩阵不仅可以表示为指数矩阵，而且可以表示为具有代数相同特性的序列。在本公开中，奇偶校验矩阵被表示为指示奇偶校验矩阵中的1的位置的指数矩阵或序列。然而，由于存在用于区分包括在奇偶校验矩阵中的1或0的位置的各种序列标记方法，因此可以替代地表示表现出相同代数效果的多种序列形式。
[0107]
此外，装置的发送/接收设备可以直接生成奇偶校验矩阵以执行ldpc编码和解码。然而，取决于实现方式的特征，可以使用具有与奇偶校验矩阵所具有的相同的代数效果的指数矩阵或序列来执行ldpc编码和解码。因此，尽管在本公开中为了方便起见描述了使用奇偶校验矩阵的编码和解码，但是本公开实际上可以通过能够实现与奇偶校验矩阵所实现相同的效果的各种方法来在装置中实现。
[0108]
为了参考，相同的代数效果意味着两个或更多个不同的表示完全相同或者在逻辑上或数学上彼此转换。
[0109]
尽管在本公开中描述的是其中对应于一个块的循环置换矩阵是单个的情况，但是本公开可以等同地应用于在一个块中包括多个循环置换矩阵的另一种情况。例如，如等式5所示，当两个循环置换矩阵之和包括在第i行块和第j列块的一个位置中时，指数矩阵可以表达为如等式6所示。如从等式6可以看出，在对应于包含循环置换矩阵之和的上述位置的第i行和第j列的位置中包含两个整数。
[0110]
[等式5]
[0111][0112]
[等式6]
[0113][0114]
如上所述，尽管qc-ldpc码通常允许多个循环置换矩阵对应于奇偶校验矩阵中的
一个行/列块，但是本公开将描述其中一个循环置换矩阵对应于一个块的情况。然而，这仅是示例性的，并且不应解释为限制。为了参考，多个循环置换矩阵在一个行/列块中重叠的大小为l
×
l的矩阵称为循环矩阵或循环行列式。
[0115]
同时，等式5和6的奇偶校验矩阵和指数矩阵的母矩阵或基矩阵是指通过分别用1和0替换循环置换矩阵和零矩阵而获得的二元矩阵，类似于在等式3中使用的定义。另外，一个块中包括的多个循环置换矩阵的总和(即循环矩阵)简单地用1来替换。
[0116]
因为ldpc码的性能是根据奇偶校验矩阵确定的，所以期望设计具有优异性能的ldpc码的奇偶校验矩阵。另外，期望能够支持各种输入长度和编码率的ldpc编码或解码方法。
[0117]
提升是指不仅用于有效地设计qc-ldpc码而且用于从给定的指数矩阵生成各种长度的奇偶校验矩阵或ldpc码字的方法。即，可以通过设置l值来将提升应用于有效地设计非常大的奇偶校验矩阵，所述l值根据特定的规则来从给定的小母矩阵确定循环置换矩阵或零矩阵的大小，或者用于通过将适当的l值应用于给定的指数矩阵或对应序列而生成具有各种长度的奇偶校验矩阵或ldpc码字。
[0118]
下文中参考以下参考文献描述典型的提升方法以及通过提升设计的qc-ldpc码的特性，所述参考文献通过引用整体并入本文。
[0119]
参考文献[myung2006]
[0120]
s.myung、k.yang和y.kim的“用于准循环ldpc码的提升方法”，ieee通信快报，2006年6月，第10卷，第489-491页。
[0121]
当给出ldpc码c0时，假设将要通过提升方法设计的sqc-ldpc码为c1,...,cs，并且每个qc-ldpc码的奇偶校验矩阵的行块和列块的大小的值为lk。在此，c0对应于具有c1,...,cs码的母矩阵作为奇偶校验矩阵的最小ldpc码，并且对应于行块和列块的大小的l0的值为1。此外，每个码ck的奇偶校验矩阵hk具有m
×
n大小的指数矩阵并且每个指数被选择为值{-1,0,1,2,...,l
k-1}之一。
[0122]
典型的提升方法包括步骤c0→
c1→
...
→cs
，并且具有满足条件l
k 1
＝q
k 1
lk(q
k 1
是正整数，k＝0,1,...,s-1)的特性。如果根据提升过程的特征存储cs的奇偶校验矩阵hs，则根据提升方法，可以使用以下等式7来表示所有qc-ldpc码c0,c1,...,cs。
[0123]
[等式7]
[0124]
或
[0125]
[等式8]
[0126]
e(hk)≡e(hs)modlk[0127]
不仅通过使用诸如等式7或8的合适技术从c0设计大qc-ldpc码c1,...,cs的方法而且从大码ck设计小码ci(i＝k-1,k-2,...,1,0)的方法称为提升。
[0128]
根据等式7或8的提升方法，对应于每个qc-ldpc码ck的奇偶校验矩阵中的行块或列块的大小的lk彼此具有倍数关系，并且还通过特定的方式选择指数矩阵。典型的提升方法改善了通过提升设计的每个奇偶校验矩阵的代数或图形特性，从而允许qc-ldpc码的设
计变得容易、具有改进的错误平层特征。
[0129]
然而，由于各个lk值成倍数关系，所以存在极大地限制每个码的长度的缺点。例如，当假设诸如l
k 1
＝2 x lk的最小提升方案被应用于每个lk值时，每个qc-ldpc码的奇偶校验矩阵的大小可以具有2km
×2k
n的大小。即，当以10个步骤(s＝10)施加提升时，可以生成十个大小的奇偶校验矩阵。这意味着可以支持具有十种长度的qc-ldpc码。
[0130]
因此，典型的提升方法在设计支持各种长度的qc-ldpc码时有所不利。然而，考虑到各种类型的数据传输，通常使用的通信系统需要非常高水平的长度兼容性。因此，基于典型提升方法的ldpc编码技术具有难以应用于通信系统的问题。
[0131]
为了解决这种问题，本公开使用以下提升方法。
[0132]
通常，提升可以认为使等式4的指数矩阵中的条目的值相对于各种l值改变，以便将其用于ldpc编码和解码。例如，当等式4的指数矩阵是e＝(a
i，j
)时，并且当根据l值转换的指数矩阵是时，通常可以应用诸如等式9的转换等式。
[0133]
[等式9]
[0134]
或
[0135][0136]
在等式9中，f(x，l)可以以各种形式定义。例如，可以使用以下等式10中所示的定义。
[0137]
[等式10]
[0138]
或
[0139]
或
[0140][0141]
在等式10中，mod(a,b)表示a的模b运算，并且d表示常数，所述常数是预定义的正整数。
[0142]
图4是展示根据本公开的实施例的发送设备的框图。
[0143]
如图4所示，为了处理可变长度输入位，发送设备400可以包括分段单元410、零填充单元420、ldpc编码器430、速率匹配单元440以及调制器450。速率匹配单元440可以包括交织器441和删余/重复/零消除单元442。
[0144]
图4所示的元件被配置为对可变长度输入位执行编码和调制。然而，这些元件仅是示例性的，并且可以省略或替换其中一些元件，或者可以添加任何其他元件。
[0145]
同时，发送设备400可以确定参数(例如，输入位长度，调制和编码速率(modcod)，用于零填充(或缩短)的参数，ldpc码的编码率和/或码字长度，用于交织的参数，用于重复和删余、调制方案的参数)，并且在传输到接收设备500之前根据确定的参数执行编码。
[0146]
输入位数是可变的。因此，如果输入位数大于预定值，则输入位可以被分段成具有等于或小于预定值的长度。另外，每个分段的块可以对应于一个ldpc编码块。如果输入位数
等于或小于预定值，则不执行分段。在这种情况下，输入位可以对应于一个ldpc编码块。
[0147]
发送设备400可以存储用于编码、交织和调制的各种参数。用于编码的参数可以是ldpc码的编码率、码字长度以及关于奇偶校验矩阵的信息。用于交织的参数可以是关于交织规则的信息，并且用于调制的参数可以是关于调制方案的信息。此外，关于删余的信息可以是删余长度，并且关于重复的信息可以是重复长度。当使用本公开中提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括循环矩阵的指数值。
[0148]
在这种情况下，构成发送设备400的各个元件可以使用上述参数来执行操作。
[0149]
尽管未示出，但是发送设备400可以进一步包括用于控制发送设备400的操作的控制器(未示出)。
[0150]
图5是展示根据本公开的实施例的接收设备的框图。
[0151]
如图5所示，为了处理可变长度信息，接收设备500可以包括解调器510、速率解匹配单元520、ldpc解码器530、零消除单元540以及去分段单元550。速率解匹配单元520可以包括对数似然比(llr)插入单元522、llr组合器523、解交织器524等。
[0152]
图5所示的元件被配置为执行接收设备的功能。然而，这些元件仅是示例性的，并且可以省略或替换其中一些元件，或者可以添加任何其他元件。
[0153]
本文公开的奇偶校验矩阵可以使用存储器读取、在发送设备或接收设备中预先给出或者由发送设备或接收设备直接生成。此外，发送设备可以存储或生成对应于奇偶校验矩阵的序列或指数矩阵并将其应用于编码。类似地，接收设备可以存储或生成对应于奇偶校验矩阵的序列或指数矩阵并将其应用于解码。
[0154]
在下文中，将参考图5详细地描述接收器操作。
[0155]
解调器510对从发送设备400接收的信号进行解调。
[0156]
具体地，作为对应于发送设备400的调制器450的元件的解调器510对从发送设备400接收的信号进行解调，并且随后生成对应于从发送设备400发送的位的值。
[0157]
为此，接收设备500可以根据模式预先存储关于由发送设备400使用的调制方案的信息。因此，取决于模式，解调器510可以对从发送设备400接收的信号进行解调，并且生成对应于ldpc码字位的值。
[0158]
同时，对应于从发送设备400发送的位的值可以是对数似然比(llr)值。
[0159]
具体地，llr值可以由从发送设备400发送的位为零的概率与所述位为一的概率之比的对数来表示。可替代地，llr值可以是位值本身，或者是根据从发送设备400发送的位为0或1的概率所属的区间确定的代表值。
[0160]
解调器510进一步对llr值执行多路复用(未示出)。具体地，作为对应于发送设备400的位解复用器(demux)(未示出)的元件，解调器510可以执行对应于位解复用器的操作。
[0161]
为此，接收设备500可以预先存储关于用于由发送设备400进行解复用和块交织的参数的信息。因此，mux(未示出)可以相对于对应于单元字的llr值(即，指示作为矢量值的ldpc码字的接收符号的信息)反向执行由位解复用器执行的解复用和块交织操作，并且以位为单位多路复用对应于单元字的llr值。
[0162]
速率解匹配单元520可以将某个llr值插入到解调器510的llr值输出中。即，速率解匹配单元520可以在从解调器510输出的llr值之间插入预定的llr值。
[0163]
具体地，速率解匹配单元520是对应于发送设备400的速率匹配单元440的元件，并
且可以执行对应于交织器441和删余/重复/零消除单元442的操作。
[0164]
首先，速率解匹配单元520可以执行对应于交织器441的解交织。对应于在ldpc码字中已经填充零位的位置中的零位的llr值被插入到解交织器524的输出值。在这种情况下，对应于填充的零位(即，缩短的零位)的llr值可以是正无穷大(∞)或负无穷大(-∞)。然而，这是理论上的，并且实际上对应于填充的零位的llr值可以是在接收设备500中使用的llr值的最大值或最小值。
[0165]
为此，接收设备500可以预先存储关于用于由发送设备400填充零位的参数的信息。因此，速率解匹配单元520可以识别在ldpc码字中已经填充零位的位置，并且随后在所识别的位置中插入对应于缩短的零位的llr值。
[0166]
此外，速率解匹配单元520的llr插入单元522可以在ldpc码字中的删余位的位置中插入对应于删余位的llr值。在这种情况下，对应于删余位的llr值可以为零。
[0167]
为此，接收设备500可以预先存储关于用于由发送设备400删余的参数的信息。因此，llr插入单元522可以将对应的llr值插入到对ldpc奇偶校验位进行删余的位置中。
[0168]
速率解匹配单元520的llr组合器523可以组合(即，求和)从llr插入单元522和解调器510输出的llr值。具体地，作为对应于发送设备400的删余/重复/零消除单元442的元件的llr组合器523可以执行对应于重复的操作。首先，llr组合器523可以将对应于重复位的llr值与其他llr值组合。在此，其他llr值可以是用于用作由发送设备400生成重复位的基础的位的llr值，即用于已经被选择用于重复的ldpc奇偶校验位的llr值。
[0169]
即，如上所述，发送设备400从ldpc奇偶校验位中选择位，在ldpc信息位与ldpc奇偶校验位之间重复选择位，并且将重复位发送到接收设备500。
[0170]
因此，用于ldpc奇偶校验位的llr值可以由用于重复ldpc奇偶校验位的llr值和用于非重复ldpc奇偶校验位(即，通过编码生成的ldpc奇偶校验位)的llr值组成。因此，llr组合器523可以将llr值与相同的ldpc奇偶校验位组合。
[0171]
为此，接收设备500可以预先存储关于用于由发送设备400重复的参数的信息。因此，llr组合器523可以识别用于重复ldpc奇偶校验位的llr值，并且将所识别的llr值与用于重复所基于的ldpc奇偶校验位的llr值进行组合。
[0172]
此外，llr组合器523可以将对应于重传或增量冗余(ir)位的llr值与其他llr值组合。在此，其他llr值可以是用于针对在发送设备400中生成ldpc码字位而选择的位的llr值，其中重传或ir位的生成基于所述ldpc码字位。
[0173]
即，当针对混合自动重传请求(harq)发生否定应答(nack)时，发送设备400可以将一些或全部码字位发送到接收设备500。
[0174]
因此，llr组合器523可以将经由重传或ir接收的位的llr值与经由先前帧接收的ldpc码字位的另一llr值组合。
[0175]
为此，接收设备500可以预先存储关于用于通过发送设备400的重传或ir位生成的参数的信息。因此，llr组合器523可以识别用于重传或ir位的数量的llr值，并且将所识别的llr值与用于重传位的生成所基于的ldpc奇偶校验位的llr值进行组合。
[0176]
速率解匹配单元520的解交织器524可以对从llr组合器523输出的llr值进行解交织。
[0177]
具体地，解交织器524是对应于发送设备400的交织器441的元件，并且可以执行对
应于交织器441的操作。
[0178]
为此，接收设备500可以预先存储关于用于由发送设备400进行交织的参数的信息。因此，解交织器524可以通过对对应于ldpc码字位的llr值反向执行由交织器441执行的交织操作来对对应于ldpc码字位的llr值进行解交织。
[0179]
ldpc解码器530可以基于从速率解匹配单元520输出的llr值来执行ldpc解码。
[0180]
具体地，ldpc解码器530是对应于发送设备400的ldpc编码器430的元件，并且可以执行对应于ldpc编码器430的操作。
[0181]
为此，接收设备500可以根据模式预先存储关于由发送设备400用于ldpc编码的参数的信息。因此，取决于模式，ldpc解码器530可以基于从速率解匹配单元520输出的llr值来执行ldpc解码。
[0182]
例如，ldpc解码器530可以根据基于和积算法的迭代解码方案基于从速率解匹配单元520输出的llr值来执行ldpc解码，并且根据ldpc解码输出纠错位。
[0183]
零消除单元540可以从ldpc解码器530输出的位中去除零位。
[0184]
具体地，零消除单元540是对应于发送设备400的零填充单元420的元件，并且可以执行对应于零填充单元420的操作。
[0185]
为此，接收设备500可以预先存储关于用于由发送设备400填充零位的参数的信息。因此，零消除单元540可以在从ldpc解码器530输出的位中去除由零填充单元420填充的零位。
[0186]
去分段单元550是对应于发送设备400的分段单元410的元件，并且可以执行对应于分段单元410的操作。
[0187]
为此，接收设备500可以预先存储关于用于由发送设备400进行分段的参数的信息。因此，去分段单元550可以通过组合从零消除单元540输出的位(即，用于可变长度输入位的分段)来恢复分段之前的位。
[0188]
同时，可以使用基于如图2所示的二分图上的和积算法的迭代解码算法对ldpc码进行解码。如上所述，和积算法是一种消息传递算法。
[0189]
在下文中，将参考图6a和图6b描述通常在ldpc解码中使用的消息传递操作。
[0190]
图6a和图6b示出在用于ldpc解码的校验节点和变量节点处的消息传递操作。
[0191]
图6a示出校验节点m600和连接到校验节点m600的多个变量节点610、620、630和640。此外，tn′
,m
表示从变量节点n
′
610传递到校验节点m600的消息，并且e
n,m
表示从校验节点m600传递到变量节点n630的消息。在此，将与校验节点m600连接的所有变量节点的集合定义为n(m)，并且将通过从n(m)中排除变量节点n630而获得的集合定义为n(m)\n。
[0192]
在这种情况下，基于和积算法的消息更新规则可以由等式11表示。
[0193]
[等式11]
[0194][0195][0196]
在此，sign(e
n,m
)表示消息e
n,m
的符号，并且|e
n,m
|表示消息e
n,m
的大小。函数φ(x)可以由以下等式12表示。
[0197]
[等式12]
[0198][0199]
同时，图6b示出变量节点x 650和连接到变量节点x 650的多个校验节点660、670、680和690。在这种情况下，e
y',x
表示从校验节点y
′
660传递到变量节点x 650的消息，并且t
y,x
表示从变量节点x 650传递到校验节点y 680的消息。在此，将连接到变量节点x 650的所有校验节点的集合定义为m(x)，并且将通过从m(x)中排除校验节点y 680而获得的集合定义为m(x)\y。在这种情况下，基于和积算法的消息更新规则可以由等式13表示。
[0200]
[等式13]
[0201][0202]
在此，e
x
表示变量节点x的初始消息值。
[0203]
在确定节点x的位值的情况下，可以使用以下等式14。
[0204]
[等式14]
[0205][0206]
在这种情况下，可以根据p
x
值来确定对应于节点x的编码位。
[0207]
因为图6a和图6b示出一般的解码方法，所以将省略详细描述。除了图6a和图6b所示的方法之外，可以应用其他方法来确定在变量节点与校验节点之间传递的消息的值。在frank r.kschi schang、brendan j.frey和hans-andrea loeliger的“因子图与和积算法(factor graphs and the sum-product algorithm)”，ieee信息理论期刊，2001年2月，第47卷，第2期，第498-519页中公开了相关描述。
[0208]
图7是展示根据本公开的实施例的ldpc编码器的框图。
[0209]kldpc
位可以构成ldpc编码器710的k
ldpc ldpc信息位ldpc信息位ldpc编码器710可以执行k
ldpc ldpc信息位的系统ldpc编码，并且因此生成由n
ldpc
位组成的ldpc码字λ＝(c0,c1,...,c
nldpc-1
)＝(i0,i1,...,i
kldpc-1
,p0,p1,...,p
nldpc-kldpc-1
)。
[0210]
如以上在等式1中所述，确定码字，使得ldpc码字和奇偶校验矩阵的乘积变为零矢量。
[0211]
参考图7，编码设备700包括ldpc编码器710。ldpc编码器710可以基于奇偶校验矩阵或对应的指数矩阵或序列，通过对输入位执行ldpc编码来生成ldpc码字。在这种情况下，ldpc编码器710可以通过使用根据编码率(即，ldpc码的编码率)不同地定义的奇偶校验矩阵来执行ldpc编码。
[0212]
编码设备700还可以包括用于存储ldpc码的编码率、码字长度以及关于奇偶校验矩阵的信息的存储器(未示出)。通过使用这种信息，ldpc编码器710可以执行ldpc编码。当使用本文提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括关于循环矩阵的指数值的信息。
[0213]
图8是展示根据本公开的实施例的ldpc解码器的框图。
[0214]
根据图8，解码设备800可以包括ldpc解码器810。
[0215]
ldpc解码器810基于奇偶校验矩阵或对应的指数矩阵或序列对ldpc码字执行ldpc解码。
[0216]
例如，ldpc解码器810可以通过迭代解码算法通过传递对应于ldpc码字位的对数似然比(llr)值来生成信息字位，并且随后执行ldpc解码。
[0217]
在此，llr值是对应于ldpc码字位的信道值，并且可以以各种方式表示。
[0218]
例如，llr值可以由通过信道从发送侧发送的位为零的概率与所述位为一的概率之比的对数来表示。可替代地，llr值可以是根据硬判决确定的位值本身，或者是根据从发送侧发送的位为0或1的概率所属的区间确定的代表值。
[0219]
在这种情况下，发送侧可以通过使用如图7所示的ldpc编码器710来生成ldpc码字。
[0220]
此外，ldpc解码器810可以通过使用根据编码率(即，ldpc码的编码率)不同地定义的奇偶校验矩阵来执行ldpc解码。
[0221]
同时，解码设备800还可以包括用于存储ldpc码的编码率、码字长度以及关于奇偶校验矩阵的信息的存储器(未示出)。通过使用这种信息，ldpc解码器810可以执行ldpc解码。然而，这仅是示例性的，并且这种信息可以由发送侧提供。
[0222]
图9是展示根据本公开的另一实施例的解码设备的配置的框图。
[0223]
如上所述，ldpc解码器810可以通过使用迭代解码算法来执行ldpc解码。在这种情况下，ldpc解码器810可以如图9所示地配置。迭代解码算法是已知的，并且如图9所示的详细配置仅是示例性的。
[0224]
如图9所示，解码设备900包括输入处理器901、存储器902、变量节点计算器904、控制器906、校验节点计算器908以及输出处理器910。
[0225]
输入处理器901存储输入值。具体地，输入处理器901可以存储经由无线电信道接收的信号的llr值。
[0226]
基于对应于接收信号的块大小(即，码字长度)和编码率的奇偶校验矩阵，控制器906确定输入到变量节点计算器904的值的数量、存储器902中的其地址值、输入到校验节点计算器908的值的数量以及存储器902中的其地址值。
[0227]
存储器902存储变量节点计算器904和校验节点计算器908中的每一个的输入和输出数据。
[0228]
变量节点计算器904基于关于从控制器906接收的输入数据的数量和地址的信息从存储器902接收数据并执行变量节点操作。随后，基于关于从控制器906接收的输出数据的数量和地址的信息，变量节点计算器904将变量节点操作的结果存储在存储器902中。另外，基于从输入处理器901和存储器902输入的数据，变量节点计算器904将变量节点操作的结果输入到输出处理器910。在此，变量节点操作如以上参考图6所述。
[0229]
校验节点计算器908基于关于从控制器906接收的输入数据的数量和地址的信息从存储器902接收数据并执行校验节点操作。随后，基于关于从控制器906接收的输出数据的数量和地址的信息，校验节点计算器908将校验节点操作的结果存储在存储器902中。在此，校验节点操作如以上参考图6所述。
[0230]
输出处理器910基于从变量节点计算器904接收的数据执行硬判决，以确定在发送侧处码字的信息位是零还是一。随后，输出处理器910输出硬判决的结果，并且输出处理器910的所述输出值成为最终解码的值。在这种情况下，可以基于输入到图6中的一个变量节点的所有消息值(初始消息值和从校验节点输入的所有消息值)之和来执行硬判决。
[0231]
图10是展示根据本公开的另一实施例的传输块的结构的图解。
[0232]
参考图10，可以添加《空(null)》位，使得分段长度彼此相等。
[0233]
另外，可以添加《空》位以匹配ldpc码的信息长度。
[0234]
上文描述了用于在支持各种长度的ldpc码的通信或广播系统中基于qc-ldpc码应用各种块大小的方法。现在，将描述用于进一步改善上述方法中的编码性能的方法。
[0235]
通常，在从单个ldpc指数矩阵或序列中针对各种块大小l适当地转换和使用序列的情况下，如等式9和10中所述的提升方法，在系统实现中存在许多优点，因为它只需要用一个或几个序列来实现。然而，随着将要支持的块大小的类型的数量的增加，设计对所有块大小都具有良好性能的ldpc码是非常困难的。
[0236]
为了解决这种问题，提出了q cldpc码的有效设计方法如下。在本公开中提出的是一种考虑等式9和10的提升方法以及ldpc码的奇偶校验矩阵或tanner图上的陷阱集特性来设计具有优异性能的奇偶校验矩阵的方法。为了方便起见，尽管假设提升基于等式10的但是本公开不限于此。
[0237]
现在，将详细描述可变长度qc ldpc码的设计方法。
[0238]
第一步骤是在确定用于信道码的解码成功的噪声阈值时通过执行密度演化分析同时改变密度演化和迭代解码次数的收敛规则来找到基矩阵的权重分布(即矩阵的行或列中包含的1的分布)。
[0239]
第二步骤是当可以通过爬山方法改进第一步骤处获得的权重分布时，将改进的权重分布设置为基矩阵的权重分布。
[0240]
第三步骤是基于在第二步骤处获得的权重分布来获得一个基矩阵。在所述步骤处，可以通过各种已知技术来设计用于获得基矩阵的方法。
[0241]
提升假设等式10的即，假设对于满足2k≤l＜2
k 1
的范围的l值，使用相同的指数矩阵进行编码和解码。
[0242]
1.第四步骤是根据满足上述范围的l值在确定指数矩阵时最大化围长(即tanner图上的循环长度的最小值)，并且随后确定按照预定的去除顺序从中最大程度地去除陷阱集的指数矩阵。在此，去除陷阱集的预定顺序如下。
[0243]
a.第一优先级：(4,0)陷阱集
[0244]
b.第二优先级：(3,1)陷阱集
[0245]
c.第三优先级：(2,2)陷阱集
[0246]
d.第四优先级：(3,2)陷阱套
[0247]
e.第五优先级：(4,1)陷阱集
[0248]
f.第六优先级：(4,2)陷阱集
[0249]
2.第五步骤是重复第一步骤至第四步骤给定次数，并且随后通过针对每个获得码的计算实验根据l值最终选择出具有最佳平均性能的码。在此，可以以各种方式定义平均性能。例如，可以在改变l值的同时找到用于实现系统中期望的块误码率(bler)的最小信噪比(snr)，并且随后最终选择具有最小平均snr的码。
[0250]
3.设计可变长度qc ldpc码的上述方法仅是示例性的，并且可以根据信道码的要求进行修改。例如，可以通过考虑将要在系统中应用的提升方法来更改第三步骤。另外，在
第四步骤处，可以根据系统中期望的信道码的特性来改变去除陷阱集的顺序。同时，用于可变长度qc ldpc码的上述设计方法也可以通过从第三步骤和第四步骤中去除提升过程而应用于固定长度。
[0251]
4.例如，可以假设将信息位的数量设置为小数量来设计码，并且在低编码率的情况下，考虑到复杂性和性能两者，在信道编码之后获得的一些码字位被重复发送。在这种情况下，在上述设计可变长度qc ldpc码的方法的第一步骤中，通过将用于密度演化分析的初始值的一部分增加重复传输的次数来确定噪声阈值。另外，如果编码速率或长度是固定的，则提升过程可以排除第三步骤和第四步骤。
[0252]
5.同时，由于密度演化分析方法和陷阱集的特征在本领域中是众所周知的，因此在本文省略详细描述，并且用以下参考文献代替，所述参考文献的全部内容通过引用并入本文：
[0253]
6.参考文献[rsu2001]：
[0254]
7.t.j.richardson、m.a.shokrollahi和r.l.urbanke的“容量接近不规则低密度奇偶校验码的设计(design of capacity-approaching irregular low-density parity-check codes)”，ieee信息理论期刊，2001年2月，第47卷，第2期，第619-637页。
[0255]
8.参考文献[kaba2012]：
[0256]
9.m.karimi和a.h.banihashemi的“用于找到ldpc码的主要陷阱集的有效算法(efficient algorithm for finding dominant trapping sets of ldpc codes)”，ieee信息理论期刊，2012年11月，第58卷，第11期，第6942-6958页。
[0257]
10.通过上述设计方法设计的奇偶校验矩阵的指数矩阵或ldpc序列的实施例在图11至图15中示出。
[0258]
11.图11所示的奇偶校验矩阵被分成分别在图11a和图11b中放大的两个部分。在图11中，表示两个部分的附图标记指示矩阵的对应的放大图。即，图11a和图11b的组合等于图11所示的一个奇偶校验矩阵。类似地，这适用于图12至图15。在图11至图15所示的指数矩阵中，每个空块对应于lxl大小的零矩阵。
[0259]
图11所示的指数矩阵的一个特征在于由7个上行和17个前列构成的部分矩阵的阶数为2或更大。图11所示的指数矩阵的另一个特征在于从第18列到第52列的所有列的阶数均为1。即，由从第8行到第42行的行构成的大小为35x52的指数矩阵对应于大量的单个奇偶校验码。因此，图11所示的指数矩阵对应于ldpc码，所述ldpc码具有奇偶校验矩阵，所述奇偶校验矩阵由7个行块和17个列块组成、阶数为2或更大，并且具有奇偶校验矩阵，奇偶校验矩阵呈与由35个行块和52个列块组成的多个单校验码级联的形式。
[0260]
应用具有单个奇偶校验码的级联方案的奇偶校验矩阵易于扩展，因此在应用增量冗余(ir)技术方面是有利的。因为ir技术对于支持混合自动重传请求(harq)很重要，所以高效且高性能的ir技术提高了harq系统的效率。基于奇偶校验矩阵的ldpc码可以通过使用从单个奇偶校验码扩展的一部分生成和发送新的奇偶校验来应用高效且高性能的ir技术。
[0261]
在图11的指数矩阵中，前10列对应于信息位。因此，基于奇偶校验矩阵中的循环置换矩阵或循环矩阵的大小l，可以确定信息位的大小为10l。通常，可以通过缩短技术来支持除10l以外的信息位长度。此外，因为在图11所示的指数矩阵中存在52行，所以取决于l值，码字位长度可以是52l。如果码字位长度不是52l或者编码率不是10/52，则可以通过缩短
和/或删余一些信息位来支持它。
[0262]
虽然考虑到在使用以下l值的情况来设计图11，但是这仅是示例性的，并且不应解释为限制：
[0263]
l＝{4,5,6,7}{8,9,10,11,12,13,14,15}{16,18,20,22,24,26,28,30}{32,36,40,44,48,52,56,60}{64,72,80,88,96,104,112,120}{128,144,160,176,192,208,224,240}{256}。
[0264]
图12至图15所示的指数矩阵被固定为l＝16，并且也固定为880的码位数。
[0265]
在图12中，指数矩阵的前6列对应于信息位。类似地，图13中的指数矩阵的前5列、图14中的指数矩阵的前4列、以及前3列对应于信息位。因此，基于奇偶校验矩阵中的循环置换矩阵或循环矩阵的大小l＝16，可以确定信息位的大小为96、80、64或48。通常，可以通过缩短技术来支持除96、80、64或48以外的信息位长度。如果码字位长度不是880，则可以通过缩短和/或删余一些信息位来支持它。
[0266]
作为另一实施例，提出了一种用于在给定的单个基矩阵上应用多个指数矩阵或ldpc序列的方法。即，存在一个基矩阵，并且在所述基矩阵上找到ldpc码的指数矩阵或序列。随后，通过应用提升来满足来自指数矩阵或序列的每个块大小组中包括的块大小，可以执行可变长度ldpc编码和解码。换句话说，对于多个不同的ldpc码的指数矩阵或序列，对应的奇偶校验矩阵的基矩阵彼此相等。尽管在所述方案中，构成ldpc码的指数矩阵或ldpc序列的条目或数字可以具有不同的值，但是对应的条目或数字具有位置一致的特征。如上所述，指数矩阵或ldpc序列表示循环置换矩阵的指数，即一种位的循环置换值，并且通过将条目或数字的位置设置成彼此相等而容易知道对应于循环置换矩阵的位的位置。
[0267]
首先，如以下等式15所示，将要支持的块大小z被划分成多个块大小组(或集合)。应注意，块大小z是对应于ldpc码的奇偶校验矩阵中的循环置换矩阵或循环矩阵的大小zxz的值。
[0268]
[等式15]
[0269]
z1＝{12,24,48,96,192}
[0270]
z2＝{11,22,44,88,176}
[0271]
z3＝{10,20,40,80,160}
[0272]
z4＝{9,18,36,72,144}
[0273]
z5＝{8,16,32,64,128,256}
[0274]
z6＝{15,30,60,120,240}
[0275]
z7＝{14,28,56,112,224}
[0276]
z8＝{13,26,52,104,208}
[0277]
等式15的块大小组具有不同粒度尺寸和相邻块大小的相同比率的特征。即，一组中包括的块大小是除数或倍数的关系。当对应于第p(p＝1,2,...,8)组的指数矩阵是时，并且当对应于第p组中包括的z值的指数矩阵是e
p
(z)＝(e
i，j
(z))时，假定使用f
p
(x，z)＝x(modz)来应用如等式9所示的序列转换方法。即，例如，当将块大小z确定为z＝28时，可以相对于对应于包括z＝28的第7块大小组的指数矩阵如等式16所示地获得针对z＝28的指数矩阵e7(28)＝(e
i，j
(28))的每个条目e
i，j
(28)。
[0278]
[等式16]
[0279][0280][0281]
如等式16所示的转换可以简单地如等式17表示。
[0282]
[等式17]
[0283]ep
(z)＝e
p
(modz),z∈z
p
[0284]
考虑到以上等式15至17而设计的ldpc码的基矩阵和指数矩阵(或ldpc序列)在图16至图24中示出。尽管上文描述了将等式9、16或17的提升或求幂矩阵转换方法应用于对应于奇偶校验矩阵的整个指数矩阵，但是也可以部分地应用于指数矩阵。例如，对应于奇偶校验矩阵的奇偶校验位的部分矩阵通常具有用于有效编码的特殊结构。在这种情况下，编码方法或复杂性可以由于提升而改变。因此，为了维持相同的编码方法或复杂性，对于对应于奇偶校验矩阵中的奇偶性的部分矩阵，不可以对指数矩阵的一部分应用提升，或者可以对对应于信息位的部分矩阵应用除了应用于指数矩阵的提升方案之外的提升。即，在指数矩阵中，可以不同地设置应用于对应于信息位的序列的提升方案和应用于对应于奇偶校验位的序列的提升方案。另外，通过不对对应于奇偶校验位的整个或部分序列施加提升，可以使用固定值而无需序列转换。
[0285]
在图16至图24中顺序地示出对应于使用基于等式15至17提出的qcldpc码设计方法设计的ldpc码的奇偶校验矩阵的基矩阵或指数矩阵的实施例。在图16至图24所示的基矩阵和指数矩阵中，空块表示对应于zxz大小的零矩阵的部分。在一些情况下，图16的基矩阵中的空块可以用零表示，并且图17至图24的指数矩阵中的空块可以由诸如-1的特定值表示。图17至图24所示的ldpc码的指数矩阵具有相同的基矩阵。
[0286]
图16至图24是示出42x52大小的基矩阵或ldpc指数矩阵的图解。另外，在每个指数矩阵中，由上5行和前15列形成的部分矩阵不具有1阶的列。即，这意味着可以通过对上述部分矩阵应用提升而生成的奇偶校验矩阵不具有1阶的列或列块。
[0287]
此外，图16a和图16b是示出从图16所示的基矩阵划分的各个部分的放大图。在图16中，表示两个部分的附图标记表示矩阵的对应的放大图。因此，图16a和图16b的组合等于图16所示的一个基矩阵。
[0288]
另外，图17a和图17b是示出从图17所示的指数矩阵划分的各个部分的放大图。在图17中，表示两个部分的附图标记表示矩阵的对应的放大图。因此，图17a和图17b的组合等于图17所示的一个指数矩阵(或一个ldpc序列)。类似地，这适用于图18至图24。
[0289]
如图17至图24所示的指数矩阵的另一特征在于从第16列到第52列的所有列的阶数均为1。即，由指数矩阵中从第6行到第42行的行组成的37x52大小的基矩阵或指数矩阵对应于单个奇偶校验码。
[0290]
图17至图24所示的指数矩阵对应于考虑等式15中定义的块大小组而设计的ldpc码。然而，根据系统要求，不需要支持块大小组中包括的所有块大小。因此，图17至图24所示
的指数矩阵可以支持对应于等式15中定义的块大小组(或集合)的块大小，并且进一步至少支持对应于每个组(或集合)的子集的块大小。
[0291]
此外，根据系统，如图16至图24所示，基矩阵和指数矩阵也可以按原样使用，或者可以仅使用其一部分。例如，在如图16至图24所示的基矩阵和指数矩阵中，可以通过将由上7行和前17列组成的7x17部分矩阵与另一个35x52大小的指数矩阵级联来生成新的指数矩阵以应用ldpc编码和解码。
[0292]
类似地，在图16至图24所示的基矩阵和指数矩阵中，可以通过将由从第8行到最后一行的行和从第1列到第52列的列组成的35x52大小的部分矩阵与另一个7x17大小的部分矩阵级联来生成新的指数矩阵以执行ldpc编码和解码。
[0293]
通常，通过适当地选择图16的基矩阵中的行和列而形成的部分矩阵可以作为新的基矩阵应用以执行ldpc编码和解码。同样，通过适当地选择图17至图24的指数矩阵中的行块和列块而形成的部分矩阵可以作为新的指数矩阵应用以执行ldpc编码和解码。
[0294]
此外，可以通过根据编码率不同地应用码字位的删余来调整ldpc码的编码率。当基于图16至图24所示的基矩阵或指数矩阵在ldpc码中删余对应于阶数1的列的奇偶校验位时，ldpc解码器可以在不使用奇偶校验矩阵中的对应部分的情况下执行解码。因此，存在降低解码复杂性的优点。然而，在考虑编码性能的情况下，存在通过调整奇偶校验位的删余顺序或者所生成的ldpc码字的传输顺序来改善ldpc码的性能的方法。
[0295]
例如，当对应于与图16至图24对应的基矩阵或指数矩阵的前两列的信息位被删余时，并且当对应于从第18列到第52列的列并且阶数为1的所有奇偶校验位进行删余时，可以发送编码率为10/15的ldpc码字。通常，通过在通过使用对应于图16至图24的基矩阵和指数矩阵生成ldpc码字之后适当地应用速率匹配，可以进一步提高性能。当然，考虑到速率匹配，通过适当地重新排列基矩阵或指数矩阵中的列的顺序，可以将其应用于ldpc编码和解码。
[0296]
通常，ldpc编码过程包括确定将对其应用ldpc编码的输入位大小(或码块大小)、确定将对其应用ldpc编码的块大小(z)、确定合适的ldpc指数矩阵或序列、并且随后基于确定的块大小(z)和确定的指数矩阵或ldpc序列执行ldpc编码。此时，可以将ldpc指数矩阵或序列不经转换而应用于ldpc编码，或者根据块大小(z)适当地进行转换。
[0297]
类似地，ldpc解码过程包括确定所发送的ldpc码字的输入位大小(或码块大小)、确定将对其应用ldpc解码的块大小(z)、确定合适的ldpc指数矩阵或序列、以及基于所确定的块大小(z)和所确定的指数矩阵或ldpc序列执行ldpc解码。此时，可以将ldpc指数矩阵或序列不经转换而应用于ldpc解码，或者根据块大小(z)适当地进行转换。
[0298]
图16所示的基矩阵可以以各种形式表示。例如，可以通过使用以下等式18至21所示的序列来表示基矩阵。
[0299]
等式18表示在图16的基矩阵中具有42x52大小的部分矩阵的每一行中的条目1的位置。例如，在等式18中，第二序列的第二值6表示条目1存在于基矩阵的第二行的第六列处。在此实例中，序列和矩阵中的条目的起始顺序从零开始计数。
[0300]
表达式19表示在图16的基矩阵中具有42x52大小的部分矩阵的每一列中的条目1的位置。例如，在等式19中，第四序列的第三值10表示条目1存在于基矩阵中第三列的第十行处。同样在此实例中，序列和矩阵中的条目的起始顺序从零开始计数。
[0301]
[等式18]
[0302]
[0303][0304]
[等式19]
[0305]
[0306]
[0307][0308]
如果对于图16的基矩阵中的阶数1的列的位置有特定规则，则如等式20和21所示，可以省略关于对应位置的信息。当然，假定发送设备和接收设备了解这种特定规则。
[0309]
如果基矩阵或指数矩阵的一部分具有某种规则，则可以更简单地表示基矩阵或指数矩阵。例如，在从第十五列块到最后一个列块的列块具有如图16至图24所示的基矩阵或指数矩阵的对角线结构的情况下，假设所述规则是已知的，则省略条目的位置及其指数值。
[0310]
例如，通过从上述等式18和19中省略从第15列块到最后一列块的条目1的位置，获得以下等式20和21。
[0311]
[等式20]
[0312]
[0313]
[0314][0315]
[等式21]
[0316][0317]
以下等式22表示如图17所示的具有42x52大小的指数矩阵的每一行中的每个条目值。例如，在等式22中，第二序列的第二值56表示指数矩阵的第二行中的第二条目的值是56。进一步考虑图16和等式18，这意味着对应于奇偶校验矩阵中的第二行块和第六列块的循环置换矩阵的指数为56。
[0318]
如果指数矩阵的一部分具有某种规则，则可以更简单地表示指数矩阵。例如，在从第十五列块到最后一个列块的列块具有如图17至图24所示的指数矩阵的对角线结构的情况下，假设所述规则是已知的，则省略其指数值。
[0319]
例如，以下等式23是其中从第15列块到最后一个列块省略指数值0的实例。
[0320]
[等式22]
[0321]
[0322][0323]
[等式23]
[0324]
[0325][0326]
如上所述，基矩阵和指数矩阵可以以各种方式表示。如果应用列或行的置换，则通过适当地改变等式18至23中的序列或序列中的数字的位置，相同的表达式是可能的。
[0327]
现在，将参考图25至图33描述通过本文提出的设计方法设计基矩阵和指数矩阵的实例。图25至图33的基矩阵和指数矩阵在由上22行和前32列组成并且因此具有22x32大小的部分矩阵已固定的条件下生成。即，当给出图25a至图25f时，图25的基矩阵作为通过本文提出的设计方法来设计图25g至图25i的扩展形式而获得。
[0328]
类似地，图26至图33所示的指数矩阵通过类似于图25的扩展设计而获得。以这种
方式，即使当基矩阵或指数矩阵的一部分预先固定为特定矩阵或序列时，也可以通过本文提出的方法来设计扩展的基矩阵或指数矩阵。
[0329]
图25至图33的基矩阵或指数矩阵的大小为42x52，并且指数矩阵的空块通常对应于zxz大小的零矩阵，并且可以由诸如-1的特定值表示。
[0330]
基本上，如等式15至17所示，每个基矩阵和指数矩阵都是在考虑各条件和方法的情况下设计的。然而，这仅是示例性的，并且不应解释为限制。例如，可以支持等式15的块大小组中包括的块大小(z)值，并且也支持等式24所示的块大小组。此外，可以使用等式24的任何子集中包括的块大小值，并且也向等式15或24的块大小组(或集合)添加合适的值。
[0331]
[等式24]
[0332]
z1'＝{3,6,12,24,48,96,192,384}
[0333]
z2'＝{11,22,44,88,176,352}
[0334]
z3'＝{5,10,20,40,80,160,320}
[0335]
z4'＝{9,18,36,72,144,288}
[0336]
z5'＝{2,4,8,16,32,64,128,256}
[0337]
z6'＝{15,30,60,120,240}
[0338]
z7'＝{7,14,28,56,112,224}
[0339]
z8'＝{13,26,52,104,208}
[0340]
图26至图33示出对应于基于等式15至17或等式24设计的qc ldpc码的奇偶校验矩阵的指数矩阵的实施例。图26至图33所示的ldpc码的指数矩阵具有相同的基矩阵，其特征如图25所示。
[0341]
图25a至图25i是示出从图25所示的基矩阵划分的各个部分的放大图。图25中表示相应部分的附图标记表示矩阵的对应放大图。因此，图25a至图25i的组合形成图25所示的一个基矩阵。
[0342]
图26a至图26i是示出从图26所示的指数矩阵划分的各个部分的放大图。在图26中表示相应部分的附图标记表示矩阵的对应的放大图。因此，图26a至图26i的组合形成图26所示的一个指数矩阵。
[0343]
图27至图33示出图26的部分a、d和g。在图27至图33中，其他部分b、c、e、f、h和i与图26相同，即与图26b、图26c、图26e、图26f、图26h和图26i所示的相同。因此，通过将图27至图33中的每个图所示的a、d和g部分与图26a、图26b、图26c、图26e、图26f、图26h和图26i组合，可以形成指数矩阵。
[0344]
图25至图33的基矩阵和指数矩阵基于由上22行和前32列组成并且因此具有22x32大小的部分矩阵而生成。即，即使当基矩阵或指数矩阵的一部分预先固定为特定矩阵或序列时，也可以通过本文提出的方法来设计扩展的基矩阵或指数矩阵。
[0345]
图25至图33所示的基矩阵和指数矩阵可以以各种形式表示。例如，使用以下等式25所示的序列表示是可能的。等式24表示图25的基矩阵的每一行中的条目1的位置。
[0346]
[等式25]
[0347]
[0348][0349]
等式26示出图25的基矩阵的每一列中的条目1的位置。
[0350]
[等式26]
[0351]
[0352]
[0353][0354]
如果可以为基矩阵的一部分找到某种规则，则可以更简单地表示基矩阵。例如，在从第十五列到最后一列的列具有如图25所示的基矩阵的对角线结构的情况下，假设发送和接收设备了解所述规则，则可以省略条目的位置或其指数值。
[0355]
为了参考，通过相对于可以基于图25至图33所示的基矩阵或指数矩阵生成的ldpc码适当地缩短一部分信息位并删余一部分码字位，可以以各种编码率和各种长度来支持ldpc编码和解码。例如，通过对图25至图33所示的基矩阵和指数矩阵中的信息位的一部分应用缩短，可以支持各种信息字长度(或码块长度)以及各种编码率，随后对对应于前两列的信息位进行删余并对一部分奇偶校验进行删余。
[0356]
此外，当使用ldpc码的缩短或零填充来支持可变信息字长或可变编码率时，可以根据缩短的顺序或方法来提高码性能。如果已设置缩短顺序，则可以通过重新排列给定基矩阵的全部或一部分来提高编码性能。另外，可以通过相对于特定信息字长(或码块长度)适当地确定将要对其应用缩短的块大小或列块的大小来提高性能。
[0357]
例如，当图25至图33中的前十列对应于信息字位(或码块)并且当将要用于ldpc编
码的列数是kb时，可以通过应用如下文给出的用于缩短的适当的规则并且由此确定kb和块大小(z)的值来获得更好的性能。
[0358][0359]
在上文中，cbs表示信息字长度或码块长度。当在上文中确定kb的值时，可以将块大小(z)值确定为满足zxkb》＝cbs的最小值。例如，如等式27所示确定kb和块大小。
[0360]
[等式27]
[0361]
cbs＝40＝》kb＝6＝》z＝7
[0362]
cbs＝48＝》kb＝7＝》z＝7
[0363]
cbs＝56＝》kb＝6＝》z＝10
[0364]
cbs＝64＝》kb＝6＝》z＝11
[0365]
cbs＝72＝》kb＝6＝》z＝12
[0366]
cbs＝80＝》kb＝6＝》z＝14
[0367]
cbs＝200＝》kb＝8＝》z＝26
[0368]
cbs＝640＝》kb＝9＝》z＝72
[0369]
cbs＝1024＝》kb＝10＝》z＝104
[0370]
根据系统，如图25至图33所示，基矩阵或指数矩阵也可以按原样使用，或者可以仅使用其一部分。例如，在如图25至图33所示的基矩阵或指数矩阵中，可以通过与除由上22行和前32列组成的22x32部分矩阵以外的22x32ldpc基矩阵或者指数矩阵级联来生成新的指数矩阵或指数矩阵，并且将其用于ldpc编码和解码方法和设备。例如，通过使用来自等式25的等式28中所示的20个矩阵，可以通过与另一个基矩阵级联来生成新的基矩阵。
[0371]
[等式28]
[0372][0373][0374]
作为另一个实例，通过将来自等式25的如等式29所示的上32个序列与其他10个ldpc基矩阵或ldpc序列级联，可以生成新的基矩阵并将其应用于ldpc编码和解码。为了参考，如等式29所示，通过从等式25中选择上32个序列定义的基矩阵的部分矩阵与通过选择图25中的上32个行定义的基矩阵的部分矩阵相同。
[0375]
如等式28和29所示，在通过使用与对应于图25或等式25的ldpc基矩阵(或序列)的部分矩阵(或序列的一部分)相对应的序列来定义新的基矩阵的情况下，还可以通过使用与对应于图26至图33的ldpc指数矩阵中的部分矩阵(或序列的一部分)相对应的部分来生成新的指数矩阵。
[0376]
[等式29]
[0377]
[0378][0379]
通常，通过适当地选择图25至图33的基矩阵和指数矩阵中的行和列而形成的部分矩阵可以作为新的基矩阵和指数矩阵来应用，并且用于ldpc编码和解码的方法和设备。
[0380]
虽然已参考其示例性实施例具体示出并描述了本公开，但是应清楚地理解，这些仅仅通过说明和实例，并且不与本公开结合。本领域技术人员将理解，在不脱离本公开的主题和范围的情况下，可以在形式和细节上进行各种改变。
[0381]
虽然已经用各种实施例描述了本公开，但是可以向本领域技术人员提出各种改变和修改。意图是本公开涵盖落入所附权利要求的范围内的这些改变和修改。