一种用于零中频接收机的DCOC电路的制作方法

一种用于零中频接收机的dcoc电路
技术领域
1.本发明涉及设备技术领域，尤其涉及一种用于零中频接收机的dcoc电路。


背景技术：

2.随着社会的发展，人们对于无线通信技术的需求越来越高，如为了提高汽车雷达探测距离，接收链路灵敏度就要提高，对下混频器来说，就需要更加优异的性能，但是实际芯片加工时，难以避免工艺失配，混频器开关级不能完全对称，即无法避免产生直流失调，另外混频器由于自身本振端到射频端的隔离度不够，使得本振信号馈通到射频端后再与本振进行混频也会产生的直流电平(在零中频接收机中收发隔离度不够，发射信号进入接收链路，与本振信号混频产生直流)，而直流失调又容易使后级电路产生饱和和非线性现象，为了解决这个问题，一些直流消除结构被提出；
3.目前的一些电路结构存在以下缺陷，为实现片上全集成，需要输入信号远高于零频，不适用于零中频接收机混频器的性能改善；高通拐点通过电阻，电容确定，不易实现滤波带宽的修改，且电阻、电容的面积会大幅度增加；同时现有结构积分器接通时会被推饱和，且由于存在反馈，导致结构存在启动时间，无法立即启动，因此，本发明提出一种用于零中频接收机的dcoc电路以解决现有技术中存在的问题。


技术实现要素：

4.针对上述问题，本发明的目的在于提出一种用于零中频接收机的dcoc电路，该用于零中频接收机的dcoc电路能消除自身运放失调电压和闪烁噪声对信号的影响，使用开关电容大大降低了版图面积，两组斩波模块可有效消除自身运放带来的直流失调和闪烁噪声，同时做到能消除混频器输出的直流失调而又不会带来额外噪声，并实现小的版图面积，做到全集成。
5.为实现本发明的目的，本发明通过以下技术方案实现：一种用于零中频接收机的dcoc电路，包括主线路、运放电路、积分器电路和外部时钟，所述运放电路设有一级运放电路、二级运放电路和三级运放电路，所述一级运放电路、二级运放电路和三级运放电路依次串接在所述主线路上，所述一级运放电路和二级运放电路内的运算放大器两端分别串接有ch1斩波电路和ch2斩波电路，所述积分器电路并接在一级运放电路输入端和二级运放电路输出端，所述积分器电路内的运算放大器两端串接有ch3斩波电路，所述积分器电路输出端线路上设有开关电容，所述外部时钟与开关电容电性连接。
6.进一步改进在于：所述ch1斩波电路包括第一斩波模块和第二斩波模块，所述第一斩波模块串接在一级运放电路中的运算放大器输入端，所述第二斩波模块串接在一级运放电路中的运算放大器输出端，所述ch2斩波电路和ch3斩波电路结构与ch1斩波电路相同分别接在二级运放电路和积分器电路的运算放大器两端。
7.进一步改进在于：所述主线路输入端设有r1电阻，所述一级运放电路的运算放大器上ch1斩波电路两端并接有c1电容且c1电容两端并接有r2电阻，所述一级运放电路与二
级运放电路之间串接有r3电阻，所述积分器电路输出端线路并接在r1电阻与一级运放电路之间。
8.进一步改进在于：所述二级运放电路的运算放大器上ch2斩波电路两端并接有c2电容且c2电容两端并接有r4电阻，所述二级运放电路与三级运放电路之间串接有r6电阻，所述积分器电路的输入端并接在二级运放电路与r6电阻之间。
9.进一步改进在于：所述积分器电路中的运算放大器输入端线路上设有r5电阻，所述积分器电路的运算放大器上ch3斩波电路两端并接有c4电容且c4电容两端并接有r8电阻。
10.进一步改进在于：所述三级运放电路中的运算放大器两端并接有c3电容且c3电容两端并接有r7电阻。
11.进一步改进在于：所述开关电容内设有多组开关，所述开关电容内的多组开关由外部时钟发出的clk1脉冲和clk2脉冲控制。
12.本发明的有益效果为：本发明采用两组斩波模块的斩波电路和积分器电路的负反馈可抵消混频器产生的直流失调，同时不会带来额外的噪声，并且能极大地缩小版图面积；
13.采用开关电容能实现极低的高通滤波截止频率，节省了版图面积，能实现接收机系统的全集成，降低成本，也使本发明运用范围大大增加，对低中频架构接收机，优势更加凸显。
附图说明
14.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
15.图1为本发明实施例电路连接结构图。
16.图2为本发明实施例一斩波运放原理图。
17.图3为本发明实施例二运算放大器斩波处理示意图。
具体实施方式
18.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
19.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”、“第四”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
20.实施例一
21.根据图1、图2所示，本实施例提供了一种用于零中频接收机的dcoc电路，包括主线
路、运放电路、积分器电路和外部时钟，所述运放电路设有一级运放电路、二级运放电路和三级运放电路，所述一级运放电路、二级运放电路和三级运放电路依次串接在所述主线路上，所述一级运放电路和二级运放电路内的运算放大器两端分别串接有ch1斩波电路和ch2斩波电路，所述积分器电路并接在一级运放电路输入端和二级运放电路输出端，所述积分器电路内的运算放大器两端串接有ch3斩波电路，所述积分器电路输出端线路上设有开关电容，所述外部时钟与开关电容电性连接，开关电容能实现极低的高通滤波截止频率，节省了版图面积，能实现接收机系统的全集成，降低成本，也使本发明运用范围大大增加。
22.所述ch1斩波电路包括第一斩波模块和第二斩波模块，所述第一斩波模块串接在一级运放电路中的运算放大器输入端，所述第二斩波模块串接在一级运放电路中的运算放大器输出端，所述ch2斩波电路和ch3斩波电路结构与ch1斩波电路相同分别接在二级运放电路和积分器电路的运算放大器两端，两组斩波模块的斩波电路和积分器电路的负反馈可抵消混频器产生的直流失调，同时不会带来额外的噪声，并且能极大地缩小版图面积。
23.第一斩波模块先将信号调制到斩波频率处，在和运算放大器自身的失调和噪声一起被放大器放大，然后再经过第二斩波模块调制，信号会被解调恢复到原始信号，而噪声和失调会被调制到高频，再经过一个低通滤波器之后，噪声和失调能被滤除，开关电容利用较小的芯片面积实现低的高通拐点。
24.所述主线路输入端设有r1电阻，所述一级运放电路的运算放大器上ch1斩波电路两端并接有c1电容且c1电容两端并接有r2电阻，所述一级运放电路与二级运放电路之间串接有r3电阻，所述积分器电路输出端线路并接在r1电阻与一级运放电路之间。
25.所述二级运放电路的运算放大器上ch2斩波电路两端并接有c2电容且c2电容两端并接有r4电阻，所述二级运放电路与三级运放电路之间串接有r6电阻，所述积分器电路的输入端并接在二级运放电路与r6电阻之间。
26.所述积分器电路中的运算放大器输入端线路上设有r5电阻，所述积分器电路的运算放大器上ch3斩波电路两端并接有c4电容且c4电容两端并接有r8电阻。
27.所述三级运放电路中的运算放大器两端并接有c3电容且c3电容两端并接有r7电阻。
28.所述开关电容内设有多组开关，所述开关电容内的多组开关由外部时钟发出的clk1脉冲和clk2脉冲控制。
29.实施例二
30.根据图1、图3所示，本实施例提供了一种用于零中频接收机的dcoc电路，所述外部时钟与开关电容控制方法为外部时钟发出clk1脉冲和clk2脉冲两组互补脉冲控制电容开关，在电容开关内的开关s1、开关s2、开关s3、开关s4、开关s5、开关s6、开关s7和开关s8中，外部时钟发出的clk1脉冲用于控制开关s1、开关s2、开关s4和开关s7，外部时钟发出的clk2脉冲用于控制开关s3、开关s5、开关s6和开关s8。
31.如说明书附图3所示，clk1脉冲和clk2脉冲两组互补脉冲周而复始地控制开关闭合与断开，在一个时钟周期t以内，从v1流到v2的电荷量等于c(v1-v2)，电路中流向v2的平均电流由下式计算
32.33.推导出等效模拟电阻由下式计算
[0034][0035]
当电容在ff级别时，设置合理的f
clk
，能实现电阻极大级别，做到截止频率很低，极大地减小无源电阻的版图面积；同时相比由普通工艺实现的电阻，开关电容的等效电阻精度更高。
[0036]
本发明基于积分器作为负反馈，其中开关电容等效大电阻以节省版图面积，并且通过外部时钟可控制等效电阻阻值，使得该反馈的截止频率做到很低并且可调，能够很好地分离混频器输出的直流分量和有用信号，对于每个运放，自身含有两组斩波模块，都能消除自身运放失调电压和闪烁噪声对信号的影响。本发明使用开关电容代替大电阻，大大降低了版图面积，每个运放又含有两组斩波模块消除自身运放带来的直流失调和闪烁噪声；同时做到能消除混频器输出的直流失调而又不会带来额外噪声，并实现小的版图面积，做到全集成
[0037]
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。