半导体元件和半导体元件的制造方法与流程

技术特征：
1.一种半导体元件，是具有氮化镓的半导体元件，其中，具备具有第1面的半导体层，所述第1面包括第1区域和作为由所述第1区域突出的带状的凸部或由所述第1区域凹陷的带状的凹部的第2区域，所述第1面之中，所述第1区域或所述第2区域的表面中的至少一方，具有包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。2.根据权利要求1所述的半导体元件，其中，所述半导体层，还具有与所述第1面对置的第2面，所述第1面之中，所述第1区域或所述第2区域的表面中的至少一方，具有包含与所述第2面具有的晶面取向相对的晶面取向不同的晶面取向的晶面。3.根据权利要求1或2所述的半导体元件，其中，所述凸部具有包含互不相同的晶面取向的3个以上的晶面。4.根据权利要求3所述的半导体元件，其中，所述凸部的所述3个以上的晶面之中的1个是包含(000－1)晶面取向和(1－100)晶面取向的晶面。5.根据权利要求1～4中任一项所述的半导体元件，其中，所述第1区域的表面，具有包含与所述第2区域的表面不同的晶面取向的晶面。6.根据权利要求1～4中任一项所述的半导体元件，其中，所述第1区域的表面，具有包含与所述第2区域的表面相同的晶面取向的晶面。7.根据权利要求1～6中任一项所述的半导体元件，其中，还具备配置在所述第1面的所述第1区域和所述第2区域的第1电极。8.根据权利要求7所述的半导体元件，其中，所述第1电极是n型电极。9.根据权利要求1～8中任一项所述的半导体元件，其中，所述半导体层还具有与第1面对置的第2面，还具有配置在所述第2面的第2电极。10.根据权利要求1～9中任一项所述的半导体元件，其中，所述第1区域的表面是(000－1)晶面取向。11.根据权利要求1～10中任一项所述的半导体元件，其中，所述第2区域的表面是(000－1)晶面取向。12.根据权利要求1～11中任一项所述的半导体元件，其中，所述第1面具有所述第2区域、和夹隔所述第2区域的多个第1区域。13.根据权利要求1～12中任一项所述的半导体元件，其中，所述多个第1区域的表面，具有包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。14.根据权利要求1～12中任一项所述的半导体元件，其中，所述第1区域的表面，具有包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。15.根据权利要求1～14中任一项所述的半导体元件，其中，所述第1电极与所述第1区域的接触区域，大于所述第1电极与所述第2区域的接触区域。16.根据权利要求1～15中任一项所述的半导体元件，其中，在所述第1电极与第1区域的接触区域，包含(000－1)晶面取向或(1－100)晶面取向的晶面的面积，小于包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面的面积。17.根据权利要求1～16中任一项所述的半导体元件，其中，在所述第1电极与第2区域
的接触区域，包含(000－1)晶面取向或(1－100)晶面取向的晶面的面积，小于包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面的面积。18.根据权利要求17所述的半导体元件，其中，所述凹部具有包含互不同相的晶面取向的多个晶面。19.根据权利要求18所述的半导体元件，其中，所述凹部的所述多个晶面之中的1个是包含(000－1)晶面取向和(1－100)晶面取向的晶面。20.根据权利要求1～19中任一项所述的半导体元件，其中，所述第1区域还具有粗糙面区域。21.一种半导体元件的制造方法，其中，具备：准备衬底的工序；在所述衬底的第1面上形成具有氮化镓的半导体层的工序；从所述衬底上剥离所述半导体层的工序，从所述衬底上剥离所述半导体层时，以使剥离面成为包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面的方式进行剥离。22.根据权利要求21所述的半导体元件的制造方法，其中，从所述衬底上剥离所述半导体层时，将所述半导体层与连接于所述半导体层的所述衬底的一部分一起剥离。23.根据权利要求22所述的半导体元件的制造方法，其中，从所述衬底上剥离所述半导体层时，以所述半导体层的一部分残留在所述衬底上的方式剥离所述半导体层。24.根据权利要求21～23中任一项所述的半导体元件的制造方法，其中，在形成所述半导体层之前，还具备在所述衬底的所述第1面上，一边使作为所述半导体层的生长起点的区域露出，一边形成掩模的工序，所述半导体层，从所述区域沿着所述掩模的表面生长。25.根据权利要求21～24中任一项所述的半导体元件的制造方法，其中，所述掩模的表面之中，所述半导体层生长的表面具有凹凸。26.一种半导体元件，是具有氮化镓的半导体元件，其中，具备以衬底为起点进行外延生长的半导体层，所述半导体层具有包括第1区域和与所述第1区域邻接的第2区域的第1面，所述第2区域是从所述衬底分离时所形成的剥离面，所述剥离面具有包含与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。27.根据权利要求25或26所述的半导体元件，其中，所述凸部具有第1凸区域、和杂质浓度比所述第1凸区域少的第2凸区域。28.根据权利要求27所述的半导体元件，其中，所述第1凸区域相对于所述第2凸区域位于前端。29.根据权利要求27所述的半导体元件，其中，所述凸部具有第1凸区域、和位错密度比所述第1凸区域少的第2凸区域。30.根据权利要求27所述的半导体元件，其中，所述凸部具有所述第1凸区域和所述第2凸区域连接而成的连接部，所述连接部的位错密度大于所述第1凸区域。
31.根据权利要求28所述的半导体元件，其中，所述凸部7具有所述第1凸区域和所述第2凸区域连接而成的连接部，所述连接部的位错密度大于所述第2凸区域。32.根据权利要求27所述的半导体元件，其中，所述第1凸区域比所述第2凸区域宽大。

技术总结
一种具有氮化镓的半导体元件，具备具有第1面的半导体层，所述第1面包括第1区域和作为由所述第1区域突出的带状的凸部或由所述第1区域凹陷的带状的凹部的第2区域，所述第1面之中，所述第1区域或所述第2区域的表面的至少一方，具有包含着与(000－1)晶面取向和(1－100)晶面取向不同的晶面取向的晶面。晶面取向不同的晶面取向的晶面。晶面取向不同的晶面取向的晶面。


技术研发人员：村川贤太郎
受保护的技术使用者：京瓷株式会社
技术研发日：2020.10.29
技术公布日：2022/6/7