用于管理片上系统的操作的方法与流程

用于管理片上系统的操作的方法
1.优先权申明
2.本技术要求于2020年12月3日提交的法国专利申请案第2012630号的优先权，其内容在法律允许的最大范围内通过全文引用的方式并入本文。
技术领域
3.实施方式和实施例涉及微电子器件，特别是涉及片上系统(soc)，例如微控制器，的操作的管理以及功耗的管理。


背景技术：

4.片上系统，特别是微控制器，包含许多元件，特别是中央处理单元(cpu)，例如处理器或微处理器、一个或多个直接存储器存取(dma)电路、存储器和外围设备，例如可以是不同类型的接口，例如支持集成电路间(i2c)通信协议、串行外围设备接口(spi)通信协议的接口和通用异步收发器(uart)类型接口。所有这些元件通常被连接到系统总线，例如高级微控制器总线架构(amba)类型。
5.片上系统还包含能够生成用于片上系统的系统时钟信号的系统时钟设备。
6.片上系统功耗是一个关键参数，尤其对于电池供电的片上系统。
7.通常，这种片上系统具有两种操作模式，即称为“激活”操作模式的操作模式，其中系统总线和系统时钟是激活的，中央处理单元配置外围设备且(多个)直接存储器存取电路执行数据传送。
8.片上系统还具有称为“低功率”模式的模式，其中系统总线和系统时钟关断，具有有限外围功能性。
9.为了节省功率，片上系统可以进入其低功率模式并在需要时切换回其激活模式，例如每当需要重新配置设备并且由直接存储器存取电路要求时钟系统来执行数据传送时。
10.然而，从低功率模式到激活模式的这种切换会导致中央处理单元的消耗增加以及性能损失，特别是在带宽方面，这是由于外围设备发出的用于递送给中央处理单元中断信号所致。
11.因此需要提供对片上系统，例如微控制器的管理，以使得节省片上系统的中央处理单元的功耗和带宽。


技术实现要素：

12.根据一个实施方式和实施例，特别提出为片上系统提供与第一操作模式(称为“激活模式”)并且与第二操作模式(称为适用于整个片上系统的“低功率”模式)不同的第三操作模式，此第三操作模式是针对片上系统的至少一个特定区域的局部激活模式，从而允许片上系统的其他区域保持在其“低功率”模式下。
13.将被局部“唤醒”的区域包含直接存储器存取电路(dma)，直接存储器存取电路尤其能够重新配置这一唤醒区域的一个或多个外围设备，而在现有技术中，只有直接外围存
储器存取电路数据传送能在“低功率”模式下进行，而外围设备重新配置需要切换回激活模式。
14.根据一个方面，提供了一种片上系统，例如微控制器，包含：系统时钟设备，被配置成生成至少一个系统时钟信号；第一区域，包含至少一个中央处理单元；以及至少一个第二区域，包含至少一个直接存储器存取电路、耦合到直接存储器存取电路的外围设备和含有所述外围设备的并且通过直接存储器存取可执行的至少一个配置描述符的存储器。
15.第二区域与第一区域不同。
16.本文中，区域的概念具有非常普遍的含义。
17.因此，通常微控制器的设计者将微控制器划分为数个域，包含例如称为中央处理单元(cpu)域的域，其例如又可以包含直接存储器存取电路。
18.并且，区域可以是整个片上系统域或片上系统域的子域。
19.因此，如果cpu域除了中央处理单元以外还包含直接存储器存取电路和一个或多个外围设备，那么第一区域可以是包含中央处理单元的子域，并且第二区域可以是包含直接存储器存取电路和耦合到直接存储器存取电路的(多个)外围设备的cpu域的子域。
20.描述符是dma数据传送结构，被编程到直接存储器存取电路寄存器中并且通常从可以存储所述描述符的存储器中被加载。
21.然而可能的是，例如在片上系统被初始化时，描述符被直接加载到直接存储器存取电路的寄存器中。
22.举例来说，描述符定义了当描述符信息被加载到直接存储器存取电路的寄存器中时，可以通过直接存储器存取电路执行的一个或多个动作。
23.根据这个方面的片上系统具有第一操作模式，其中系统时钟设备将系统时钟信号递送给所有区域。此第一操作模式因此是激活模式。
24.片上系统具有第二操作模式，其中系统时钟设备未将系统时钟信号递送给任何区域。此第二操作模式因此是整体“低功率”模式。
25.片上系统另外具有第三操作模式，其中系统时钟设备将系统时钟信号分发给第二区域的至少一部分，而不将系统时钟信号递送给其他区域，并且其中直接存储器存取电路能够响应于所述配置描述符的执行而配置所述外围设备。
26.此第三操作模式因此是局部激活模式，所有其他区域保持其“低功率”模式。
27.此外，不同于现有技术，直接存储器存取电路能够配置或重新配置外围设备而不需要为此“唤醒”中央处理单元。
28.根据一个实施例，片上系统被配置成在存在由第二区域的元件中的一个元件发出的系统时钟信号请求的情况下从其第二操作模式切换到其第三操作模式。
29.并且，片上系统被有利地配置成基于在第二区域中的任何系统时钟信号请求消失而切换回其第二操作模式。
30.这还有助于节能。
31.根据一个实施例，存储器可以含有数个描述符，每个描述符含有请求指示，请求指示是可编程的，为该描述符指定能够将请求传输给直接存储器存取电路的第二区域的外围设备。
32.同样，每个描述符可以含有第一触发指示，触发指示是可编程的，指示描述符的执
行是否可以通过直接存储器存取电路外部的触发信号来触发，触发信号源自例如第二区域的外围设备。
33.此外，每个描述符还可以含有第二触发指示，第二触发指示是可以编程的，为该描述符指定能够传输允许触发描述符的执行的触发信号的第二区域的外围设备。
34.因此，通过例如通过用户根据片上系统考虑的应用程序可编程的这些不同的指示，可以提供复杂场景的执行，包含例如外围设备的重新配置以及外围设备的选择，同时使片上系统的其他区域保持在其低功率模式下。
35.存储器还可以被配置成存储数个链接描述符的列表，数个链接描述符可由直接存储器存取电路顺序寻址并且分别表示待由直接存储器存取电路执行的动作。
36.此列表可以含有所述至少一个重新配置描述符。
37.此外，当存储器含有数个描述符时，系统时钟设备被配置成处于第三操作模式下，在存在由第二区域的元件中的一个元件发出的系统时钟信号的情况下将系统时钟信号分发给由所述描述符涉及的此第二区域的所有元件。
38.因此，直接存储器存取电路可以存取所有涉及的外围设备而不仅仅是需要系统时钟信号的一个外围设备。
39.通过对请求和触发描述符的可编程的不同指示的编程，这有助于开发复杂的实施场景，所述场景可通过将其他区域保持在其低功率模式下而被局部地执行，即使在存在列表时，这是因为直接存储器存取电路将可以存取第二区域的将已接收系统时钟信号的所有涉及的元件，而不会损失时间。
40.描述符列表可以包含外围请求的选择或称为“存储器到存储器”选择的选择(也就是说，其中直接存储器存取电路从存储器中提取例如数据以将所述数据存储在这些寄存器中的一个寄存器中的配置)以及触发选择。
41.根据一个实施例，在第三操作模式下，直接存储器存取电路可以被配置成响应于触发列表的第一描述符的执行的触发信号而触发链接描述符的顺序执行。
42.直接存储器存取电路可以具有多个处理通道，并且在这种情况下，所有描述符都可以被分配给单个通道或数个不同通道。
43.尽管可以提供与存储器分开的另外的存储器，以含有分别源自或旨在用于第二区域的至少一个外围设备的待写入或读取的数据，但是对于含有描述符中的至少一些描述符的存储器可能是有利的，所述描述符也旨在含有分别源自或旨在用于第二区域的至少一个外围设备的待写入或读取的这些数据。
44.作为非限制性示例，第二区域可以包括至少一个外围设备，外围设备包含i2c型接口、配置成递送至少一个触发信号并且可能周期性地或非周期性地递送数个触发信号的装置(例如但不限于定时器、输入输出端口、比较器、用于递送异步信号的装置、
……
)。
45.并且，存储器含有链接描述符列表，包括：第一配置描述符，旨在在第一传输方向上(例如在发射方向上)配置i2c接口；第二描述符，旨在根据第一个传输方向将数据从存储器传送给i2c接口，反之亦然；第三配置描述符，旨在在第二传输方向上(例如在接收中)配置i2c接口；以及第四描述符，旨在根据第二传输方向将数据从i2c接口传送给存储器，反之亦然。
46.并且，此列表的第一描述符可以例如在存在由定时器发出的每个触发信号的情况
下被触发。
47.根据另一方面，提供了一种用于管理片上系统，例如微控制器的操作的方法。
48.片上系统包含：系统时钟设备，被配置成生成至少一个系统时钟信号；第一区域，包含至少一个中央处理单元，例如处理器或微处理器；以及至少一个第二区域，包含至少一个直接存储器存取电路、耦合到直接存储器存取电路的外围设备和含有所述外围设备的并且可通过直接存储器存取电路执行的至少一个配置描述符的存储器。
49.根据该方面的方法选择性地包括将片上系统置于：第一操作模式下，其中系统时钟设备将系统时钟信号递送给所有区域；或第二操作模式下，其中系统时钟设备未将系统时钟信号递送给任何区域；或第三操作模式下，其中系统时钟设备将系统时钟信号分发给第二区域的至少一部分而不将系统时钟信号递送给其他区域并且其中直接存储器存取电路响应于所述配置描述符的执行而配置所述外围设备。
50.根据一种实施方式，方法包括在存在由第二区域的元件中的一个元件发出的系统时钟信号请求的情况下从第二操作模式切换到第三操作模式。
51.根据一种实施方式，方法包括具有第二区域中的任何系统时钟信号请求消失而返回到第二操作模式。
52.根据一种实施方式，存储器含有若干描述符并且方法包括对于每个描述符编程请求指示，所述请求指示为此描述符指定能够将请求传输给直接存储器存取电路的第二区域的外围设备。
53.根据一种实施方式，方法还包括为每个描述符编程第一触发指示，所述第一触发指示指示此描述符的执行是否可以通过直接存储器存取电路外部的触发信号来触发。
54.根据一种实施方式，方法还包括为每个描述符编程第二触发指示，所述第二触发指示为此描述符指定第二区域的能够传输允许触发描述符的执行的触发信号的外围设备。
55.根据一种实施方式，方法包括将数个链接描述符的列表存储于存储器中，所述链接描述符可通过直接存储器存取电路顺序寻址并且分别表示待由直接存储器存取电路执行的动作。
56.所述列表含有例如所述至少一个重新配置描述符。
57.根据一种实施方式，存储器含有数个描述符并且方法包括在第三操作模式下在存在由第二区域的元件中的一个元件发出的系统时钟信号请求的情况下，将系统时钟信号分发给所述描述符涉及的此第二区域的所有元件。
58.根据一种实施方式，该方法包括在第三操作模式下，通过直接存储器存取电路响应于触发列表的第一描述符的执行的触发信号，而触发链接描述符的顺序执行。
59.根据一种实施方式，直接存储器存取电路具有数个通道，并且方法包括将所有描述符分配给单个通道或数个不同通道。
60.根据一种实施方式，方法包括将分别源自或旨在用于第二区域的至少一个外围设备的待写入或读取的数据存储于存储器中。
附图说明
61.本发明的其他优点和特征在检查实施方式和实施方式以及随附图式的详细描述后将变得显而易见，这些实施方式和实施方式绝不是限制性的，其中：
62.图1是片上系统的框图；
63.图2是直接存储器存取电路的框图；
64.图3是存储器电路的框图；
65.图4示出了方法的各步骤；
66.图5是片上系统的框图；
67.图6是具有所存储描述符的存储器的框图；
68.图7-图8示出了与给定描述符相关的动作的执行；
69.图9是片上系统的框图；
70.图10是具有所存储描述符的存储器的框图；以及
71.图11示出了与描述符相关的动作的执行。
具体实施方式
72.在图1中，参考mcu表示片上系统，本文中是微控制器，包含数个区域：z1、z2、z3。
73.第一区域z1包含中央处理单元(cpu)1，例如处理器，和其他元件(e)7。
74.第二区域z2，与第一区域z1不同，包含具有常规结构且本身已知的直接存储器存取(dma)电路2、存储器(m)3(例如静态随机存取存储器(sram))和数个外围设备(p)，其中两个外围设备在本文中以附图标记40和41展示。
75.微处理器还可以包含其他区域，例如第三区域z3。
76.下面将更详细地看到，在此示例性实施例中，第二区域z2是可以被局部“唤醒”而其他区域将维持在低功率模式下的特定区域。
77.微控制器mcu还包含本身已知的常规结构的时钟生成设备(c)6，被配置成生成系统时钟信号sclk。
78.此系统时钟信号可以以受控方式，例如借助于时钟门控单元被递送给微控制器的各个元件。
79.微控制器还包含系统总线bs。
80.当然，出于简化的目的，微控制器mcu可以包含此处未示出的其他元件，例如本领域技术人员已知的名称为“互连”的互连电路，以允许在微控制器的主控设备与从属设备之间路由事务。
81.区域z1和z2可以是微控制器的两个域或同一域的两个子域区域。z3也可以是微控制器的域或子域。
82.直接存储器存取电路2的结构为本领域技术人员所熟知的，并且尤其包含(如图2所示)控制逻辑(cl)20、地址寄存器(ar)21和数个寄存器，所述寄存器旨在含有数据，例如在这种情况下为存储于存储器3中的描述符中所含的指示。
83.这些描述符可以例如含有请求指示，所述请求指示为涉及的描述符指定能够将请求传输给直接存储器存取电路2的第二区域的(多个)外围设备。
84.每个描述符还可以含有第一触发指示，指示此描述符的执行是否可以通过直接存储器存取电路外部的触发信号来触发。
85.每个描述符还可以含有第二触发指示，所述第二触发指示为此描述符指定能够传输允许触发描述符的执行的触发信号的第二区域的外围设备。
86.所有这些指示都可以从存储器3加载到直接存储器存取电路2的寄存器(r)22、23中。
87.所有这些指示都例如在微控制器的其他区域处于低功率模式下时通过微控制器的用户根据预期应用和待在第二区域z2中局部执行的场景可编程。
88.在可被存储于存储器3中的描述符当中，考虑链接描述符lli1-llin的一个或多个列表，如图3中示意性示出。
89.列表的链接描述符通过直接存储器存取电路可顺序寻址，并且分别表示待通过直接存储器存取电路执行的动作。
90.如图4示意性示出，片上系统具有第一操作模式mdf1，其中系统时钟设备将系统时钟信号sclk递送给所有区域zi。
91.此第一操作模式是被称作“激活”模式的模式。
92.片上系统此外具有第二操作模式(或“低功率”模式)，其中系统时钟设备未将系统时钟信号sclk递送给任何区域zi，并且所有区域zi都处于其低功率模式下。
93.此外，片上系统包含第三操作模式mdf3，其中系统时钟设备将系统时钟信号sclk分发给第二区域z2的至少一部分，并且更具体来说，如下文将更详细地看到的，分发给涉及描述符的执行的此第二区域的所有元件、而未将系统时钟信号递送给其他区域或未涉及描述符的第二区域的其他元件。
94.此第三操作模式因此是位于涉及的区域(在这种情况下是第二区域z2)中的激活模式，其他区域保持在其低功率模式下。
95.如上所述，控制时钟信号分发的一种特别简单的方式可以由以下组成：一方面使用时钟门控单元接收时钟信号sclk，另一方面接收源自分配给第二区域的每个元件的寄存器的位的逻辑信号。举例来说，如果此位是1，那么系统时钟设备将时钟信号sclk递送给所考虑的元件，并且例如如果此位是零，那么系统时钟设备不递送时钟信号sclk。
96.并且，此寄存器的位是例如通过用户根据所使用的描述符可编程的。
97.如图4所示出，在存在由第二区域的元件中的一个元件，例如外围设备40发出的系统时钟信号sclk的请求(步骤st40)的情况下，片上系统可以从第二操作模式mdf2切换到第三操作模式mdf3。
98.将在下面更详细地看到，系统时钟信号被有利地分发给由相关的描述符指定的第二区域的所有元件。
99.此外，如通过步骤st41所示出，片上系统可以基于第二区域中的任何系统时钟信号请求消失而返回到第二操作模式mdf2。
100.现更具体地参考图5至图8来示出实施例的实施方式的实例。
101.在图5中，假设微控制器mcu的第二区域z2除了直接存储器存取电路2和存储器3之外还包含模数转换器(adc)40、定时器(t)41和spi型接口(if)42，所述spi型接口通过支持spi协议的总线连接到外部模块md。
102.第一区域z1含有中央处理单元1。
103.在此实例中，模数转换器40被连接到温度传感器cpt且被配置成以规则间隔转换由传感器cpt递送的模拟数据。
104.模数转换器40以通过定时器41周期性递送的控制信号sc2的速率将模拟数据转换
成数字数据，所述控制信号转而由自己的时钟信号计时且通常具有低于系统时钟信号的频率的频率。
105.另一方面，当模数转换器40准备将数据传输给直接存储器存取电路2时，模数转换器必须接着使用系统时钟信号sclk。
106.在此实例中，如图6所示，直接存储器存取电路2具有两个处理通道ch1和ch2。此处假设存储器3存储与第一通道ch1相关的描述符dsc1和与第二通道ch2相关的四个链接描述符lli1-lli4的列表。
107.第一描述符dsc1涉及将通过转换器40转换的数字数据传送给存储器3。
108.此描述符从存储器3被传送给直接存储器存取电路2的寄存器中，以便(具体地)限定存储地址。
109.通过直接存储器存取电路2的第二通道ch2处理的链接列表的第一描述符lli1是允许增加模数转换器的阈值的重新配置描述符。
110.更具体来说，最初将第一阈值th1限定为例如80℃。并且当由温度传感器cpt递送的值的曲线达到此阈值th1时，则提供将此第一阈值th1修改为具有例如值100℃的第二阈值th2。
111.并且，此第一描述符lli1还包含指示其可以被触发的触发指示。
112.此外，第一描述符包含第二触发指示，规定第一描述符在达到第一阈值th1时可以通过模数转换器触发。
113.这两个触发指示旨在存储于直接存储器存取电路2的寄存器22中。
114.并且此第一描述符lli1的执行通过递送由模数转换器40发出的触发信号sdl1(图5)而被触发。
115.此链的第二描述符lli2是控制模数转换器40发出中断it的描述符，该中断it旨在当模拟值的曲线达到第二阈值th2时唤醒中央处理单元1。
116.更具体来说，此第二描述符lli2的执行包含将指示写入转换器40的中断寄存器中，提供所述指示以在达到阈值th2时发出所述中断it。
117.此链接列表的第三描述符lli3再次为重新配置描述符，所述重新配置描述符这次旨在重新配置定时器41，从而增大转换器40的取样频率，也就是说增大信号sc2的递送频率。
118.最后，链接列表的第四描述符是允许执行数字数据的传送的描述符，所述数字数据已经由模数转换器40递送到接口42并且存储于存储器3中，以便在spi总线上传输到外部模块md。
119.图7和图8示意性地描述了与通道ch1上的描述符dsc1相关并且与通道ch2上的描述符lli1-lli4相关的动作的执行。
120.如图7所示出，在步骤st60中，一旦转换成数字数据的模拟数据准备好传送给直接存储器存取电路2以存储于存储器3中，模数转换器40就发出系统时钟信号sclk请求。
121.此时钟信号sclk接着在此处被分发给第二区域的所有元件，即不仅分发给模数转换器40，而且分发给直接存储器存取电路2、存储器3、定时器41和接口42，因为描述符dsc1、lli1、lli2、lli3和lli4的执行将涉及所有这些元件。
122.接着，通过直接存储器存取电路2将转换的数字数据传送给存储器3到直接存储器
存取电路2的地址寄存器21中所含的存储地址。
123.对于通道ch2，只要由温度传感器递送的值未达到第一阈值th1(步骤st71)，那么第一描述符lli1就不会被执行。
124.当达到阈值th1时，通过触发信号sdl1的发射来触发链接列表的第一描述符lli1的执行(步骤st72)，所述步骤具有将转换器40的阈值从th1变为th2的结果(步骤st73)。
125.接着在步骤st74中，第二描述符lli2被执行，这使得在达到第二阈值th2时，将旨在通过中断it的发射来触发中央处理单元1的唤醒的指示写入转换器40的中断寄存器中。
126.接着，在步骤st75中执行第三描述符lli3。更具体来说，信号sc2的发射频率响应于控制信号sc1而变化。描述符lli3中所含的此增加值已存储于直接存储器存取电路2的寄存器22中。
127.最后，第四描述符lli4被执行以允许将存储于存储器3中的值传输给接口spi42(步骤st76)。
128.现在参考图9至图11来示出另一实例实施例。
129.在此示例中，第二区域z2除了直接存储器存取电路2和存储器3之外还包含定时器45和i2c型接口44，所述接口通过支持i2c通信协议的总线耦合到外部模块，例如传感器md。
130.在此应用示例中，提供以定时器45递送信号sdl2的速率周期性地将存储于存储器3中的数据传输给外部传感器md且从此传感器md接收数据以将所述数据存储于存储器3中。
131.在这方面，存储器3包含带四个链接描述符lli10-lli40的列表(图10)。
132.列表的第一描述符lli10是“存储器到存储器”类型的描述符，旨在将接口44配置成发射模式，同时设置待传输的字节数。
133.第二描述符lli20是“存储器到外围设备”类型的描述符，旨在传输由第一描述符lli10限定的字节数。
134.第三描述符lli30是“存储器到存储器”类型的配置描述符，旨在将接口44配置成接收模式，同时设置待接收的字节。
135.最后，第四描述符lli40是“存储器外围设备”类型的描述符，旨在允许接收第三描述符lli30中限定的字节数。
136.定时器45使用自己的时基，所述时基比系统时钟信号sclk的频率慢。
137.并且，如图11所示出，当定时器45周期性地将信号sdl2(步骤st100)发送给直接存储器存取电路2时，这导致第一描述符lli10的触发(步骤st101)。
138.因此，在步骤st102中存在针对由直接存储器存取电路2发出的系统时钟信号sclk的请求，并且因此该系统时钟信号sclk在步骤st103中被分发给链的描述符所涉及的第二区域的所有元件，即不仅是直接存储器存取电路2而且还有存储器3和i2c接口44。
139.在步骤st104中，描述符lli10被执行，所述描述符在发射时配置接口44。
140.直接存储器存取电路2接着加载与第二描述符lli20相关的数据，接着由于不再有针对时钟信号sclk的任何请求，因此停止时钟信号sclk的分发(步骤st105)。
141.当接口44准备好传输数据时，再次存在由接口针对时钟信号lclk的请求(步骤st107)，并且第二描述符lli20被执行(步骤st106)。
142.如数据传输的环回所示，时钟信号sclk仅针对数据的“dma”传送分配(步骤st107)，而不在“dma”传送之间分发(步骤st108)。
143.接着，当所有的数据都被传输后，将第三描述符lli30从存储器3加载到直接存储器存取电路的寄存器中，并且在步骤st108中再次停止时钟信号sclk的分发，直到第三描述符lli30在步骤st109中被执行以在接收时配置i2c接口44为止。
144.针对此执行，时钟信号sclk在步骤st110中再次被分发。
145.并且，在步骤st111中，当通过i2c接口接收到数据时，信号sclk的分发被中断，直到所述接口准备好在步骤st112中通过执行描述符lli40将数据传送给直接存储器存取电路为止。系统时钟信号sclk接着被分发(步骤st113)。
146.再次，如数据接收时的环回所示，时钟信号sclk仅针对数据的“dma”传送分发(步骤st113)，而不在“dma”传送之间分发(步骤st114)。
147.当然，此处描述了带有单个传感器md的对话框。当然，可以提供数个传感器md和类似于列表lli10-lli40的链接描述符的多个列表，这些列表被连续执行以便连续询问各种传感器。