提升时钟数据恢复电路的追随表现的方法及其适用的系统与流程

1.本发明是关于一种时钟数据恢复电路的控制方法及其适用的系统，特别是关于一种提升时钟数据恢复电路的追踪表现的方法及系统。


背景技术：

2.时钟数据恢复(clock data recovery,cdr)电路常被用于高速传输的应用中，通常用以例如通过获取数据信号的上升/下降边缘来恢复输入数据信号的相位及/或频率信息。而现有的cdr电路，如图1所示，例如包含相位侦测器(phase detector,pd)、充电泵(charge pump,cp)、回路滤波器(loop filter,lf)以及压控震荡器(voltage-controlledoscillator,vco)。
3.一般来说，应用于高速传输的时钟数据恢复电路，大多都以碰撞式(bang-bang,bb)相位侦测器，来进行cdr电路的相位侦测及/或校正。当碰撞式相位侦测器-时钟数据恢复(bbpd-cdr)应用于不同数据类型时，若bbpd-cdr的追随能力不足(例如对于频率的追随能力)，将会导致抖动容忍度(jitter tolerance)不足。而影响时钟恢复回路的稳定性。虽然可以利用各种编码格式(coding format)，来减少影响，但会导致额外的编码开销。因此，如何提升时钟数据恢复电路的追随能力，将会是本领域技术研发的一大目标。


技术实现要素：

4.本发明提供一种时钟数据恢复系统，包含相位侦测器以及自适应脉波宽度控制(apwc)模块。相位侦测器用以对一数据信号进行取样以获得多个取样值。apwc模块用以根据该些取样值取得的一数据转化率提供一频宽调整信号至该相位侦测器。其中该相位侦测器依据该频宽调整信号调整输出信号的脉波宽度。
5.本发明提供一种时钟数据恢复电路的控制方法，包含：通过一相位侦测器取样一数据信号，并获得多个取样值；依据该些取样值，计算该数据信号的一数据转化率；以及根据该数据转化率调整该相位侦测器的输出脉波宽度。
6.于一实施例中，该相位侦测器包含一脉宽调整模块；该脉宽调整模块依据该数据转化率选择输入的一调整时钟信号。
7.于一实施例中，其中该脉宽调整模块的输入还包含一时钟信号，该调整时钟信号落后该时钟信号。
8.于一实施例中，其中该调整时钟信号落后该时钟信号的幅度为0.5ui至1.5ui之间。
9.于一实施例中，其中当该数据转化率位于一第一区间时，该相位侦测器输出为一第一脉波宽度；其中当该数据转化率位于一第二区间时，该相位侦测器输出为一第二脉波宽度；其中当该数据转化率位于一第三区间时，该相位侦测器输出为一第三脉波宽度。
10.于一实施例中，其中该第一区间为100％至50％之间；该第二区间为50％至30％之间；该第三区间为30％以下。
11.如上所述，通过第一脉宽调整模块接收时钟信号以及第一调整时钟信号并输出调整信号，由此提供适当的脉波宽度。当充电泵根据适当脉波宽度进行充电或放电时，时钟数据恢复电路的抖动产生或影响将会降低。由此达到改善时钟数据恢复电路回路稳定性的目的。
附图说明
12.图1为现有的时钟数据恢复电路架构示意图。
13.图2为本发明一实施例中时钟数据恢复电路架构示意图。
14.图3为本发明一实施例中，相位侦测器的示意图。
15.图4为本发明一实施例中，相位侦测器的信号时序图。
16.图5为本发明一实施例中，相位侦测器的示意图。
17.图6为本发明一实施例中，相位侦测器的信号时序图。
18.图7为本发明中一实施例中，时钟数据恢复电路的控制方法的流程图。
19.主要元件符号说明：
20.10 时钟数据恢复系统
21.100,300 相位侦测器
22.111-1118 取样元件
23.121-1218 比较元件
24.131-1318 脉宽调整模块
25.141-1418 输出元件
26.ds 数据信号
27.clk1-clk18 时钟信号
28.d1-d18 取样值
29.cs1-cs18 控制信号
30.as1-as18 调整信号
31.os1-os18 输出信号
32.s1,s2,s3 步骤
33.pd 相位侦测器
34.cp 充电泵
35.lf 回路滤波器
36.vco 压控震荡器
37.apwcm 自适应脉波宽度控制模块
具体实施方式
38.以下将以附图及详细叙述清楚说明本发明内容的精神，任何本领域技术人员在了解本发明内容的实施例后，当可由本发明内容所记载的技术，加以改变及修饰，其并不脱离本发明内容的精神与范围。
39.关于本文中所使用的“第一”、“第二”、
…
等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。关于本文中所使用
的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
40.关于本文中所使用的术语(terms)，除有特别注明外，通常具有每个术语使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
41.在附图中，为了清楚起见，放大了层、板、区域或空间等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、板、区域或空间的元件被称为在另一元件“上”或“连接到”另一元件时，其可以被解释为直接在另一元件上或与另一元件连接，或是可解释为具有或存在中间元件在元件与另一元件之间。如本文所使用的“连接”或“耦接”可以指物理及/或电性连接。再者，为简化附图及凸显附图所要呈现的内容，附图中现有的结构或元件将可能以简单示意的方式绘出或是以省略的方式呈现。
42.如图2所示，图2说明使用本发明所公开的时钟数据恢复电路控制方法的时钟数据恢复系统10。时钟数据恢复系统10包括相位侦测器pd、充电泵cp、回路滤波器lf、压控震荡器vco以及自适应脉波宽度控制(adaptive pulse width control,apwc)模块apwcm。具体来说，相位侦测器pd例如为碰撞式相位侦测器，且较佳为半速率(half-rate)或多速率(multi-rate)(例如但不限于1/4-rate或1/9-rate)的碰撞式(bb)相位侦测器pd。自适应脉波宽度控制模块apwcm自相位侦测器pd接收相位侦测器pd提供的数据转化率dtr后，由自适应脉波宽度控制模块apwcm根据数据转化率dtr提供频宽调整信号pms至相位侦测器pd。相位侦测器pd根据频宽调整信号pms来调整相位侦测器pd的输出信号的频宽。
43.须说明的是，数据转化率dtr的定义例如为单位数据长度中，数据转换的次数。举例来说，单位数据长度中由低位准(二进位的“0”)转化为高位准(二进位的“1”)或是高位准转化为低位准的次数。数据转化率dtr的计算可以由相位侦测器pd计算并提供至自适应脉波宽度控制模块apwcm，亦可以由自适应脉波宽度控制模块apwcm计算得知。举例来说，自适应脉波宽度控制模块apwcm可以根据由相位侦测器pd传出的数据来计算数据的转化次数。本发明并不限于数据转化率dtr的计算方式。
44.于一实施例中，自适应脉波宽度控制模块apwcm可以根据数据转化率dtr将相位侦测器pd的频宽调整并分成三种状态。具体来说，如下表1所示，当数据转化率位于第一区间时，相位侦测器pd输出为第一脉波宽度；其中当数据转化率位于第二区间时，相位侦测器pd输出为第二脉波宽度；其中当该数据转化率位于第三区间时，相位侦测器pd输出为第三脉波宽度。于较佳的实施例中，第一区间为数据转化率在100％至50％的范围；第二区间为数据转化率在50％至30％的范围；第三区间为数据转化率小于30％的范围。于较佳的实施例中，第一脉波宽度为0.5ui；第二脉波宽度为1ui；第三脉波宽度为1.5ui。须说明的是，上述实施例仅是说明数据转化率可以区分为数个区间并且依据数据转化率属于的区间提供相应的脉波宽度。本发明并不限于数据转化率的区间和的数量以及范围且不限于提供脉波宽度的宽度。任何依据数据转化率而提供不同脉波宽度的相似概念皆应属于本发明的范畴。
45.表1、数据转化率与脉波宽度对应关系。
46.数据转化率脉波宽度第一区间(100％～50％)第一脉波宽度(0.5ui)第二区间(50％～30％)第二脉波宽度(1ui)第三区间(《30％)第三脉波宽度(1.5ui)
47.于一实施例中，以一个数据数据封包的数据长度为9ui为例，长度为9ui的数据数据封包中转化次数最多为9次且最少为2次。可以将其分成三种区间并针对不同区间给予不同的脉波宽度。举例来说，第一区间的转化次数可以为9到6次之间，且第一脉宽宽度可以为0.5ui，若根据时钟数据恢复系统10的频宽可正比于数据的转化次数与充放电的脉波宽度来计算，此区间中的回路频宽变化量为4.5到3。第二区间的转化次数可以为5到4次之间，且第二脉宽宽度可以为1ui，此区间中的回路频宽变化量为5到4；第三区间的转化次数可以为3到2次之间，且第三脉宽宽度可以为1.5ui，此区间中的回路频宽变化量为4.5到3。较佳来说，各区间中的转化次数与脉波宽度的乘积(回路频宽变化量)较佳为实质相等或近似。基于此设置，于数据转化率或数据转化次数低时，通过调整脉波宽度的值仍可以有很好的频率追踪能力，进而使时钟数据恢复系统的抖动容忍最佳化。
48.于一实施例中，如图3所示，说明一种相位侦测器100，包含第一取样元件111、第二取样元件112、第一比较元件121、第一脉宽调整模块131以及第一输出元件141。第一取样元件111对应第一时钟信号clk1对数据信号ds进行取样并输出第一取样值d1。第二取样元件112对应第二时钟信号clk2对数据信号ds进行取样并输出第二取样值d2。具体来说，第一取样元件111及/或第二取样元件112可以但不限于为正反器(flip-flop)或其他依据时钟信号进行取样的元件。此外，取样元件111、112分别对应时钟信号clk1、clk2的定义例如但不限于为依据时钟信号clk1、clk2的上缘点及/或下缘点进行边缘触发(edge-triggered)。数据信号ds与取样值d1、d2例如但不限于为序列式数位信号以及序列式数位信号中的位元值。
49.第一比较元件121耦接于第一取样元件111及第二取样元件112且接收第一取样值d1与第二取样值d2。具体来说，第一比较元件121例如但不限于为比较器或是逻辑闸，且较佳为互斥或(exclusive or,xor)逻辑闸。当第一取样值d1与第二取样值d2为不同时，第一比较元件121输出第一比较信号cs1。举例来说，第一取样值d1的数值为二进制(binary)数值的“1”，第二取样值d2的数值为二进制数值的“0”，则第一取样值d1与第二取样值d2为不同。第一比较信号cs1的定义例如为第一取样值d1与第二取样值d2的比较结果。举例来说，当第一取样值d1与第二取样值d2为不同时，第一比较信号cs1为二进制数值的“1”。反的当第一取样值d1与第二取样值d2为相同时，第一比较信号cs1为二进制数值的“0”。需说明的是，上述示例仅是为了说明实施例而非为了限制本发明。
50.如图3以及图4所示，第一脉宽调整模块131接收第三时钟信号clk3及第一调整时钟信号ack1。举例来说，第一脉宽调整模块131可以但不限于通过逻辑电路或者开关电路来实现。其中第三时钟信号clk3的正缘点p3与第一调整时钟信号ack1的正缘点pa1之间有时间间隔ts。具体来说，第一时钟信号clk1、第二时钟信号clk2及第三时钟信号clk3的时钟宽度(pulse width,pw)彼此相同。此外，第一时钟信号clk1的正缘点p1、第二时钟信号clk2的正缘点p2及第三时钟信号clk3的正缘点p3彼此依序落后且落后幅度为落后宽度dw。较佳来说，落后宽度dw为0.5ui。举例来说，第二时钟信号clk2的正缘点p2落后第一时钟信号clk1的正缘点p1的幅度为0.5ui，并且第三时钟信号clk3的正缘点p3落后第二时钟信号clk2的正缘点p2的幅度也为0.5ui。须说明的是，本发明时钟信号clk1-clk3彼此落后的落后宽度dw并不限于0.5ui。另一方面，本发明并不限于时钟信号的数量，换句话说，本发明可具有时钟信号clk1-clkx，数量为x个的时钟信号，x为任意大于3的正整数。于一实施例中，当相位
侦测器100应用于1/n速率架构的时钟数据恢复电路时，x会等于两倍的n。第一调整时钟信号ack1可以是时钟信号clk1-clkx中落后第三时钟信号clk3的其中的一者。时间间隔ts的宽度较佳而言为0.5ui、1ui或1.5ui。举例来说，当时钟信号clk1-clkx中每一个时钟信号依序落后的幅度为0.5ui且第三时钟信号clk3的正缘点p3与第一调整时钟信号ack1的正缘点pa1之间的时间间隔ts为0.5ui时，第一调整时钟信号ack1可以为第四时钟信号clk4。接下来，第一脉宽调整模块131于时间间隔ts的区间内输出第一调整信号as1。举例来说，如图3所示，第一调整信号as1在时间间隔ts的区间输出二进制数值“1”，其余区间输出二进制数值“0”。如此可以产生宽度相等于时间间隔ts的第一调整信号as1。
51.第一输出元件141耦接第一比较元件121及第一脉宽调整模块131且接收第一比较信号cs1与第一调整信号as1。具体来说，第一输出元件141例如为逻辑电路元件。第一输出元件141将第一比较信号cs1与第一调整信号as1进行逻辑运算后输出第一输出信号os1。于一实施例中，逻辑运算为及(and)逻辑运算，于此实施例中，举例来说，当第一比较信号cs1与第一调整信号as1皆为二进制数值“1”时，第一输出信号os1为二进制数值“1”。此外，于一实施例中，第一输出元件141输出的第一输出信号os1例如可以提供至后端连接的充电泵。于此实施例中第一输出信号os1例如为提供给充电泵的超前信号(up signal)或是落后信号(down signal)。第一输出元件141可以依据第一调整信号as1的宽度来调整第一比较信号cs1。时钟数据恢复电路通过上述相位侦测器100，可以提供充电泵合适的充电及/或放电时间，减少回路滤波器的积分响应。使整个时钟数据恢复电路通过此设置减少抖动产生。
52.于一实施例中，本发明可以通过增加相位侦测器以及时钟信号的数量来应用于n大于2的1/n速率架构的时钟数据恢复电路。图5及图6说明一种应用于1/9速率架构的相位侦测器300及其相关的时序图。当应用于1/9速率架构时，共有18组时钟信号clk1-clk18、18组取样元件111-1118、18组比较元件121-1218、18组脉宽调整模块131-1318以及18组输出元件141-1418。时钟信号clk1-clk18彼此依序落后，且落后幅度为0.5ui，每一个时钟信号clk1-clk18的脉波宽度为4.5ui。数据信号ds通过取样元件111-1118分别对应时钟信号clk1-clk18进行取样后，提供取样值d1-d18至比较元件121-1218进行比较。须说明的是，每一个比较元件121-1218仅输入2个取样值相邻的取样值，例如比较元件121输入的取样值为d1、d2。当取样值至末位时(本实施例中为取样值d18)，下一位取样值为取样值的首位(本实施例中为取样值d1)。例如比较元件1218输入的取样值为d18、d1。此外，图5是为了图面表示清楚而简化图面的线路连接，例如图5所示的取样元件113仅是为了说明取样元件113的连接方式，并非为须有两个取样元件113。相位侦测器300的其余流程与前述实施例相同，于此并不赘述。然而，本发明并不限于用于1/9速率的架构，本发明可以通过增加减少元件的数量以应用于各种架构之中。
53.如图7所示，本发明提供一种时钟数据恢复电路的控制方法，包含：步骤s1通过一相位侦测器取样一数据信号，并获得多个取样值；步骤s2依据该些取样值，计算一数据转化率；以及步骤s3根据该数据转化率调整该相位侦测器的输出脉波宽度。
54.本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必须指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求范围的精神及范围的修改及均等设置均包含于本发明的范围内。