栅极电路和显示装置的制作方法

栅极电路和显示装置
1.相关申请的交叉引用
2.本技术要求于2020年12月1日提交的韩国专利申请第10-2020-0165745号的优先权，出于所有目的，在此通过引用将该韩国专利申请并入本文，就如同在本文完全阐述一样。
技术领域
3.本公开的实施方式涉及栅极电路和显示装置。


背景技术：

4.信息社会的发展引起对显示图像的显示装置的需求增加以及对各种类型的显示装置(例如，液晶显示装置、有机发光显示装置等)的使用。
5.显示装置可以包括：显示面板，其上设置有多条栅极线、多条数据线和多个子像素；以及用于驱动显示面板的各种驱动电路。例如，显示装置可以包括用以驱动多条栅极线的栅极驱动电路、用以驱动多条数据线的数据驱动电路以及用以控制栅极驱动电路和数据驱动电路的控制器。
6.栅极驱动电路可以在预定定时向栅极线提供扫描信号，并且可以控制连接至栅极线的子像素的驱动定时。
7.栅极驱动电路可以包括用于输出扫描信号的各种电路元件。栅极驱动电路中包括的各种电路元件会随着驱动时间的增加而退化，并且由于栅极驱动电路中包括的电路元件的退化而可能发生扫描信号的输出缺陷。
8.由于根据由栅极驱动电路提供的扫描信号来控制子像素的驱动定时，因此当发生扫描信号的输出缺陷时，可能发生通过显示面板显示的图像的缺陷。
9.因此，需要增强栅极驱动电路的扫描信号的输出稳定性并提高可靠性的方法。


技术实现要素：

10.本公开的实施方式提供了能够减小栅极驱动电路中包括的电路元件的退化并增强栅极驱动电路的扫描信号的输出稳定性的方法。
11.本公开的实施方式还提供了如下方法：即使栅极驱动电路中包括的电路元件发生退化，该方法也能够通过使栅极驱动电路稳定地提供扫描信号来提高栅极驱动电路的可靠性。
12.在一方面，本公开的实施方式提供了一种显示装置，包括：显示面板，显示面板上设置有多条栅极线、多条数据线和多个子像素；以及驱动多条栅极线的多个栅极电路，其中，多个栅极电路中的每一个包括：上拉晶体管，上拉晶体管由q节点控制并电连接在第一栅极时钟信号的输入端子与扫描信号的输出端子之间；下拉晶体管，下拉晶体管由qb节点控制并电连接在扫描信号的输出端子与第一栅极驱动电压的输入端子之间；第一开关晶体管，第一开关晶体管由电连接至q节点的q1节点控制并电连接在第二栅极时钟信号的输入
端子与qb节点之间；以及自举电容器(bootstrap capacitor)，自举电容器电连接在q1节点与第一栅极时钟信号的输入端子之间。
13.在另一方面，本公开的实施方式提供了一种栅极电路，包括：上拉晶体管，上拉晶体管由q节点控制并电连接在第一栅极时钟信号的输入端子与扫描信号的输出端子之间；下拉晶体管，下拉晶体管由qb节点控制并电连接在扫描信号的输出端子与第一栅极驱动电压的输入端子之间；开关晶体管，开关晶体管由电连接至q节点的q1节点控制并电连接在第二栅极时钟信号的输入端子与qb节点之间；以及自举电容器，自举电容器电连接在q1节点与第一栅极时钟信号的输入端子之间。
14.在另一方面，本公开的实施方式提供了一种栅极电路，包括：上拉晶体管，上拉晶体管由q节点控制并电连接在第一栅极时钟信号的输入端子与扫描信号的输出端子之间；下拉晶体管，下拉晶体管由qb节点控制并电连接在扫描信号的输出端子与第一栅极驱动电压的输入端子之间；电连接在q节点与q1节点之间的伪晶体管；电连接在q节点与扫描信号的输出端子之间的q节点电容器；以及电连接在q1节点与第一栅极时钟信号的输入端子之间的自举电容器。
15.根据本公开的各种实施方式，由于通过与q节点不同的q1节点控制用于控制qb节点的刷新的开关晶体管，因此可以减小开关晶体管的退化。
16.根据本公开的各种实施方式，由于在q1节点与栅极时钟信号的输入端子之间布置自举电容器，因此可以增强由q1节点控制的开关晶体管的驱动稳定性，并且可以防止qb节点的刷新缺陷，从而可以提高栅极驱动电路的可靠性。
附图说明
17.结合附图，根据下面的详细描述将更清楚地理解本公开的上述和其他目的、特征和优点，在附图中：
18.图1是示意性地示出根据本公开的实施方式的显示装置中包括的配置的图；
19.图2是示意性地示出根据本公开的实施方式的栅极驱动电路中包括的栅极电路的配置的图；
20.图3是示出根据本公开的实施方式的栅极电路的结构的示例的图；
21.图4是示出图3中所示的栅极电路的驱动波形的示例的图；
22.图5是示出根据本公开的实施方式的栅极电路的结构的另外的示例的图；
23.图6至图11是示出图5所示的栅极电路的驱动方案的示例的图；以及
24.图12是示出图5所示的栅极电路中包括的开关晶体管的w/l的示例的图。
具体实施方式
25.在以下对本公开的示例或实施方式的描述中，将参照附图，在附图中通过图示的方式示出了可以实现的具体示例或实施方式，并且其中相同的附图标记可以用于表示相同或相似的部件，即使它们在彼此不同的附图中示出。此外，在以下对本公开的示例或实施方式的描述中，当确定对并入本文中的公知功能和部件的详细描述可能使本公开的一些实施方式中的主题不清楚时，将省略该描述。本文中使用的诸如“包括”、“具有”、“包含”、“构成”、“由
…
制成”和“由
…
形成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。如本文所使用的，除非上下文另外明确指出，否则单数形式旨在包括复数形式。
26.本文中可以使用诸如“第一”、“第二”、“a”、“b”、“(a)”或“(b)”的术语来描述本公开的元件。这些术语中的每个均不用于限定元件的本质、次序、顺序或数量等，而仅用于将相应的元件与其他元件区分开。
27.当提到第一元件与第二元件“连接或耦接”、“接触或交叠”等时，应当解释为不仅第一元件可以与第二元件“直接连接或耦接”或“直接接触或交叠”，而且第三元件也可以“插入”在第一元件与第二元件之间，或者第一元件和第二元件可以经由第四元件彼此“连接或耦接”、“接触或交叠”等。在此，第二元件可以被包括在彼此“连接或耦接”、“接触或交叠”等的两个或更多个元件中的至少一者中。
28.当使用时间相关术语(例如“在
…
之后”、“随后”、“接下来”、“在
…
之前”等)来描述元件或配置的工艺或操作或者操作、处理、制造方法中的流程或步骤时，除非与术语“直接”或“紧接”一起使用，否则上述术语可以用于描述非连续或非依次的工艺或操作。
29.此外，当提及任何尺寸、相对大小等时，应认为元件或特征的数值或相应的信息(例如水平、范围等)包括可能由各种因素(例如，工艺因素、内部或外部影响、噪声等)引起的公差或误差范围，即使没有相关描述。此外，术语“可以(may)”完全涵盖术语“能够(can)”的所有含义。
30.图1是示意性地示出根据本公开的实施方式的显示装置100中包括的配置的图。根据本公开的所有实施方式的显示装置100的所有部件可操作地耦接和配置。
31.参照图1，显示装置100可以包括显示面板110以及用于驱动显示面板110的栅极驱动电路120、数据驱动电路130和控制器140。
32.显示面板110可以包括设置有多个子像素sp的有源区域aa和位于有源区域aa之外的非有源区域na。
33.多条栅极线gl和多条数据线dl可以布置在显示面板110上。多个子像素sp可以位于栅极线gl和数据线dl彼此交叉的区域中。
34.栅极驱动电路120由控制器140控制，并将扫描信号依次输出至布置在显示面板110上的多条栅极线gl，从而控制多个子像素sp的驱动定时。
35.栅极驱动电路120可以包括一个或更多个栅极驱动器集成电路(gate driver integrated circuit)gdic(未示出)，并且根据驱动方法，可以仅位于显示面板110的一侧，或者可以位于显示面板110的两侧。
36.每个栅极驱动器集成电路gdic可以通过带式自动接合(tape automated bonding)tab方法或玻璃上芯片(chip-on-glass)cog方法连接至显示面板110的接合焊盘，或者可以通过面板内栅极(gate-in-panel)gip方法实现，于是直接布置在显示面板110上。在一些情况下，栅极驱动器集成电路gdic可以集成并布置在显示面板110上。此外，每个栅极驱动器集成电路gdic可以通过膜上芯片(chip-on-film)cof方法来实现，在该cof方法中元件安装在连接至显示面板110的膜上。
37.数据驱动电路130从控制器140接收图像数据，并将图像数据转换为模拟数据电压vdata。然后，数据驱动电路130根据通过栅极线gl施加扫描信号的定时将数据电压vdata输出至每条数据线dl，使得多个子像素sp中的每个子像素发射具有根据图像数据的亮度的
光。
38.数据驱动电路130可以包括一个或更多个源极驱动器集成电路(source driver integrated circuit)sdic(未示出)。
39.每个源极驱动器集成电路sdic可以包括移位寄存器、锁存电路、数模转换器、输出缓冲器等。
40.每个源极驱动器集成电路sdic可以通过带式自动接合tab方法或玻璃上芯片cog方法连接至显示面板110的接合焊盘，或者可以直接设置在显示面板110上。替选地，在一些情况下，源极驱动器集成电路sdic可以集成并布置在显示面板110上。此外，每个源极驱动器集成电路sdic可以通过膜上芯片cof方法实现，在该cof方法中每个源极驱动器集成电路sdic可以安装在连接至显示面板110的膜上，并且可以通过膜上的布线电连接至显示面板110。
41.控制器140向栅极驱动电路120和数据驱动电路130提供各种控制信号，并且控制栅极驱动电路120和数据驱动电路130的操作。
42.控制器140可以安装在印刷电路板、柔性印刷电路等上，并且可以通过印刷电路板、柔性印刷电路等电连接至栅极驱动电路120和数据驱动电路130。
43.控制器140允许栅极驱动电路120根据以每帧实现的定时输出扫描信号，并将从外部接收的数据信号转换为符合数据驱动电路130中使用的数据信号格式，并然后将转换后的图像数据输出至数据驱动电路130。
44.控制器140从外部(例如，主机系统)接收包括垂直同步信号vsync、水平同步信号hsync、输入数据使能de信号、时钟信号clk等的各种定时信号以及图像数据。
45.控制器140可以使用从外部接收的各种定时信号来生成各种控制信号，并且可以将控制信号输出至栅极驱动电路120和数据驱动电路130。
46.例如，为了控制栅极驱动电路120，控制器140输出包括栅极起始脉冲gsp、栅极移位时钟gsc、栅极输出使能信号goe等的各种栅极控制信号gcs。
47.栅极起始脉冲gsp控制构成栅极驱动电路120的一个或更多个栅极驱动器集成电路gdic的操作起始定时。作为共同输入至一个或更多个栅极驱动器集成电路gdic的时钟信号的栅极移位时钟gsc控制扫描信号的移位定时。栅极输出使能信号goe指定关于一个或更多个栅极驱动器集成电路gdic的定时信息。
48.此外，为了控制数据驱动电路130，控制器140输出包括源极起始脉冲ssp、源极采样时钟ssc、源极输出使能信号soe等的各种数据控制信号dcs。
49.源极起始脉冲ssp控制构成数据驱动电路130的一个或更多个源极驱动器集成电路sdic的数据采样起始定时。源极采样时钟ssc是用于控制各个源极驱动器集成电路sdic中采样数据的定时的时钟信号。源极输出使能信号soe控制数据驱动电路130的输出定时。
50.显示装置100还可以包括电力管理集成电路，该电力管理集成电路用于向显示面板110、栅极驱动电路120、数据驱动电路130等提供各种电压或电流或者用于控制要向显示面板110、栅极驱动电路120、数据驱动电路130等提供的各种电压或电流。
51.多个子像素sp中的每个子像素可以是由栅极线gl和数据线dl的交叉限定的区域，并且可以根据显示装置100的类型在其中设置液晶或发光元件。
52.例如，在显示装置100是液晶显示装置的情况下，显示面板110可以包括液晶层。并
且通过根据多个子像素sp中的每一个所形成的场来控制液晶的布置，可以控制子像素sp的亮度并且可以显示图像。
53.作为另外的示例，在显示装置100是有机发光显示装置的情况下，可以在多个子像素sp上设置有机发光二极管oled和各种电路元件。当通过各种电路元件来控制提供给子像素sp上设置的有机发光二极管oled的电流时，每个子像素sp可以表示与图像数据对应的亮度。
54.替选地，在一些情况下，发光二极管led或微型发光二极管μled可以设置在子像素sp上。
55.如上所述，显示装置100可以根据由栅极驱动电路120提供的扫描信号来控制子像素sp的驱动定时，并且可以通过显示面板110显示图像。
56.栅极驱动电路120可以向多条栅极线gl输出扫描信号，并且可以包括控制多条栅极线gl中的每一条的多个栅极电路。
57.图2是示意性地示出根据本公开的实施方式的栅极驱动电路120中包括的栅极电路的配置的图。
58.参照图2，栅极电路可以包括由q节点控制的上拉晶体管tup和由qb节点控制的下拉晶体管tdn。上拉晶体管tup可以控制导通电平的扫描信号的输出，并且下拉晶体管tdn可以控制关断电平的扫描信号的输出。
59.栅极电路可以包括用于控制q节点的电压电平和qb节点的电压电平的多个晶体管和至少一个电容器。
60.栅极电路可以接收各种信号和电压，并且可以根据上拉晶体管tup和下拉晶体管tdn的操作输出扫描信号。
61.例如，栅极电路可以接收用于控制驱动定时的栅极起始信号vst和至少一个栅极时钟信号gclk。栅极起始信号vst可以是从其他栅极电路输出的进位信号(carry signal)。
62.栅极电路可以接收一个或更多个驱动电压，并且可以接收第一栅极驱动电压vgh和第二栅极驱动电压vgl。例如，第一栅极驱动电压vgh可以是高电位驱动电压，并且第二栅极驱动电压vgl可以是低电位驱动电压。
63.栅极电路可以通过接收到的各种信号和电压来控制q节点和qb节点，并且可以在预定定时输出扫描信号。
64.栅极电路中的控制q节点和qb节点的电路元件可以按各种方式构成，并且可以根据栅极驱动电路构成以用于使电路元件的退化最小化。
65.图3是示出根据本公开的实施方式的栅极电路的结构的示例的图。
66.参照图3，栅极电路可以包括多个晶体管tup、tdn、t11、t12、t21、t22、t3、t4、t5、tdmy和至少一个电容器cq、cqb。
67.图3举例示出了栅极电路中包括的多个晶体管中的每个是p型的情况，在一些情况下，栅极电路中包括的多个晶体管中的至少一些可以是n型。此外，图3举例示出了栅极电路中包括的一些晶体管被设置为双晶体管的情况，如果需要，栅极电路中包括的多个晶体管可以被设置为单个晶体管或双晶体管。
68.栅极电路可以包括控制扫描信号到栅极线gl的输出的上拉晶体管tup和下拉晶体管tdn。
69.上拉晶体管tup可以电连接在第一栅极时钟信号gclk1的输入端子与扫描信号的输出端子scout(n)之间。上拉晶体管tup可以由q节点控制。
70.下拉晶体管tdn可以电连接在扫描信号的输出端子scout(n)与第一栅极驱动电压vgh的输入端子之间。下拉晶体管tdn可以由qb节点控制。
71.栅极电路可以包括用于控制q节点和qb节点的各种电路元件。
72.第一开关晶体管t11、t12可以电连接在第二栅极时钟信号gclk2的输入端子与qb节点之间。第一开关晶体管t11、t12可以由q1节点控制。
73.第一开关晶体管t11、t12可以根据q1节点的电压电平处于导通状态、关断状态，并且可以控制qb节点的电压电平。
74.第二开关晶体管t21、t22可以电连接在栅极起始信号vst的输入端子与q1节点之间。第二开关晶体管t21、t22可以由第二栅极时钟信号gclk2控制。
75.第二开关晶体管t21、t22可以根据第二栅极时钟信号gclk2处于导通状态或处于关断状态，并且可以控制q1节点的电压电平。
76.第三开关晶体管t3可以电连接在q1节点与第四开关晶体管t4之间。第三开关晶体管t3可以由第一栅极时钟信号gclk1控制。
77.第四开关晶体管t4可以电连接在第三开关晶体管t3与第一栅极驱动电压vgh的输入端子之间。第四开关晶体管t4可以由qb节点控制。
78.第五开关晶体管t5可以电连接在第二栅极驱动电压vgl的输入端子与qb节点之间。第五开关晶体管t5可以由第二栅极时钟信号gclk2控制。
79.栅极电路可以包括电连接在q节点与扫描信号的输出端子之间的q节点电容器cq。栅极电路可以包括电连接在qb节点与第一栅极驱动电压vgh的输入端子之间的qb节点电容器cqb。
80.栅极电路还可以包括除上述开关晶体管之外的伪晶体管tdmy。
81.伪晶体管tdmy可以电连接在q节点与q1节点之间。伪晶体管tdmy的栅极节点可以电连接至第二栅极驱动电压vgl的输入端子。可以根据第二栅极驱动电压vgl控制伪晶体管tdmy。
82.当作为低电位驱动电压的第二栅极驱动电压vgl被提供给伪晶体管tdmy的栅极节点时，伪晶体管tdmy可以在栅极电路的驱动时段期间保持导通状态。
83.伪晶体管tdmy可以在栅极电路的驱动时段期间保持导通状态，并且可以在q节点与q1节点之间执行电阻器的功能。
84.当通过q节点电容器cq与扫描信号的输出端子形成电容的q节点的电压电平在输出扫描信号的定时处改变时，通过伪晶体管tdmy可以降低q1节点的电压电平改变的程度。
85.因此，可以减小由于在输出扫描信号的定时处q1节点的电压电平的改变而施加到第一开关晶体管t11、t12的应力。
86.图4是示出图3中所示的栅极电路的驱动波形的示例的图。
87.参照图4的情况a，第一栅极时钟信号gclk1和第二栅极时钟信号gclk2具有不同的相位。
88.可以在第一时段p1中将栅极起始信号vst作为低电平输入。
89.由于第二栅极时钟信号gclk2在第一时段p1中为低电平，因此第二开关晶体管
t21、t22可以处于导通状态。
90.由于第二开关晶体管t21、t22变为导通状态，因此栅极起始信号vst可以被提供给q1节点。根据栅极起始信号vst，q1节点可以为低电平。
91.由于伪晶体管tdmy在栅极电路的驱动时段期间保持导通状态，因此如果q1节点变为低电平，则q节点也可以变为低电平。
92.由于q1节点变为低电平，因此由q1节点控制的第一开关晶体管t11、t12可以处于导通状态。
93.由于第一开关晶体管t11、t12变为导通状态，因此第二栅极时钟信号gclk2可以被提供给qb节点。根据第二栅极时钟信号gclk2，qb节点可以为低电平。
94.由于q节点和qb节点在第一时段p1中都是低电平，因此上拉晶体管tup和下拉晶体管tdn都可以处于导通状态。
95.在第二时段p2中，可以改变第一栅极时钟信号gckl1、第二栅极时钟信号gclk2和栅极起始信号vst的电平。
96.由于第二栅极时钟信号gclk2在第二时段p2中为高电平，因此第二开关晶体管t21、t22可以处于关断状态。
97.由于q1节点和q节点在第二时段p2中保持低电平，因此第一开关晶体管t11、t12可以保持导通状态。
98.由于第一开关晶体管t11、t12保持导通状态，因此第二栅极时钟信号gclk2可以被提供给qb节点。根据第二栅极时钟信号gclk2，qb节点可以变为高电平。
99.由于q节点在第二时段p2中为低电平，因此上拉晶体管tup可以保持导通状态。由于qb节点在第二时段p2中为高电平，因此下拉晶体管tdn可以处于关断状态。
100.由于在第二时段p2中上拉晶体管tup处于导通状态并且第一栅极时钟信号gclk1为低电平，因此低电平的扫描信号可以被输出至扫描信号的输出端子。
101.根据低电平的扫描信号的输出，q节点的电压电平可以进一步降低。由于伪晶体管tdmy位于q1节点与q节点之间，因此即使q节点的电压电平变得更低，q1节点也可以保持先前的电压电平。
102.因此，可以防止在输出低电平的扫描信号时根据q节点的电压电平的变化将应力施加到第一开关晶体管t11、t12。
103.如上所述，通过减小施加到第一开关晶体管t11、t12的应力，可以防止或延迟第一开关晶体管t11、t12的退化，但是根据驱动时间的增加可能发生第一开关晶体管t11、t12的退化。
104.在这种情况下，由于第一开关晶体管t11、t12的阈值电压的改变，可能不能正常地执行对第一开关晶体管t11、t12的操作控制。
105.例如，如图4的情况b所示的示例，第一开关晶体管t11、t12在第二时段p2中不能保持导通状态。
106.如果第一开关晶体管t11、t12在第二时段p2中变为关断状态，则高电平的第二栅极时钟信号gclk2不能被提供给qb节点，并且qb节点可以保持低电平。
107.由于qb节点为低电平，因此第四开关晶体管t4和下拉晶体管tdn可以保持导通状态。
108.由于第三开关晶体管t3在第二时段p2中通过低电平的第一栅极时钟信号gclk1变为导通状态，因此第一栅极驱动电压vgh可以通过第四开关晶体管t4和第三开关晶体管t3被提供给q节点。
109.q1节点和q节点变为高电平，上拉晶体管tup可以处于关断状态。
110.由于上拉晶体管tup变为关断状态并且下拉晶体管tdn处于导通状态，因此高电平的扫描信号可以被输出至扫描信号的输出端子。
111.由于栅极电路不能在预定定时输出低电平的扫描信号，因此可能发生由连接至相应栅极电路的栅极线gl驱动的子像素sp的驱动缺陷。
112.根据本公开的实施方式，提供了如下方法：即使在由于栅极电路的驱动时间增加而导致控制qb节点的第一开关晶体管t11、t12退化的情况下，该方法也能够延迟第一开关晶体管t11、t12的退化，并稳定地输出扫描信号的方法。
113.图5是示出根据本公开的实施方式的栅极电路的结构的另外的示例的图。
114.参照图5，栅极电路可以包括多个晶体管tup、tdn、t11、t12、t21、t22、t3、t4、t5、tdmy和至少一个电容器cq、cqb、cq1。
115.栅极电路可以包括控制扫描信号的输出的上拉晶体管tup和下拉晶体管tdn。上拉晶体管tup和下拉晶体管tdn的连接结构和驱动方法可以与图3所描述的栅极电路的连接结构和驱动方法相同。
116.栅极电路可以包括控制q节点的电压电平和qb节点的电压电平的多个晶体管t11、t12、t21、t22、t3、t4、t5、tdmy。多个晶体管t11、t12、t21、t22、t3、t4、t5、tdmy的连接结构和驱动方法可以与图3所描述的栅极电路的连接结构和驱动方法相同。
117.栅极电路可以包括电连接在q节点与扫描信号的输出端子scout(n)之间的q节点电容器cq。栅极电路可以包括电连接在qb节点与第一栅极驱动电压vgh的输入端子之间的qb节点电容器cqb。
118.栅极电路可以包括电连接在q1节点与第一栅极时钟信号gclk1的输入端子之间的q1节点电容器cq1。
119.q1节点电容器cq1的一端可以电连接至q1节点。
120.q1节点电容器cq1的另一端可以电连接至第一栅极时钟信号gclk1的输入端子。
121.第一栅极时钟信号gclk1的输入端子可以是指电连接至第三开关晶体管t3的栅极节点的第一栅极时钟信号gclk1的输入端子。替选地，第一栅极时钟信号gclk1的输入端子可以是指电连接至上拉晶体管tup的第一栅极时钟信号gclk1的输入端子。
122.将第一栅极时钟信号gclk1提供给第三开关晶体管t3的线和将第一栅极时钟信号gclk1提供给上拉晶体管tup的线可以相同或彼此不同。
123.q1节点可以通过q1节点电容器cq1与第一栅极时钟信号gclk1的输入端子形成电容。q1节点的电压电平可以根据第一栅极时钟信号gclk1的电平改变。
124.因此，由于在输出低电平的扫描信号的定时处提供低电平的第一栅极时钟信号gclk1，因此q1节点的电压电平可以保持低电平。
125.由于通过q1节点电容器cq1通过自举来保持q1节点的低电平，因此可以保持第一开关晶体管t11、t12的导通状态。
126.由于保持第一开关晶体管t11、t12的导通状态，因此可以正常地执行对qb节点的
高电平的第二栅极时钟信号gclk2的提供。
127.由于高电平的电压被正常地充加到qb节点，因此第四开关晶体管t4和下拉晶体管tdn可以保持关断状态。
128.由此，q1节点和q节点的电平可以稳定地保持，可以通过扫描信号的输出端子正常地输出低电平的扫描信号。
129.q1节点电容器cq1的电容可以被配置为能够稳定地控制q1节点的电压电平的电容。q1节点电容器cq1的电容可以与q节点电容器cq的电容相同或不同。
130.图6至图11是示出图5所示的栅极电路的驱动方案的示例的图。
131.参照图6，在栅极电路的驱动时序图中与
①
对应的时段中，第一栅极时钟信号gclk1可以是高电平，第二栅极时钟信号gclk2可以是低电平，并且栅极起始信号vst可以是高电平。
132.由于第一栅极时钟信号gclk1为高电平，因此第三开关晶体管t3可以处于关断状态。
133.由于第二栅极时钟信号gclk2为低电平，因此第二开关晶体管t21、t22和第五开关晶体管t5可以处于导通状态。
134.由于第二开关晶体管t21、t22处于导通状态，因此高电平的栅极起始信号vst可以被提供给q1节点。由于q1节点为高电平，因此第一开关晶体管t11、t12可以处于关断状态。
135.由于伪晶体管tdmy通过第二栅极驱动电压vgl保持导通状态，因此q节点可以是与q1节点相同的高电平。由于q节点为高电平，因此上拉晶体管tup可以处于关断状态。
136.由于第五开关晶体管t5处于导通状态，因此第二栅极驱动电压vgl可以被提供给qb节点。
137.由于qb节点为低电平，因此第四开关晶体管t4和下拉晶体管tdn可以处于导通状态。
138.由于上拉晶体管tup变为关断状态并且下拉晶体管tdn变为导通状态，因此可以通过扫描信号的输出端子输出第一栅极驱动电压vgh。
139.参照图7，在栅极电路的驱动时序图中与
②
对应的时段中，第一栅极时钟信号gclk1可以是低电平，第二栅极时钟信号gclk2可以是高电平，并且栅极起始信号vst可以是高电平。
140.由于第一栅极时钟信号gclk1为低电平，因此第三开关晶体管t3可以处于导通状态。
141.由于第二栅极时钟信号gclk2为高电平，因此第二开关晶体管t21、t22和第五开关晶体管t5可以处于关断状态。
142.由于第三开关晶体管t3在第四开关晶体管t4导通的状态下变为导通状态，因此第一栅极驱动电压vgh可以被提供给q1节点。因此，q1节点和q节点可以保持高电平。
143.由于q1节点为高电平，因此第一开关晶体管t11、t12可以保持关断状态。
144.由于q节点保持高电平而qb节点保持低电平，因此可以通过下拉晶体管tdn输出高电平的扫描信号。
145.参照图8，在栅极电路的驱动时序图中与
③
对应的时段中，第一栅极时钟信号gclk1可以是高电平，第二栅极时钟信号gclk2可以是低电平，并且栅极起始信号vst可以是
低电平。
146.由于第一栅极时钟信号gclk1为高电平，因此第三开关晶体管t3可以处于关断状态。
147.由于第二栅极时钟信号gclk2为低电平，因此第二开关晶体管t21、t22和第五开关晶体管t5可以处于导通状态。
148.由于第二开关晶体管t21、t22变为导通状态并且第三开关晶体管t3变为关断状态，因此低电平的栅极起始信号vst可以被提供给q1节点。
149.由于伪晶体管tdmy保持导通状态，因此q节点可以是与q1节点相同的低电平。
150.由于q1节点为低电平，因此第一开关晶体管t11、t12可以处于导通状态。
151.由于第一开关晶体管t11、t12变为导通状态，因此低电平的第二栅极时钟信号gclk2可以被提供给qb节点。此外，由于第五开关晶体管t5处于导通状态，因此低电平的第二栅极驱动电压vgl可以被提供给qb节点。
152.由于q节点和qb节点都是低电平，因此上拉晶体管tup和下拉晶体管tdn都可以处于导通状态。
153.可以通过上拉晶体管tup输出第一栅极时钟信号gclk1，并且可以通过下拉晶体管tdn输出第一栅极驱动电压vgh。由于第一栅极时钟信号gclk1和第一栅极驱动电压vgh都是高电平，因此可以输出高电平的扫描信号。
154.参照图9，在栅极电路的驱动时序图中与
④
对应的时段中，第一栅极时钟信号gclk1可以是低电平，第二栅极时钟信号gclk2可以是高电平，并且栅极起始信号vst可以是高电平。
155.由于第一栅极时钟信号gclk1为低电平，因此第三开关晶体管t3可以处于导通状态。
156.由于第二栅极时钟信号gclk2为高电平，因此第二开关晶体管t21、t22和第五开关晶体管t5可以处于关断状态。
157.由于第二开关晶体管t21、t22变为关断状态，因此栅极起始信号vst可以不被提供给q1节点。
158.因此，q1节点可以保持低电平。由于q1节点保持低电平，因此第一开关晶体管t11、t12可以保持导通状态。
159.由于第一开关晶体管t11、t12保持导通状态，因此高电平的第二栅极时钟信号gclk2可以被提供给qb节点。
160.由于第五开关晶体管t5处于关断状态，第二栅极驱动电压vgl可以不被提供给qb节点。
161.因此，q1节点和q节点保持低电平，qb节点可以变为高电平。
162.此外，由于q1节点电容器cq1布置在q1节点与第一栅极时钟信号gclk1的输入端子之间，因此可以稳定地保持q1节点的低电平。
163.由于第一栅极时钟信号gclk1在相应的时段中被输入为低电平，因此可以稳定地保持与第一栅极时钟信号gclk1的输入端子形成电容的q1节点的低电平。
164.通过稳定地保持q1节点的低电平，可以保持第一开关晶体管t11、t12的导通状态，并且可以稳定地执行qb节点的刷新。
165.由于qb节点为高电平，因此第四开关晶体管t4和下拉晶体管tdn可以处于关断状态。
166.由于q节点为低电平，因此上拉晶体管tup可以处于导通状态。
167.由于上拉晶体管tup处于导通状态，因此可以通过扫描信号的输出端子输出第一栅极时钟信号gclk1。
168.由于第一栅极时钟信号gclk1为低电平，因此q节点的电平可以根据通过扫描信号的输出端子的第一栅极时钟信号gclk1的输出而进一步降低。
169.由于伪晶体管tdmy位于q节点与q1节点之间，因此q节点的电压电平和q1节点的电压电平在相应时段内可以彼此不同。
170.如上所述，通过在q1节点与第一栅极时钟信号gclk1的输入端子之间布置q1节点电容器cq1，可以在输出扫描信号的定时处稳定地保持q1节点的低电平。
171.通过稳定地保持q1节点的低电平，可以稳定地保持第一开关晶体管t11、t12的导通状态。
172.即使在第一开关晶体管t11、t12的阈值电压由于第一开关晶体管t11、t12的退化而改变的情况下，也可以稳定地执行qb节点的刷新，并且可以正常地输出扫描信号。
173.参照图10，在栅极电路的驱动时序图中与
⑤
对应的时段中，第一栅极时钟信号gclk1可以是高电平，第二栅极时钟信号gclk2可以是低电平，并且栅极起始信号vst可以是高电平。
174.第三开关晶体管t3可以通过第一栅极时钟信号gclk1处于关断状态。第二开关晶体管t21、t22和第五开关晶体管t5可以通过第二栅极时钟信号gclk2处于导通状态。
175.q1节点和q节点可以通过高电平的栅极起始信号vst变为高电平。
176.qb节点可以通过低电平的第二栅极驱动电压vgl变为低电平。
177.由于q节点为高电平，因此上拉晶体管tup可以变为关断状态，并且由于qb节点为低电平，因此下拉晶体管tdn可以变为导通状态。
178.因此，高电平的第一栅极驱动电压vgh可以通过下拉晶体管tdn输出到扫描信号的输出端子。
179.参照图11，在栅极电路的驱动时序图中与
⑥
对应的时段中，第一栅极时钟信号gclk1可以是低电平，第二栅极时钟信号gclk2可以是高电平，并且栅极起始信号vst可以是高电平。
180.第三开关晶体管t3可以通过第一栅极时钟信号gclk1处于导通状态。第二开关晶体管t21、t22和第五开关晶体管t5可以通过第二栅极时钟信号gclk2处于关断状态。
181.q1节点和q节点可以通过经由第四开关晶体管t4和第三开关晶体管t3提供的第一栅极驱动电压vgh保持高电平。
182.由于q1节点为高电平，因此第一开关晶体管t11、t12可以保持关断状态。因此，qb节点可以保持为低电平。
183.由于q节点保持高电平而qb节点保持低电平，因此可以保持上拉晶体管tup的关断状态和下拉晶体管tdn的导通状态。
184.因此，在栅极电路输出低电平的扫描信号之后，可以保持高电平的扫描信号。
185.如上所述，由于栅极电路在输出扫描信号的定时处通过q1节点电容器cq1稳定地
保持q1节点的电压电平，因此栅极电路可以在预定定时正常地输出扫描信号，并且可以在随后的时段中稳定地保持关断电平的扫描信号。
186.注意，虽然在图5至图11中示出栅极电路包括多个晶体管t11、t12、t21、t22、t3、t4、t5和tdmy，然而在一些实施方式中，栅极电路可以仅包括晶体管t11、t12、t21、t22、t3、t4、t5和tdmy中的部分晶体管。此外，如本领域技术人员可以理解的，各个晶体管的布置不限于图5至图11中所示出的具体示例。
187.此外，在通过布置q1节点电容器cq1而减小开关晶体管的尺寸的同时，可以较宽地配置根据开关晶体管的阈值电压变化的输出裕度。
188.图12是示出图5所示的栅极电路中包括的开关晶体管的w/l的示例的图。w/l比是指开关晶体管的沟道区的宽度与长度的比。
189.参照图12，其示出在不应用q1节点电容器cq1的情况下以及应用q1节点电容器cq1的情况下根据第一开关晶体管t1的w/l比以及第二开关晶体管t2的w/l比的输出裕度。
190.在q1节点电容器cq1不应用于栅极电路的情况下，可以看出，当第二开关晶体管t2的w/l比为1.5时，第二开关晶体管t2的输出裕度最大且为δ11v。可以看出，当第一开关晶体管t1的w/l比为1.5时，第一开关晶体管t1的输出裕度最大且为δ9v。
191.在q1节点电容器cq1应用于栅极电路的情况下，可以看出，在相同的w/l比处，第二开关晶体管t2和第一开关晶体管t1的输出裕度相比于q1节点电容器cq1不应用于栅极电路的情况下的输出裕度增加。
192.此外，在q1节点电容器cq1应用于栅极电路的情况下，当w/l比被配置为0.8～1.0时，可以看出第一开关晶体管t1的输出裕度沿( )方向移动。
193.因此，在q1节点电容器cq1应用于栅极电路的情况下，通过将第一开关晶体管t1和第二开关晶体管t2的w/l比中的至少之一配置为0.8～1.0，可以在减小相应的开关晶体管的尺寸的同时较宽地配置相应的开关晶体管的输出裕度。
194.根据本公开的实施方式，由于在扫描信号的输出定时处通过伪晶体管tdmy不同地控制q1节点的电压电平和q节点的电压电平，可以减小施加到由q1节点控制的第一开关晶体管t11、t12的应力。
195.此外，通过在q1节点与用于输出栅极电路的扫描信号的第一栅极时钟信号gclk1的输入端子之间布置q1节点电容器cq1，可以在扫描信号的输出定时处稳定地保持q1节点的电压电平。
196.因此，通过稳定地控制由q1节点控制的第一开关晶体管t11、t12的驱动状态并执行qb节点的刷新，可以稳定地输出导通电平的扫描信号，并且可以提高栅极电路的可靠性。
197.已经给出了以上描述以使本领域的任何技术人员能够实现和使用本公开的技术构思，并且已经在特定应用及其要求的背景下提供了以上描述。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员而言将是明显的，并且在不脱离本公开的精神和范围的情况下，本文中限定的一般原理可以应用于其他实施方式和应用。上面的描述和附图仅出于说明目的提供了本公开的技术构思的示例。即，所公开的实施方式旨在说明本公开的技术构思的范围。因此，本公开的范围不限于所示的实施方式，而是同与权利要求书一致的最宽范围相一致。本公开的保护范围应该基于所附的权利要求书来解释，并且在其等同范围内的所有技术构思都应当被解释为包括在本公开的范围内。