制造半导体器件的方法与流程

制造半导体器件的方法
1.相关申请的交叉引用
2.本技术要求于2020年12月1日向韩国知识产权局提交的第10-2020-0166037号韩国专利申请的优先权，其全部公开内容通过引用并入本文。
技术领域
3.本公开的实施例总体上涉及一种电子器件，并且更具体地，涉及一种制造半导体器件的方法。


背景技术：

4.半导体器件的集成度主要由单位存储器单元占据的面积决定。近来，由于包括以单层形成在衬底上的存储器单元的半导体器件的集成度的改进受到限制，已经提出了包括堆叠在衬底上的存储器单元的三维半导体器件。此外，为了提高这种半导体器件的操作可靠性，已经开发了各种结构和制造方法。


技术实现要素：

5.本公开的实施例可以提供用于制造半导体器件的方法，该方法包括：形成堆叠；通过将堆叠图案化形成初步阶梯结构；通过蚀刻初步阶梯结构形成第一阶梯结构、第二阶梯结构、以及开口，该开口位于第一阶梯结构与第二阶梯结构之间；形成钝化层，该钝化层填充开口并且覆盖第一阶梯结构；以及通过使用钝化层作为蚀刻阻挡层蚀刻第二阶梯结构来形成第三阶梯结构。
6.本公开的实施例可以提供用于制造半导体器件的方法，该方法包括：形成堆叠，该堆叠包括第一阶梯结构和第二阶梯结构；形成开口，该开口穿过堆叠并且限定第一侧壁和第二侧壁，该第一侧壁包括第一阶梯结构的侧壁，该第二侧壁包括第二阶梯结构的侧壁；形成覆盖堆叠上的第一侧壁的钝化层；以及通过使用钝化层作为蚀刻阻挡层蚀刻第二阶梯结构来形成第三阶梯结构。
附图说明
7.图1a、1b和1c是示出根据本公开的实施例的半导体器件的结构的图。
8.图2是示出根据本公开的实施例的半导体器件的结构的图。
9.图3a、3b、3c和3d，图4a、4b、4c和4d，图5a、5b、5c和5d，图6a、6b、6c和6d以及图7a、7b、7c和7d是示出根据本公开的实施例的制造半导体器件的方法的图。
10.图8a、8b、8c和8d是示出根据本公开的实施例的制造半导体器件的方法的图。
11.图9是示出根据本公开的实施例的存储器系统的图。
12.图10是示出根据本公开的实施例的存储器系统的图。
13.图11是示出根据本公开的实施例的存储器系统的图。
14.图12是示出根据本公开的实施例的存储器系统的图。
15.图13是示出根据本公开的实施例的存储器系统的图。
具体实施方式
16.本公开的各种实施例涉及一种用于制造具有稳定结构和改进的特性的半导体器件的方法。
17.本说明书或申请中所介绍的本公开的实施例中的特定结构或功能描述仅用于本公开的实施例的描述。这些描述不应被解释为限于说明书或申请中描述的实施例。
18.图1a、1b和1c是示出根据本公开的实施例的半导体器件的结构的图。
19.参考图1a、1b和1c，半导体器件可以包括下结构1和堆叠st。下结构1可以包括：衬底、外围电路、互连件、源结构等。外围电路可以是用于驱动存储器串的电路。外围电路可以包括：电容器、电阻器、晶体管、开关、解码器、感测放大器等。互连件可以包括：接触插塞、线等。源结构可以包括诸如多晶硅或金属的导电材料。
20.堆叠st可以位于下结构1上。堆叠st可以包括第一子堆叠sst1至第n子堆叠sstn，其中n可以是2或更大的整数。第一子堆叠sst1至第n子堆叠sstn可以在第三方向iii上被堆叠。平面可以由第一方向i以及与第一方向i相交的第二方向ii限定，并且第三方向iii可以是从该平面突出的方向。在实施例中，第n堆叠sstn至第一堆叠sst1可以被顺序地堆叠在下结构1上。
21.堆叠st可以包括阶梯结构s11至s15和s21至s25，其中阶梯结构s11至s15和s21至s25可以被布置在第一方向i和与第一方向i相交的第二方向ii上。第一子堆叠sst1可以包括第一阶梯结构s11至s15，其中第一阶梯结构s11至s15可以被布置在第一方向i上。第二子堆叠sst2至第六子堆叠sst6可以分别包括第二阶梯结构s21至s25。尽管未在图中示出，但是第七子堆叠sst7至第n子堆叠sstn还可以分别包括阶梯结构。
22.第二阶梯结构s21至s25可以被布置在第一方向i上，第二方向ii上，或第一方向i和第二方向ii两者上。在实施例中，第二阶梯结构s21至s25可以被布置在第一方向i上。第二阶梯结构s21至s25可以在第二方向ii上与第一阶梯结构s11至s15相邻。
23.第一阶梯结构s11至s15可以位于第一层级lv1处，其中第一阶梯结构s11至s15可以位于基本相同的层级。第二阶梯结构s21至s25可以位于第二层级lv2处。第二层级lv2可以位于低于第一层级lv1的位置。第二阶梯结构s21至s25可以位于第二层级lv2内的不同的层级处。
24.阶梯结构s11至s15和s21至s25中的每个阶梯结构可以包括至少一个阶梯表面ss，该阶梯表面ss在第一方向i或第二方向ii上上升或下降。在实施例中，一个阶梯结构s11至s15和s21至s25可以包括在第一方向i上面对的阶梯表面ss。在第一方向i上面对的阶梯表面ss可以具有对称形状或不对称形状。
25.堆叠st可以包括堆叠的层10。至少一个层10可以形成一个台阶，并且层10中的每个层可以包括至少一个导电层11和至少一个绝缘层12。在实施例中，堆叠st可以包括交替地堆叠的导电层11和绝缘层12。导电层11可以是栅极电极(诸如，存储器单元或选择晶体管)。导电层11可以包括导电材料(诸如，多晶硅、钨、钼或金属)。绝缘层12用于使堆叠的导电层11彼此绝缘。绝缘层12可以包括绝缘材料(诸如，氧化物、氮化物或气隙)。
26.堆叠st还可以包括虚设阶梯结构ds。第一子堆叠sst1可以包括虚设阶梯结构ds，
其中在第二方向ii上，虚设阶梯结构ds可以具有比第二阶梯结构s11至s15或第二阶梯结构s21至s25的长度更长的长度。
27.半导体器件还可以包括开口op。开口op可以在第三方向iii上穿过堆叠st。开口op可以位于成对的第一阶梯结构s11至s15与第二阶梯结构s21至s25之间。在实施例中，开口op可以穿过第一阶梯结构s11至s15与第二阶梯结构s21至s25之间的堆叠st，第一阶梯结构s11至s15与第二阶梯结构s21至s25在第二方向上面对。
28.参考图1c，第一侧壁sw1和第二侧壁sw2可以由开口op限定。第一侧壁sw1和第二侧壁sw2可以在第二方向ii上彼此面对。第一侧壁sw1可以包括第一阶梯结构的侧壁s11_sw，并且第一侧壁sw1可以在第三方向iii上从第一阶梯结构的侧壁s11_sw延伸。第二侧壁sw2可以包括第二阶梯结构的侧壁s2_sw，并且第二侧壁sw2可以在第三方向iii上从第二阶梯结构的第二侧壁s2_sw延伸。
29.第一侧壁sw1和第二侧壁sw2可以是在蚀刻堆叠st以形成开口op的过程中形成的被蚀刻的表面。第一侧壁sw1或第二侧壁sw2可以具有基本上平坦的轮廓。第一侧壁sw1或第二侧壁sw2可以不包括不平整的表面(诸如，底切(undercut))。在实施例中，第一侧壁sw1或第二侧壁sw2可以垂直于堆叠st的上表面。
30.开口op可以完全地或部分地穿过堆叠st。开口op可以具有至少第一深度d1。第一深度d1可以是暴露被放置在开口op的相对侧上的第一阶梯结构s11的侧壁和第二阶梯结构s21的侧壁的深度。在实施例中，开口op可以具有穿过堆叠st的第一层级lv1和第二层级lv2的深度(参见图1a)。开口op可以具有第二深度d2。第二深度d2的开口op可以完全地穿过堆叠st以暴露下结构1。
31.在上述结构中，第一侧壁sw1和第二侧壁sw2可以通过开口op而具有基本上平坦的轮廓。由于第一侧壁sw1和第二侧壁sw2不包括不平整的表面(诸如，底切)，所以本公开的一个优点是可以防止由于不平整的表面而导致阶梯结构的面积增加。
32.图2是示出根据本公开的实施例的半导体器件的结构的图。在下文中，如果认为多余，将省略重复的解释。
33.参考图2，半导体器件可以包括堆叠st。堆叠st可以包括第一子堆叠sst1至第n子堆叠sstn。堆叠st可以包括第一阶梯结构s1和第二阶梯结构s2。
34.第一阶梯结构s1和第二阶梯结构s2可以位于不同的层级处。在实施例中，第一阶梯结构s1可以被形成在第一子堆叠sst1上，并且第二阶梯结构s2可以被形成在第二阶梯结构sst2至第n阶梯结构sstn中的一个阶梯结构的子堆叠上。
35.第一阶梯结构s1和第二阶梯结构s2可以在第一方向i上彼此相邻。第一阶梯结构s1和第二阶梯结构s2中的每个阶梯结构可以包括在第一方向i上上升或下降的阶梯表面ss。
36.半导体器件还可以包括开口op，其中开口op可以在第三方向iii上穿过堆叠st。开口op可以被放置在第一阶梯结构s1与第二阶梯结构s2之间。在实施例中，开口op可以穿过在第一方向i上面对的第一阶梯结构s1与第二阶梯结构s2之间的堆叠st。
37.第一侧壁sw1和第二侧壁sw2可以由开口op限定。第一侧壁sw1和第二侧壁sw2可以在第一方向i上彼此面对。第一侧壁sw1可以包括第一阶梯结构s1的侧壁，并且第一侧壁sw1可以在第三方向iii上从第一阶梯结构s1的侧壁延伸。第二侧壁sw2可以包括第二阶梯结构
s2的侧壁，并且第二侧壁sw2可以在第三方向iii上从第二阶梯结构s2的侧壁延伸。第一侧壁sw1和第二侧壁sw2可以是在形成开口op时形成的被蚀刻的表面。第一侧壁sw1或第二侧壁sw2可以具有平坦的轮廓。开口op可以完全地或部分地穿过堆叠st。
38.在上述结构中，第一侧壁sw1和第二侧壁sw2可以通过开口op而具有基本上平坦的轮廓。由于第一侧壁sw1和第二侧壁sw2不包括不平整的表面(诸如，底切)，所以本公开的一个优点是可以防止由于不平整的表面而导致阶梯结构的面积增加。
39.图3a、3b、3c和3d，图4a、4b、4c和4d，图5a、5b、5c和5d，图6a、6b、6c和6d以及图7a、7b、7c和7d是示出根据本公开的实施例的制造半导体器件的方法的图。在下文中，如果认为多余，将省略重复的解释。
40.参考图3a、3b、3c和3d，形成堆叠st。堆叠st可以包括堆叠的层20。层20中的每个层可以包括至少一个第一材料层21和至少一个第二材料层22。第一材料层21可以被用于形成栅极电极(诸如，存储器单元或选择晶体管)。第一材料层21可以包括相对于第二材料层22具有高蚀刻选择性的材料。在实施例中，第一材料层21可以包括牺牲材料(诸如，氮化物)，并且第二材料层22可以包括绝缘材料(诸如，氧化物)。在实施例中，第一材料层21可以包括导电材料(诸如，多晶硅、钨或钼)并且第二材料层22可以包括绝缘材料(诸如，氧化物)。
41.堆叠st可以包括单元区域和接触区域。单元区域可以是包括堆叠的存储器单元的存储器串所位于的区域。接触区域可以是用于向堆叠的存储器单元的栅极电极施加偏置电压的互连结构所在的区域。图3a、3b、3c和3d可以示出堆叠st的接触区域。
42.此后，通过将堆叠st图案化形成初步阶梯结构p_s，其中初步阶梯结构p_s可以包括在第一方向i上上升或下降的阶梯表面ss。
43.初步阶梯结构p_s可以包括在第一方向i上面对的阶梯表面ss。面对的阶梯表面ss可以具有对称形状或不对称形状。
44.可以通过将第一子堆叠sst1图案化来形成初步阶梯结构p_s。
45.初步阶梯结构p_s可以位于第一层级lv1处。可以使用掩模图案通过蚀刻过程形成初步阶梯结构p_s。可以通过交替地重复使用掩模图案作为蚀刻阻挡层蚀刻堆叠st的过程以及减小掩模图案的过程来形成初步阶梯结构p_s。
46.多个初步阶梯结构p_s可以被布置在第一方向i上。初步阶梯结构p_s中的每个初步阶梯结构可以在第二方向ii上延伸。非阶梯结构nsr可以位于在第一方向i上相邻的初步阶梯结构p_s之间。
47.参考图4a、4b、4c和4d，蚀刻初步阶梯结构p_s以形成第一阶梯结构s11至s15、第二阶梯结构s21至s25以及开口op。开口op可以位于第一阶梯结构s11至s15与第二阶梯结构s21至s25之间。此外，开口op可以位于非阶梯区域nsr之间。第一阶梯结构s11至s15和第二阶梯结构s21至s25可以位于第一层级lv1处。第一阶梯结构s11至s15和第二阶梯结构s21至s25可以位于基本上相同的层级处。
48.第一侧壁sw1和第二侧壁sw2可以由开口op限定。第一侧壁sw1可以包括第一阶梯结构s11至s15的侧壁。第一侧壁sw1可以在第三方向iii上从第一阶梯结构s11至s15的侧壁延伸。第二侧壁sw2可以包括第二阶梯结构s21至s25的侧壁。第二侧壁sw2可以在第三方向iii上从第二阶梯结构s21至s25的侧壁延伸。
49.参考图5a、5b、5c和5d，形成填充开口op的钝化层23。钝化层23可以覆盖第一侧壁
sw1(参见图1b)。钝化层23可以被形成以覆盖第一阶梯结构s11至s15并且暴露第二阶梯结构s21至s25。钝化层23可以覆盖非阶梯区域nsr。
50.钝化层23可以包括相对于堆叠st具有高蚀刻选择性的材料。在实施例中，钝化层23可以包括光致抗蚀剂。
51.参考图6a、6b、6c和6d，通过使用钝化层23作为蚀刻阻挡层蚀刻第二阶梯结构s21至s25来形成第三阶梯结构s31至s35。通过蚀刻堆叠st以将第二阶梯结构s21至s25转移到堆叠st的更低的部分来形成第三阶梯结构s31至s35。第三阶梯结构s31至s35可以位于低于第一层级lv1的层级处。在实施例中，第一阶梯结构s11至s15和第二阶梯结构s21至s25可以位于第一层级lv1处，并且第三阶梯结构s31至s35可以位于低于第一层级lv1的第二层级lv2处。
52.在利用钝化层23填充开口op的同时，形成第三阶梯结构s31至s35。因此，在利用钝化层23保护第一侧壁sw1或第二侧壁sw2的同时，可以形成第三阶梯结构s31至s35。在蚀刻堆叠st的过程中，可以防止损坏第一侧壁sw1或第二侧壁sw2。
53.在实施例中，可以形成位于不同层级处的第三阶梯结构s31至s35。例如，第三阶梯结构s31至s35可以分别地位于第二层级lv2至第六层级lv6处。可以在第二子堆叠sst2上形成第三阶梯结构s31。可以在第三子堆叠sst3上形成第三阶梯结构s32。可以在第四子堆叠sst4上形成第三阶梯结构s33。可以在第五子堆叠sst5上形成第三阶梯结构s34。可以在第六子堆叠sst6上形成第三阶梯结构s35。第三阶梯结构s31至s35的布置顺序或在其上形成第三阶梯结构s31至s35的层级可以被改变。
54.为了形成位于不同层级的第三阶梯结构s31至s35，可以形成附加的掩模图案。可以在堆叠st上附加地形成掩模图案，并且可以使用附加的掩模图案和钝化层23作为蚀刻阻挡层来蚀刻第二阶梯结构s21至s25。通过交替地重复蚀刻第二阶梯结构s21至s25的过程和减小附加的掩模图案的过程，可以形成位于不同层级处的第三阶梯结构s31至s35。
55.参考图7a、7b、7c和7d，钝化层23被移除。可以选择性地蚀刻钝化层23。从而，暴露包括第一阶梯结构s11至s15、第三阶梯结构s31至s35以及初步阶梯结构p_s的堆叠st。
56.在上述制造方法中，在形成第三阶梯结构s31至s35之前，通过开口op首先形成第一侧壁sw1和第二侧壁sw2。此外，在利用钝化层23保护第一侧壁sw1或第二侧壁sw2的同时形成第三阶梯结构s31至s35。当没有预先形成第一侧壁sw1和第二侧壁sw2时，在形成第三阶梯结构s31至s35的过程中，可能在第一阶梯结构s11和第三阶梯结构s31至s35之间形成异常结构(诸如，底切)。这种异常结构可能增加阶梯结构的面积或减小焊盘的面积。与此相反，根据本公开的实施例，在形成第三阶梯结构s31至s35时，可以由钝化层23保护第一侧壁sw1和第二侧壁sw2。因此，在形成第三阶梯结构s31至s35的过程中，第一侧壁sw1和第二侧壁sw2可以保持在形成开口op时制成的蚀刻的表面的轮廓。
57.图8a、8b、8c和8d是示出根据本公开的实施例的制造半导体器件的方法的图。在下文中，如果认为多余，将省略重复的解释。
58.参考图8a，形成堆叠st。堆叠st可以包括第一子堆叠sst1至第n子堆叠sstn。堆叠st可以包括堆叠的层30。层30中的每个层可以包括至少一个第一材料层和至少一个第二材料层。
59.此后，通过将堆叠st图案化形成初步阶梯结构p_s，其中通过将第一子堆叠结构
sst1和第二子堆叠材料sst2图案化来形成初步阶梯结构p_s。初步阶梯结构p_s可以包括第一阶梯结构s1和第二阶梯结构s2。第一阶梯结构s1和第二阶梯结构s2可以在第一方向i上彼此相邻。非阶梯区域nsr可以位于第一阶梯结构s1与第二阶梯结构s2之间。
60.第一阶梯结构s1可以位于第一层级lv1处，并且第二阶梯结构s2可以位于第二层级lv2处。在实施例中，例如，第二阶梯结构s2可以位于低于第一阶梯结构s1的层级处。第一阶梯结构s1可以被形成在第一子堆叠sst1上。第二阶梯结构s2可以被形成在第二子堆叠sst2上。
61.参考图8b，形成穿过堆叠st的开口op。开口op可以位于第一阶梯结构s1与第二阶梯结构s2之间。可以通过蚀刻非阶梯区域nsr形成开口op。第一侧壁sw1和第二侧壁sw2可以由开口op限定。第一侧壁sw1可以包括第一阶梯结构s1的侧壁。第二侧壁sw2可以包括第二阶梯结构s2的侧壁。
62.参考图8c，形成钝化层33。钝化层33可以被形成以覆盖第一侧壁sw1。钝化层33可以被形成以覆盖第一阶梯结构s1并且暴露第二阶梯结构s2。
63.参考图8d，通过使用钝化层33作为蚀刻阻挡层蚀刻第二阶梯结构s2来形成第三阶梯结构s3。可以通过蚀刻堆叠st以将第二阶梯结构s2转移到堆叠st的更低的部分来形成第三阶梯结构s3。第三阶梯结构s3可以位于低于第二层级lv2的层级处。在实施例中，第一阶梯结构s1可以位于第一层级lv1处，第二阶梯结构s2可以位于低于第一层级lv1的第二层级lv2处，并且第三阶梯结构s3可以位于低于第二层级lv2的第三层级lv3处。在实施例中，可以蚀刻第二子堆叠sst2至第n子堆叠sstn以形成位于第n层级lvn处的第三阶梯结构s3。随后，钝化层33被移除。
64.在上述制造方法中，在利用钝化层33保护第一侧壁sw1或第二侧壁sw2的同时形成第三阶梯结构s3。因此，在形成第三阶梯结构s3的过程中，可以防止第一侧壁sw1和第二侧壁sw2被蚀刻或导致不平整的表面。
65.图9是示出根据本公开的实施例的存储器系统的图。
66.参考图9，存储器系统1000可以包括：存储器设备1200，被配置为存储数据；以及控制器1100，被配置为在存储器设备1200与主机2000之间通信。
67.主机2000可以是被配置为在存储器系统1000中存储数据或从存储器系统1000检索数据的设备或系统。主机2000可以生成针对各种操作的请求，并且将生成的请求输出到存储器系统1000，其中该请求可以包括：针对编程操作的编程请求、针对读取操作的读取请求以及针对擦除操作的擦除请求。主机2000可以通过各种接口与存储器系统1000通信，诸如外围部件互连快速(pcie)接口、高级技术附件(ata)接口、串行ata(sata)接口、并行ata(pata)接口、串行附接的scsi(sas)接口、非易失性存储器快速(nvme)接口、通用串行总线(usb)接口、多媒体卡(mmc)接口、增强型小磁盘接口(esdi)或集成驱动电子(ide)接口。
68.主机2000可以包括计算机、便携式数字设备、平板pc、数码相机、数字音频播放器、电视、无线通信设备和蜂窝电话中的至少一项，但是本公开的实施例不限于此。
69.控制器1100可以控制存储器系统1000的整体操作。控制器1100可以根据主机2000的请求控制存储器设备1200。控制器1100可以根据主机2000的请求控制存储器设备1200以执行编程操作、读取操作、擦除操作等。备选地，即使没有来自主机2000的请求，控制器1100也可以执行用于改善存储器系统1000的性能的后台操作。
70.控制器1100可以将控制信号和数据信号传送到存储器设备1200，以控制存储器设备1200的操作。可以通过不同的输入/输出线将控制信号和数据信号传送到存储器设备1200。数据信号可以包括：命令、地址或数据。控制信号可以被用于标识数据信号被输入的部段。
71.存储器设备1200可以在控制器1100的控制下执行编程操作、读取操作和擦除操作。存储器设备1200可以由易失性存储器设备或非易失性存储器设备形成，在易失性存储器设备中，当电源被中断时，存储在易失性存储器中的数据丢弃，在非易失性存储器设备中，即使当电源被中断时，存储在非易失性存储器中的数据被保持。存储器设备1200可以具有参考图1a、1b和1c以及图2描述的结构。存储器设备1200可以是通过参考图3a、3b、3c、3d、4a、4b、4c、4d、5a、5b、5c、5d、6a、6b、6c、6d、7a、7b、7c、7d、8a、8b、8c和8d描述的制造方法制造的半导体器件。
72.图10是示出根据本公开的实施例的存储器系统的图。
73.参考图10，可以以蜂窝电话、智能电话、平板个人计算机(pc)、个人数字助理(pda)或无线通信设备的形式实现存储器系统30000。存储器系统30000可以包括存储器设备2200和控制器2100，控制器2100被配置为控制存储器设备2200的操作。
74.控制器2100可以在处理器3100的控制下控制存储器设备2200的数据访问操作，例如编程操作、擦除操作或读取操作。
75.可以在控制器2100的控制下通过显示器3200输出在存储器设备2200中编程的数据。
76.无线电收发器3300可以通过天线ant发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ant接收的无线电信号改变为能够在处理器3100中处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并且将处理的信号发送到控制器2100或显示器3200。控制器2100可以将由处理器3100处理的信号发送到存储器设备2200。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ant将改变的无线电信号输出到外部设备。输入设备3400可以被用于输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据。输入设备3400可以以指针设备(诸如，触摸板和计算机鼠标)、小键盘或键盘体现。处理器3100可以控制显示器3200的操作，使得通过显示器3200输出从控制器2100输出的数据、从无线电收发器3300输出的数据、或从输入设备3400输出的数据。
77.在实施例中，能够控制存储器设备2200的操作的控制器2100可以被体现为处理器3100的一部分或与处理器3100分开提供的芯片。
78.图11是示出根据本公开的实施例的存储器系统的图。
79.参考图11，存储器系统40000可以被体现在个人计算机(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器中。
80.存储器系统40000可以包括存储器设备2200和控制器2100，控制器2100被配置为控制存储器设备2200的数据处理操作。
81.处理器4100可以根据从输入设备4200的输入的数据，通过显示器4300输出存储在存储器设备2200中的数据。例如，输入设备4200可以以指针设备(诸如，触摸板或计算机鼠标)、小键盘或键盘体现。
82.处理器4100可以控制存储器系统40000的整体操作并且控制控制器2100的操作。在实施例中，能够控制存储器设备2200的操作的控制器2100可以被体现为处理器4100的一部分或与处理器4100分开提供的芯片。
83.图12是示出根据本公开的实施例的存储器系统的图。
84.参考图12，存储器系统50000可以被体现在图像处理设备中，例如，数码相机、设置有数码相机的便携式电话、设置有数码相机的智能电话、或设置有数码相机的平板pc。
85.存储器系统50000可以包括存储器设备2200和控制器2100，控制器2100被配置为控制存储器设备2200的数据处理操作，例如，编程操作、擦除操作、或读取操作。
86.存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。经转换的数字信号可以被发送到处理器5100或控制器2100。在处理器5100的控制下，可以通过显示器5300输出经转换的数字信号，或者可以通过控制器2100将经转换的数字信号存储在存储器设备2200中。在处理器5100或控制器2100的控制下，可以通过显示器5300输出存储在存储器设备2200中的数据。
87.在实施例中，能够控制存储器设备2200的操作的控制器2100可以被体现为处理器5100的一部分或与处理器5100分开提供的芯片。
88.图13是示出根据本公开的实施例的存储器系统的图。
89.参考图13，存储器系统70000可以被体现在存储器卡或智能卡中。存储器系统70000可以包括：存储器设备2200、控制器2100和卡接口7100。
90.控制器2100可以控制在存储器设备2200与卡接口7100之间交换的数据。例如，在实施例中，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但本公开不限于此。
91.卡接口7100可以根据主机(host)60000的协议接口主机60000与控制器2100之间的数据交换。在实施例中，卡接口7100可以支持通用串行总线(usb)协议和芯片间(ic)-usb协议。在此，卡接口7100可以指能够支持由主机60000使用的协议、在硬件中安装的软件、或信号传输方法的硬件。
92.当存储器系统70000被连接到主机60000(诸如，pc、平板pc、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口2200可以在微处理器6100的控制下通过卡接口7100和控制器2100执行与存储器设备2200的数据通信。
93.通过三维堆叠的存储器单元，可以提高半导体器件的集成度。此外，可以提供具有稳定结构并且可靠性提高的半导体器件。